專利名稱：四邊扁平無接腳封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種封裝結(jié)構(gòu)，詳言之，關(guān)于一種四邊扁平無接腳(QFN)封裝結(jié)構(gòu)。
背景技術(shù)：
參考圖1，其顯示已知四邊扁平無接腳(QFN)封裝結(jié)構(gòu)的示意圖。該已知封裝結(jié)構(gòu) 100包括一芯片承載座101、一芯片102、數(shù)個(gè)接墊103、數(shù)條焊線104及一封膠體105。該芯片102設(shè)置于該芯片承載座101之上，這些接墊103環(huán)繞該芯片承載座101的四周，該芯片102以這些焊線104電性連接至這些接墊103，該封膠體105覆蓋該芯片接合區(qū)101、該芯片102、這些接墊103及這些焊線104，并顯露出該芯片承載座101的下表面及這些接墊 103的下表面，這些接墊103的顯露下表面作為外部連接端。因?yàn)樵摲饽z體105未覆蓋該芯片承載座101的下表面及這些接墊103的下表面， 該芯片承載座101的下表面及這些接墊103的下表面會(huì)暴露于外界空氣中，因這些焊線104 與這些接墊103的焊點(diǎn)較接近外界，故易因該封膠體105吸濕而影響已知封裝結(jié)構(gòu)100的可靠度。另外，這些接墊103設(shè)置于該芯片承載座101的外圍，故在一固定尺寸大小的已知封裝結(jié)構(gòu)100中，僅能設(shè)置一定數(shù)量的輸入/輸出(I/O)數(shù)。若欲增加已知封裝結(jié)構(gòu)100 的輸入/輸出端的數(shù)量，必需增加設(shè)置于該芯片承載座101外圍的接墊103的數(shù)量，因此必需加大已知封裝結(jié)構(gòu)100的尺寸。因此，實(shí)有必要提供一種創(chuàng)新且具進(jìn)步性的四邊扁平無接腳封裝結(jié)構(gòu)，以解決上述問題。

發(fā)明內(nèi)容
本發(fā)明提供一種四邊扁平無接腳封裝(QFN)結(jié)構(gòu)，其包括一電路層、一芯片、數(shù)條焊線及一封膠體。該電路層具有一芯片接合區(qū)、一延伸區(qū)、數(shù)個(gè)第一接墊、數(shù)個(gè)第二接墊、 數(shù)個(gè)線路及一絕緣層，該延伸區(qū)環(huán)繞該芯片接合區(qū)四周，這些第一接墊設(shè)置于該延伸區(qū)之外，這些第二接墊設(shè)置于該芯片接合區(qū)內(nèi)，每一線路具有一第一端及一第二端，這些線路的第一端電性連接這些第二接墊，且這些線路的第二端位于該延伸區(qū)內(nèi)，該絕緣層至少填滿該芯片接合區(qū)及該延伸區(qū)并顯露出這些第二接墊的上表面及下表面。該芯片設(shè)置于芯片接合區(qū)，這些焊線分別電性連接該芯片至這些第一接墊及這些線路的第二端。該封膠體覆蓋該電路層及該芯片。在本發(fā)明的封裝結(jié)構(gòu)中，在封裝結(jié)構(gòu)的部分或全部底面設(shè)置絕緣層(阻焊材料、 聚亞醯胺或苯環(huán)丁烯)，并且設(shè)置數(shù)個(gè)第二接墊于芯片接合區(qū)內(nèi)，再利用重分布線路將第二接墊連接至位于延伸區(qū)內(nèi)的線路第二端或第三接墊，芯片經(jīng)由焊線電性連接至線路第二端或第三接墊，使得芯片與第二接墊間亦形成訊號(hào)傳輸路徑，再透過第二接墊的顯露下表面形成對(duì)外連通路徑，故可增加本發(fā)明封裝結(jié)構(gòu)的電性接點(diǎn)(I/O)數(shù)。再者，本發(fā)明具有低吸濕的絕緣層設(shè)置于封裝結(jié)構(gòu)的底面，以阻絕外界的濕氣滲入影響這些焊線與接墊的焊點(diǎn)， 故可增進(jìn)本發(fā)明封裝結(jié)構(gòu)的可靠性。


圖1顯示已知封裝結(jié)構(gòu)的示意圖；圖2A顯示本發(fā)明第一實(shí)施例的四邊扁平無接腳封裝(QFN)結(jié)構(gòu)的電路層局部示意圖；圖2B顯示圖2A的局部剖面圖；圖3顯示本發(fā)明第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的示意圖；圖4A顯示本發(fā)明第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的另一方面電路層的局部示意圖；圖4B顯示圖4A的局部剖面圖；圖5顯示本發(fā)明包括圖4A及4B的電路層的四邊扁平無接腳封裝結(jié)構(gòu)示意圖；圖6顯示本發(fā)明第二實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的示意圖；圖7A顯示本發(fā)明第三實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的電路層局部示意圖；圖7B顯示圖7A的局部剖面圖；圖8顯示本發(fā)明第三實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的示意圖；及圖9顯示本發(fā)明第三實(shí)施例的另一方面四邊扁平無接腳封裝結(jié)構(gòu)的示意圖。
具體實(shí)施例方式圖2A顯示本發(fā)明第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的電路層局部示意圖； 圖2B顯示圖2A的局部剖面圖；圖3顯示本發(fā)明四邊扁平無接腳封裝結(jié)構(gòu)的第一實(shí)施例的示意圖。配合參考圖2A、2B及圖3，該四邊扁平無接腳封裝結(jié)構(gòu)1包括一電路層10、一芯片20、數(shù)條焊線40及一封膠體30。該電路層10具有一芯片接合區(qū)11、一延伸區(qū)12、數(shù)個(gè)第一接墊13、數(shù)個(gè)第二接墊 14、數(shù)個(gè)線路15及一絕緣層16。該延伸區(qū)12環(huán)繞該芯片接合區(qū)11四周，這些第一接墊13 設(shè)置于該延伸區(qū)12之外，這些第二接墊14設(shè)置于該芯片接合區(qū)11內(nèi)。每一線路15具有一第一端151及一第二端152，這些線路15的第一端151電性連接這些第二接墊14，且這些線路15的第二端152位于該延伸區(qū)12內(nèi)。該絕緣層16至少填滿該芯片接合區(qū)11及該延伸區(qū)12并顯露出這些第二接墊14的上表面及下表面。在本實(shí)施例中，該絕緣層16填滿該芯片接合區(qū)11及該延伸區(qū)12，但未填滿該延伸區(qū)12以外的區(qū)域。該絕緣層16可選自阻焊材料、聚亞醯胺(Polyimide ；PI)或苯環(huán)丁烯 (Benzocyclobutene ；BCB)等。在本實(shí)施例中，該絕緣層16具有數(shù)個(gè)未貫穿該絕緣層16的槽道161。這些槽道161由這些第二接墊14延伸至該延伸區(qū)12內(nèi)，這些線路15設(shè)置于這些槽道161中，且這些線路15的第一端151連接相應(yīng)的這些第二接墊14。在本實(shí)施例中，該芯片20經(jīng)由一黏著層50設(shè)置于該芯片接合區(qū)11，且數(shù)條焊線 40分別電性連接該芯片20至這些第一接墊13及這些線路15的第二端152。該封膠體30 覆蓋該電路層10、該芯片20及這些焊線40，以制作完成本發(fā)明第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)1。圖4A顯示本發(fā)明第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的另一方面電路層的局部示意圖；圖4B顯示圖4A的局部剖面圖。配合參考圖4A及4B，在其它應(yīng)用中，該電路層10可如圖4A及4B顯示的結(jié)構(gòu)，該電路層10更包括數(shù)個(gè)第三接墊17，這些第三接墊17設(shè)置于這些槽道161中并位于該延伸區(qū)12內(nèi)，這些線路15的第二端152分別電性連接這些第三接墊17，且這些焊線40分別電性連接該芯片20至這些第一接墊13及這些第三接墊 17，以制作完成如圖5所示的四邊扁平無接腳封裝結(jié)構(gòu)1。其中，可理解的是，這些第三接墊 17亦可屬于這些線路15的一部分。圖6顯示本發(fā)明四邊扁平無接腳封裝結(jié)構(gòu)的第二實(shí)施例的示意圖。本實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)2與第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)1(圖3)大致相同，其不同處在于絕緣層16'的結(jié)構(gòu)。在本實(shí)施例中，該絕緣層16'填滿所有這些第一接墊13、 這些第二接墊14及這些線路15間的區(qū)域，并顯露出這些第一接墊13及這些第二接墊14 的上表面及下表面。其它與第一實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)1相同部分以相同組件符號(hào)表示，且在此不再加以贅述。然而，可理解的是，在其它應(yīng)用中亦可使用與圖4A及4B中相同結(jié)構(gòu)的電路層10， 且該絕緣層16'填滿所有這些第一接墊13、這些第二接墊14、這些第三接墊17及這些線路 15間的區(qū)域，并顯露出這些第一接墊13及這些第二接墊14的上表面及下表面。圖7A顯示本發(fā)明第三實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)的電路層局部示意圖； 圖7B顯示圖7A的局部剖面圖；圖8顯示本發(fā)明四邊扁平無接腳封裝結(jié)構(gòu)的第三實(shí)施例的示意圖。配合參考圖7A、7B及圖8，本實(shí)施例的四邊扁平無接腳封裝結(jié)構(gòu)3與上述圖5的四邊扁平無接腳封裝結(jié)構(gòu)1大致相同，其不同處在于電路層60的結(jié)構(gòu)。在本實(shí)施例中，該電路層60的線路61設(shè)置于第二接墊62及該絕緣層63上，該電路層60的第三接墊64設(shè)置于該絕緣層63上并位于該延伸區(qū)12內(nèi)，且這些線路61的第一端611電性連接這些第二接墊62，這些線路61的第二端612電性連接這些第三接墊64，且該絕緣層63填滿該芯片接合區(qū)11及該延伸區(qū)12并顯露出這些第二接墊62的上表面及下表面。其它與上述圖5的四邊扁平無接腳封裝結(jié)構(gòu)1相同部分以相同組件符號(hào)表示，且在此不再加以贅述。然而，可理解的是，在其它應(yīng)用中，該絕緣層63可填滿所有該電路層60的第一接墊65及這些第二接墊62間的區(qū)域，并顯露出這些第一接墊65及這些第二接墊62的上表面及下表面，以制作完成如圖9所示的四邊扁平無接腳封裝結(jié)構(gòu)3。在本發(fā)明的封裝結(jié)構(gòu)中，在封裝結(jié)構(gòu)的部分或全部底面設(shè)置絕緣層(阻焊材料、 聚亞醯胺或苯環(huán)丁烯)，并且設(shè)置數(shù)個(gè)第二接墊于芯片接合區(qū)內(nèi)，再利用重分布線路將第二接墊連接至位于延伸區(qū)內(nèi)的線路第二端或第三接墊，芯片經(jīng)由焊線電性連接至線路第二端或第三接墊，使得芯片與第二接墊間亦形成訊號(hào)傳輸路徑，再透過第二接墊的顯露下表面形成對(duì)外連通路徑，故可增加本發(fā)明封裝結(jié)構(gòu)的I/O數(shù)。再者，本發(fā)明具有低吸濕的絕緣層設(shè)置于封裝結(jié)構(gòu)的底面，以阻絕外界的濕氣滲入影響這些焊線與這些第一及第三接墊的焊點(diǎn)，故可增進(jìn)本發(fā)明封裝結(jié)構(gòu)的可靠性。上述實(shí)施例僅為說明本發(fā)明的原理及其功效，并非限制本發(fā)明。因此習(xí)于此技術(shù)的人士對(duì)上述實(shí)施例進(jìn)行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權(quán)利范圍應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種四邊扁平無接腳封裝結(jié)構(gòu)，包括一電路層，具有一芯片接合區(qū)、一延伸區(qū)、數(shù)個(gè)第一接墊、數(shù)個(gè)第二接墊、數(shù)個(gè)線路及一絕緣層，該延伸區(qū)環(huán)繞該芯片接合區(qū)四周，這些第一接墊設(shè)置于該延伸區(qū)之外，這些第二接墊設(shè)置于該芯片接合區(qū)內(nèi)，每一線路具有一第一端及一第二端，這些線路的第一端電性連接這些第二接墊，且這些線路的第二端位于該延伸區(qū)內(nèi)，該絕緣層至少填滿該芯片接合區(qū)及該延伸區(qū)并顯露出這些第二接墊的上表面及下表面；一芯片，設(shè)置于芯片接合區(qū)；數(shù)條焊線，分別電性連接該芯片至這些第一接墊及這些線路的第二端；及一封膠體，覆蓋該電路層、該芯片及這些焊線。
2.如權(quán)利要求1的四邊扁平無接腳封裝結(jié)構(gòu)，其中這些線路設(shè)置于這些第二接墊及該絕緣層之上。
3.如權(quán)利要求2的四邊扁平無接腳封裝結(jié)構(gòu)，其中該電路層更包括數(shù)個(gè)第三接墊，這些第三接墊設(shè)置于該絕緣層上并位于該延伸區(qū)內(nèi)，這些線路的第二端電性連接這些第三接墊，這些焊線分別電性連接該芯片至這些第一接墊及這些第三接墊。
4.如權(quán)利要求3的四邊扁平無接腳封裝結(jié)構(gòu)，其中該絕緣層填滿所有這些第一接墊及這些第二接墊間的區(qū)域，并顯露出這些第一接墊及這些第二接墊的上表面及下表面。
5.如權(quán)利要求1的四邊扁平無接腳封裝結(jié)構(gòu)，其中該絕緣層具有數(shù)個(gè)未貫穿該絕緣層的槽道，這些槽道由這些第二接墊延伸至該延伸區(qū)內(nèi)，這些線路設(shè)置于這些槽道中，且這些線路的第一端連接相應(yīng)的這些第二接墊。
6.如權(quán)利要求5的四邊扁平無接腳封裝結(jié)構(gòu)，其中該電路層更包括數(shù)個(gè)第三接墊，這些第三接墊設(shè)置于這些槽道中并位于該延伸區(qū)內(nèi)，這些線路的第二端電性連接這些第三接墊，這些焊線分別電性連接該芯片至這些第一接墊及這些第三接墊。
7.如權(quán)利要求6的四邊扁平無接腳封裝結(jié)構(gòu)，其中該絕緣層填滿所有這些第一接墊、 這些第二接墊、這些第三接墊及這些線路間的區(qū)域，并顯露出這些第一接墊及這些第二接墊的上表面及下表面。
8.如權(quán)利要求1的四邊扁平無接腳封裝結(jié)構(gòu)，其中該絕緣層的材質(zhì)可選自阻焊材料、 聚亞醯胺和苯環(huán)丁烯。
9.如權(quán)利要求1的四邊扁平無接腳封裝結(jié)構(gòu)，更包括一黏著層，設(shè)置于該電路層與該芯片之間。
全文摘要
在本發(fā)明的四邊扁平無接腳封裝結(jié)構(gòu)中，數(shù)個(gè)第一接墊設(shè)置于一電路層的延伸區(qū)之外，數(shù)個(gè)第二接墊設(shè)置于該電路層的芯片接合區(qū)內(nèi)，其中，該延伸區(qū)環(huán)繞該芯片接合區(qū)四周。數(shù)個(gè)線路的第一端電性連接這些第二接墊，且這些線路的第二端位于該延伸區(qū)內(nèi)。一絕緣層至少填滿該芯片接合區(qū)及該延伸區(qū)并顯露出這些第二接墊的上表面及下表面。一芯片設(shè)置于芯片接合區(qū)，數(shù)條焊線分別電性連接該芯片至這些第一接墊及這些線路的第二端。一封膠體覆蓋該電路層、該芯片及這些焊線。藉此，本發(fā)明的封裝結(jié)構(gòu)具有較多的電性接點(diǎn)(I/O)數(shù)，且該絕緣層可阻絕外界的濕氣滲入影響這些焊線與接墊的焊點(diǎn)，故可增進(jìn)本發(fā)明封裝結(jié)構(gòu)的可靠性。
文檔編號(hào)H01L23/48GK102194775SQ20101014347
公開日2011年9月21日 申請(qǐng)日期2010年3月3日 優(yōu)先權(quán)日2010年3月3日
發(fā)明者周世文, 潘玉堂 申請(qǐng)人:南茂科技股份有限公司