專利名稱：相變存儲器芯片版圖結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于微電子技術(shù)領(lǐng)域，涉及一種芯片版圖結(jié)構(gòu)，尤其涉及一種相變存儲器 芯片版圖結(jié)構(gòu)。
背景技術(shù)：
相變存儲技術(shù)頗具發(fā)展前景，具有讀寫速度快、高密度、低功耗、低成本、非易失 性、耐重復(fù)擦寫次數(shù)高，與CMOS工藝兼容等優(yōu)點。相變存儲器利用相變材料在晶態(tài)與非晶 態(tài)之間轉(zhuǎn)換時呈現(xiàn)出的導(dǎo)電特性差異來存儲數(shù)據(jù)。相變材料在晶態(tài)時為低阻態(tài)，稱為set 狀態(tài)，代表“0”;非晶態(tài)時為高阻態(tài)，稱為reset狀態(tài)，代表“1”。相變材料多為硫系非晶半導(dǎo)體材料，如Ge2Sb2Te5(GST),這種材料比較穩(wěn)定，同時 又具有較快的晶態(tài)非晶態(tài)轉(zhuǎn)化速度，比較適合于制作相變存儲器。通過加熱可以誘發(fā)GST 相變。在超過GST熔點的溫度下短時間加熱，該材料可以從晶態(tài)轉(zhuǎn)化為非晶態(tài)；在低于GST 熔點的溫度下長時間加熱，該材料可以從非晶態(tài)轉(zhuǎn)化為晶態(tài)。在電路上，熱量是通過電流脈 沖提供的，也就是短時間的大電流脈沖將GST非晶化，長時間的小電流脈沖將GST晶化。相變存儲器的基本存儲單元包括開關(guān)管和存儲節(jié)點，開關(guān)管可以是一個NMOS管， 柵極連接字線(WL)，源極14接地，漏極連接存儲節(jié)點(GST) 12的一端，GST12的另一端連接 位線(BL) 15。具體版圖實現(xiàn)參照圖1，相變材料的版形繪制為方形，其下還有一個更小 尺寸的方形為底電極11，相變材料的下端通過底電極與開關(guān)管的漏極13相連，相變材料的 上端直接連接作為位線(BL) 15的頂層金屬。現(xiàn)有的相變存儲器芯片電路包括電流驅(qū)動器、帶隙基準(zhǔn)源電路、鎖相環(huán)、邏輯控 制、譯碼器和存儲陣列。其中鎖相環(huán)中的壓控振蕩器存在振蕩噪聲，其他數(shù)字電路也會引入 數(shù)字噪聲，如果這些噪聲干擾進(jìn)入模擬電路以及存儲陣列，會造成信號失真和讀寫數(shù)據(jù)錯 誤。本版圖在布局時充分考慮這些影響，采用不同的電源與地以及保護環(huán)，將不同的電路進(jìn) 行隔離，有效減小了噪聲對模擬電路和存儲陣列的干擾。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種相變存儲器芯片版圖結(jié)構(gòu)，有效減小了 壓控振蕩器噪聲以及數(shù)字電路的噪聲對模擬電路和存儲陣列的干擾。為解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案一種相變存儲器芯片版圖結(jié)構(gòu)，所述相變存儲器芯片版圖包括第一版圖區(qū)、第二 版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)；所述第一版圖區(qū)、第二版圖 區(qū)、第三版圖區(qū)和第四版圖區(qū)位于相變存儲器芯片版圖的中央；所述第一版圖區(qū)與第二版 圖區(qū)相連，所述第二版圖區(qū)與第三版圖區(qū)相連，所述第二版圖區(qū)與第四版圖區(qū)相連，所述第 三版圖區(qū)與第四版圖區(qū)相連；所述第五版圖區(qū)覆蓋版圖中央、除第一版圖區(qū)、第二版圖區(qū)、 第三版圖區(qū)和第四版圖區(qū)外的其他空白區(qū)域；第六版圖區(qū)均勻分布在相變存儲器芯片版圖 的四周和四角。
作為本發(fā)明的一種優(yōu)選方案，所述第一版圖區(qū)為鎖相環(huán)版圖區(qū)，所述鎖相環(huán)版圖 區(qū)包括鑒頻鑒相器、電荷泵、濾波器、壓控振蕩器和分頻器；所述鑒頻鑒相器采用數(shù)字電源 與地，所述電荷泵、濾波器采用模擬電源與地，所述壓控振蕩器、分頻器采用振蕩電源與地； 所述壓控振蕩器位于所述第一版圖區(qū)的角落，同時也位于相變存儲器芯片版圖中央?yún)^(qū)的角 落、遠(yuǎn)離第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)，并通過保護環(huán)與其它電路隔離。作為本發(fā)明的一種優(yōu)選方案，所述第二版圖區(qū)為帶隙基準(zhǔn)源電路和電流驅(qū)動電路 版圖區(qū)；所述帶隙基準(zhǔn)源電路中的電阻具有較寬寬度，所述較寬寬度為2-5倍于工藝所規(guī) 定的最小寬度；并采用交叉匹配的版圖技術(shù)減小電阻比值匹配誤差；所述電流驅(qū)動電路版 圖區(qū)采用獨立的電源與地，為存儲單元讀寫操作提供所需的電流。
作為本發(fā)明的一種優(yōu)選方案，所述第三版圖區(qū)為邏輯控制電路版圖區(qū)，所述邏輯 控制電路為數(shù)字電路。作為本發(fā)明的一種優(yōu)選方案，所述第四版圖區(qū)為存儲陣列和譯碼器版圖區(qū)；所述 存儲陣列由512bit存儲單元構(gòu)成；所述存儲單元由開關(guān)管和存儲節(jié)點構(gòu)成，所述存儲節(jié)點 由相變存儲材料制作，通過底電極與所述開關(guān)管的漏極相連；所述譯碼器版圖區(qū)由行譯碼 和列譯碼構(gòu)成。作為本發(fā)明的一種優(yōu)選方案，所述第五版圖區(qū)為電容版圖區(qū)，所述電容版圖區(qū)覆 蓋芯片中央?yún)^(qū)中除去第一至第四版圖區(qū)的其它空白區(qū)域，它連接上述四組不同的電源與 地，起到穩(wěn)壓作用。作為本發(fā)明的一種優(yōu)選方案，所述第六版圖區(qū)為輸入輸出接口版圖區(qū)，包括48個 輸入輸出接口，均勻分布在所述相變存儲器芯片版圖的四周。本發(fā)明的有益效果在于本發(fā)明提出的相變存儲器芯片版圖結(jié)構(gòu)，芯片版圖布局 合理，有效減小了壓控振蕩器噪聲以及數(shù)字電路的噪聲對模擬電路和存儲陣列的干擾。電流驅(qū)動電路版圖區(qū)為存儲陣列提供讀寫操作的編程電流；帶隙基準(zhǔn)源電路為電 流驅(qū)動電路提供基準(zhǔn)電壓和電流；鎖相環(huán)為邏輯控制電路提供時鐘信號；邏輯控制電路給 出行列地址并控制存儲單元的操作；譯碼器通過行列地址譯碼選擇存儲陣列中的存儲單 元；電容版圖區(qū)連接電源與地，起到穩(wěn)壓作用。在版圖實現(xiàn)上，將鎖相環(huán)中產(chǎn)生時鐘信號的振蕩器布置在角落，并包圍較寬的保 護環(huán)進(jìn)行隔離，將數(shù)字電路與模擬電路分開布置，并采用四種不同的電源與地，有效地減小 了各部分之間的互相干擾。電容版圖區(qū)對各電源起到了很好的穩(wěn)壓作用。


圖1為存儲單元版圖結(jié)構(gòu)圖。圖2為本發(fā)明實施例ISOnmCMOS工藝512bit相變存儲器芯片版圖結(jié)構(gòu)圖。
具體實施例方式下面結(jié)合附圖詳細(xì)說明本發(fā)明的優(yōu)選實施例。實施例一本發(fā)明揭示一種相變存儲器芯片版圖結(jié)構(gòu)，使得芯片版圖布局更加合理。請參閱圖2，本實施例以ISOnmCMOS工藝制備的容量為512bit的相變存儲器為例，闡述本發(fā)明提供的相變存儲器芯片版圖結(jié)構(gòu)。該相變存儲器芯片版圖由第一版圖區(qū)100、第 二版圖區(qū)200、第三版圖區(qū)300、第四版圖區(qū)400、第五版圖區(qū)500和第六版圖區(qū)600組成； 第一版圖區(qū)100、第二版圖區(qū)200、第三版圖區(qū)300和第四版圖區(qū)400位于相變存儲器芯片 版圖的中央；第一版圖區(qū)100與第二版圖區(qū)200相連，第二版圖區(qū)200與第三版圖區(qū)300相 連，第二版圖區(qū)200與第四版圖區(qū)400相連，第三版圖區(qū)300與第四版圖區(qū)400相連；第五 版圖區(qū)500覆蓋版圖中央?yún)^(qū)其它區(qū)域；第六版圖區(qū)600均勻分布在相變存儲器芯片版圖的 四周和四角。第一版圖區(qū)100為鎖相環(huán)版圖區(qū)，由鑒頻鑒相器、電荷泵、濾波器、壓控振蕩器和 分頻器構(gòu)成；鑒頻鑒相器采用數(shù)字電源與地，電荷泵、濾波器采用模擬電源與地，壓控振蕩 器、分頻器采用振蕩電源與地，減小了鎖相環(huán)中各模塊的互相干擾；壓控振蕩器位于相變存 儲器芯片版圖中央?yún)^(qū)的角落，并由非常寬的保護環(huán)將其環(huán)繞，減小了壓控振蕩器噪聲對其 它電路的干擾。第二版圖區(qū)200為帶隙基準(zhǔn)源電路和電流驅(qū)動電路版圖區(qū)；所述帶隙基準(zhǔn)源電路 中的電阻具有較寬寬度，所述較寬寬度為2-5倍于工藝所規(guī)定的最小寬度(較佳地，所述較 寬寬度為2-4倍于工藝所規(guī)定的最小寬度)；并采用交叉匹配技術(shù)減小匹配誤差，得到具有 較小溫度系數(shù)的基準(zhǔn)源；電流驅(qū)動電路版圖區(qū)采用獨立的電源和地，為存儲單元讀寫操作 提供所需的電流，并采用具有較寬寬度的金屬層作為電流通路。第三版圖區(qū)300為邏輯控制電路版圖區(qū)，該版圖區(qū)由數(shù)字電路構(gòu)成。第四版圖區(qū)400為存儲陣列和譯碼器版圖區(qū)，存儲陣列包含512bit存儲單元，存 儲單元由開關(guān)管和存儲節(jié)點構(gòu)成，存儲節(jié)點由相變存儲材料制作，通過底電極與開關(guān)管的 漏極相連。譯碼器版圖區(qū)包含行譯碼和列譯碼。第五版圖區(qū)500為電容版圖區(qū)，連接四組不同的電源與地，起到穩(wěn)壓作用。第六版圖區(qū)600為輸入輸出接口版圖區(qū)，包括48個輸入輸出接口版圖，均勻分布在所述相變存儲器芯片版圖的四周。輸入輸出接口由PAD和ESD構(gòu)成，作為芯片的靜電保 護裝置。綜上所述，本發(fā)明實施例提供的相變存儲器芯片版圖布局合理，并采用四組不同 的電源與地，以及寬的保護環(huán)，減小了振蕩器噪聲、數(shù)字電路的噪聲對模擬電路和存儲陣列 的干擾。電流驅(qū)動電路版圖區(qū)為存儲陣列提供讀寫操作的編程電流；帶隙基準(zhǔn)源電路為電 流驅(qū)動電路提供基準(zhǔn)電壓和電流；鎖相環(huán)為邏輯控制電路提供時鐘信號；邏輯控制電路給 出行列地址并控制存儲單元的操作；譯碼器通過行列地址譯碼選擇存儲陣列中的存儲單 元；電容版圖區(qū)連接電源與地，起到穩(wěn)壓作用。在版圖實現(xiàn)上，將鎖相環(huán)中產(chǎn)生時鐘信號的振蕩器布置在角落，并包圍較寬的保 護環(huán)進(jìn)行隔離，將數(shù)字電路與模擬電路分開布置，并采用四種不同的電源與地，有效地減小 了各部分之間的互相干擾。電容版圖區(qū)對各電源起到了很好的穩(wěn)壓作用。這里本發(fā)明的描述和應(yīng)用是說明性的，并非想將本發(fā)明的范圍限制在上述實施例 中。這里所披露的實施例的變形和改變是可能的，對于那些本領(lǐng)域的普通技術(shù)人員來說實 施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應(yīng)該清楚的是，在不脫離本發(fā)明 的精神或本質(zhì)特征的情況下，本發(fā)明可以以其它形式、結(jié)構(gòu)、布置、比例，以及用其它組件、材料和部件來實現(xiàn)。在不脫離本發(fā)明范圍和精神的情況下，可以對這里所披露的實施例進(jìn)行其它變形和改變。
權(quán)利要求
一種相變存儲器芯片版圖結(jié)構(gòu)，其特征在于，所述相變存儲器芯片版圖包括第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)；所述第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)位于相變存儲器芯片版圖的中央；所述第一版圖區(qū)與第二版圖區(qū)相連，所述第二版圖區(qū)與第三版圖區(qū)相連，所述第二版圖區(qū)與第四版圖區(qū)相連，所述第三版圖區(qū)與第四版圖區(qū)相連；所述第五版圖區(qū)覆蓋版圖中央、除第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)外的其他空白區(qū)域；第六版圖區(qū)均勻分布在相變存儲器芯片版圖的四周和四角。
2.根據(jù)權(quán)利要求1所述的相變存儲器芯片版圖結(jié)構(gòu)，其特征在于所述第一版圖區(qū)為鎖相環(huán)版圖區(qū)，所述鎖相環(huán)版圖區(qū)包括鑒頻鑒相器、電荷泵、濾波 器、壓控振蕩器和分頻器；所述鑒頻鑒相器采用數(shù)字電源與地，所述電荷泵、濾波器采用模擬電源與地，所述壓控 振蕩器、分頻器采用振蕩電源與地；所述壓控振蕩器位于所述第一版圖區(qū)的角落，同時也位于相變存儲器芯片版圖中央?yún)^(qū) 的角落、遠(yuǎn)離第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)，并通過保護環(huán)與其它電路隔離。
3.根據(jù)權(quán)利要求1所述的相變存儲器芯片版圖結(jié)構(gòu)，其特征在于所述第二版圖區(qū)為帶隙基準(zhǔn)源電路和電流驅(qū)動電路版圖區(qū)；所述帶隙基準(zhǔn)源電路中的 電阻具有較寬寬度，所述較寬寬度為2-5倍于工藝所規(guī)定的最小寬度；并采用交叉匹配的 版圖技術(shù)減小電阻比值匹配誤差；所述電流驅(qū)動電路版圖區(qū)采用獨立的電源與地，為存儲 單元讀寫操作提供所需的電流。
4.根據(jù)權(quán)利要求1所述的相變存儲器芯片版圖結(jié)構(gòu)，其特征在于所述第三版圖區(qū)為邏輯控制電路版圖區(qū)，所述邏輯控制電路為數(shù)字電路。
5.根據(jù)權(quán)利要求1所述的相變存儲器芯片版圖結(jié)構(gòu)，其特征在于所述第四版圖區(qū)為存儲陣列和譯碼器版圖區(qū)；所述存儲陣列由512bit存儲單元構(gòu)成； 所述存儲單元由開關(guān)管和存儲節(jié)點構(gòu)成，所述存儲節(jié)點由相變存儲材料制作，通過底電極 與所述開關(guān)管的漏極相連；所述譯碼器版圖區(qū)由行譯碼和列譯碼構(gòu)成。
6.根據(jù)權(quán)利要求1所述的相變存儲器芯片版圖結(jié)構(gòu)，其特征在于所述第五版圖區(qū)為電容版圖區(qū)，所述電容版圖區(qū)覆蓋芯片中央?yún)^(qū)中除去第一至第四版 圖區(qū)的其它空白區(qū)域，它連接上述四組不同的電源與地，起到穩(wěn)壓作用。
7.根據(jù)權(quán)利要求1所述的相變存儲器芯片版圖結(jié)構(gòu)，其特征在于所述第六版圖區(qū)為輸入輸出接口版圖區(qū)，包括48個輸入輸出接口，均勻分布在所述相 變存儲器芯片版圖的四周。
8.—種相變存儲器芯片版圖結(jié)構(gòu)，其特征在于，所述相變存儲器芯片版圖包括第一版 圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)；所述第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)位于相變存儲器芯片版圖的 中央；所述第一版圖區(qū)與第二版圖區(qū)相連，所述第二版圖區(qū)與第三版圖區(qū)相連，所述第二版 圖區(qū)與第四版圖區(qū)相連，所述第三版圖區(qū)與第四版圖區(qū)相連；所述第五版圖區(qū)覆蓋版圖中 央、除第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)外的其他空白區(qū)域；第六版圖區(qū) 均勻分布在相變存儲器芯片版圖的四周和四角；所述第一版圖區(qū)為鎖相環(huán)版圖區(qū)，所述鎖相環(huán)版圖區(qū)包括鑒頻鑒相器、電荷泵、濾波 器、壓控振蕩器和分頻器；所述鑒頻鑒相器采用數(shù)字電源與地，所述電荷泵、濾波器采用模 擬電源與地，所述壓控振蕩器、分頻器采用振蕩電源與地；所述壓控振蕩器位于所述第一版 圖區(qū)的角落，同時也位于相變存儲器芯片版圖中央?yún)^(qū)的角落、遠(yuǎn)離第二版圖區(qū)、第三版圖區(qū) 和第四版圖區(qū)，并通過保護環(huán)與其它電路隔離；所述第二版圖區(qū)為帶隙基準(zhǔn)源電路和電流驅(qū)動電路版圖區(qū)；所述帶隙基準(zhǔn)源電路中的 電阻具有較寬寬度，所述較寬寬度為2-5倍于工藝所規(guī)定的最小寬度；并采用交叉匹配的 版圖技術(shù)減小電阻比值匹配誤差；所述電流驅(qū)動電路版圖區(qū)采用獨立的電源與地，為存儲 單元讀寫操作提供所需的電流；所述第三版圖區(qū)為邏輯控制電路版圖區(qū)，所述邏輯控制電路為數(shù)字電路； 所述第四版圖區(qū)為存儲陣列和譯碼器版圖區(qū)；所述存儲陣列由512bit存儲單元構(gòu)成； 所述存儲單元由開關(guān)管和存儲節(jié)點構(gòu)成，所述存儲節(jié)點由相變存儲材料制作，通過底電極 與所述開關(guān)管的漏極相連；所述譯碼器版圖區(qū)由行譯碼和列譯碼構(gòu)成；所述第五版圖區(qū)為電容版圖區(qū)，所述電容版圖區(qū)覆蓋芯片中央?yún)^(qū)中除去第一至第四版圖區(qū)的其它空白區(qū)域，它連接上述四組不同的電源與地，起到穩(wěn)壓作用；所述第六版圖區(qū)為輸入輸出接口版圖區(qū)，包括48個輸入輸出接口，均勻分布在所述相 變存儲器芯片版圖的四周。
全文摘要
本發(fā)明揭示了一種相變存儲器芯片版圖結(jié)構(gòu)，所述相變存儲器芯片版圖包括第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)、第四版圖區(qū)、第五版圖區(qū)和第六版圖區(qū)；第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)位于相變存儲器芯片版圖的中央；第一版圖區(qū)與第二版圖區(qū)相連，第二版圖區(qū)與第三版圖區(qū)相連，第二版圖區(qū)與第四版圖區(qū)相連，第三版圖區(qū)與第四版圖區(qū)相連；第五版圖區(qū)覆蓋版圖中央、除第一版圖區(qū)、第二版圖區(qū)、第三版圖區(qū)和第四版圖區(qū)外的其他空白區(qū)域；第六版圖區(qū)均勻分布在相變存儲器芯片版圖的四周和四角。本發(fā)明提出的相變存儲器芯片版圖結(jié)構(gòu)，芯片版圖布局合理，有效減小了壓控振蕩器噪聲以及數(shù)字電路的噪聲對模擬電路和存儲陣列的干擾。
文檔編號H01L27/24GK101800237SQ20101010787
公開日2010年8月11日 申請日期2010年2月9日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者宋志棠, 王倩, 蔡道林, 陳后鵬 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所