驅(qū)動電路、有源矩陣基板和液晶顯示裝置的制作方法

文檔序號：7180242閱讀：199來源：國知局

專利名稱：驅(qū)動電路、有源矩陣基板和液晶顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由薄膜晶體管構(gòu)成的驅(qū)動電路、有源矩陣基板和采用它們的液晶顯示裝置，以及減小薄膜晶體管的截止漏電流的方法。在下文中，薄膜晶體管以TFT指代。
背景技術(shù)：
在有源矩陣顯示裝置中，TFT形成在透明基板例如玻璃或石英上，并用作像素的幵關(guān)。當TFT在預(yù)定電壓寫入像素電極之后被斷開時，用作像素開關(guān)的TFT須保持這個電壓直至下一次寫入。但是，如果TFT 的截止漏電流較大，則寫入的電壓經(jīng)由TFT就會下降，使得對比度等等減弱。
當今，已開發(fā)出在玻璃基板上不僅形成像素晶體管而且形成若干驅(qū)動電路的技術(shù)。在這一技術(shù)中，n-溝道型或p-溝道型TFT被選用作像素晶體管，而CMOS (互補型金屬氧化物半導體)電路則常用作驅(qū) 動電路。雖然為保持上述電壓要求像素晶體管有低的截止漏電流特性，但構(gòu)成驅(qū)動電路的CMOS電路一般不要求有像素晶體管那樣低的截止漏電流特性。
在使用CMOS電路作為驅(qū)動電路的情況下，為了減小像素晶體管的截止漏電流，已經(jīng)知道一種減少包含在源區(qū)或漏區(qū)的雜質(zhì)的技術(shù)(例如參見日本專利特許公開No.2005-223347和No.2003-115498)。當在同一基板上形成像素晶體管和CMOS驅(qū)動電路時，需要作多次處理，因為形成n-溝道型和p-溝道型TFT。因此，為了減少處理，己經(jīng)開發(fā)出了使用導電類型與像素晶體管相同的TFT形成驅(qū)動電路的技術(shù)(例如參見日本專利特許公開No.2006-351165 )。
為了只使用單一導電類型的TFT實現(xiàn)驅(qū)動電路，常使用一種叫做自舉(bootstrap)的技術(shù)。在這一技術(shù)中，已經(jīng)知道當驅(qū)動電路的截止漏電流大的時候，不能輸出預(yù)期的驅(qū)動電壓，如后面所要敘述的。因此，在僅包含單一導電類型的TFT的驅(qū)動電路中，要求它的截止漏電流足夠地減小。例如，在用CMOS形成驅(qū)動電路的情況下，當TFT 的截止漏電流為1*10'6八或更低時，一般能防止錯誤操作。與此同時，在僅用單一導電類型的TFT實現(xiàn)驅(qū)動電路的自舉技術(shù)中，不能輸出預(yù) 期的標準電壓，除非TFT的截止漏電流為1*101或更低。否則，引起錯誤操作的風險增加。因此，在用單一導電類型的TFT形成所有像素晶體管和驅(qū)動電路的情況下，必不可少的是不僅要減小像素晶體管的TFT的截止漏電流，而且要減小驅(qū)動電路的TFT的截止漏電流。
單一漏結(jié)構(gòu)的TFT有著截止漏電流大的問題。截止漏電流是由從硅的價帶到導帶所發(fā)生的隧道現(xiàn)象引起的，這是因為當晶體管處于截止狀態(tài)時漏區(qū)末端電場變得特別強的緣故。此外，由于多晶硅所特有的貫穿隙內(nèi)能級的隧道現(xiàn)象引發(fā)這個問題，便存在這樣一個問題，即在玻璃基板上形成的多晶硅TFT中的截止漏電流特別大。為了解決這個問題，通過在漏區(qū)末端也就是溝道區(qū)和漏區(qū)之間提供LDD (輕摻雜漏)區(qū)以抑制漏區(qū)末端的電場，一般可減小截止漏電流。
但是，實現(xiàn)LDD結(jié)構(gòu)的制造方法包括以下步驟在玻璃基板上形成基礎(chǔ)膜，在其上淀積硅膜;通過熱處理例如激光退火使硅膜多晶化，在其上淀積柵極絕緣膜，用光致抗蝕劑作掩模摻入雜質(zhì)形成源區(qū)和漏區(qū)，形成柵電極，用柵電極作掩模摻入具有與源區(qū)和漏區(qū)雜質(zhì)相同極性的低濃度雜質(zhì)形成LDD區(qū)，形成層間絕緣膜，應(yīng)用熱處理以激活源區(qū)和漏區(qū)以及LDD區(qū)中的雜質(zhì)，將它們暴露于氫化等離子體中以使它們與氫化合；以及在源區(qū)、漏區(qū)和柵電極上面的層間絕緣膜和柵極絕緣膜中形成連接過道并且連接金屬線。因此，為了實現(xiàn)LDD結(jié)構(gòu)，必須至少在形成柵極線之后進行激活，并且激活溫度應(yīng)低于柵極材料的熔點。作為別的減小截止漏電流的技術(shù)，已知的一種技術(shù)是其中柵極簡單地串聯(lián)排列為雙柵極或三柵極的結(jié)構(gòu)，并在各個柵極之間摻入雜質(zhì)。這種結(jié)構(gòu)等效于串聯(lián)排列多個晶體管的結(jié)構(gòu)，其目的是將加在一個晶體管的漏極電壓分配給多個晶體管，以便減小截止漏電流。然而，在這一技術(shù)中，雖然漏極電壓的分配使電壓電阻性能在導通狀態(tài)下能得到改善，但因為在截止狀態(tài)下更大的電壓被分配給晶體管漏極側(cè)，所以漏電流的減小不是明顯有效的。
如上所述，因為在單一漏結(jié)構(gòu)中截止漏電流大，所以通常采用
LDD結(jié)構(gòu)來抑制截止漏電流。那樣的話，包含下面兩個問題。一個問題是簡單地增加步驟數(shù)量，因為包含一個LDD步驟。
第二個問題是，由于LDD結(jié)構(gòu)是在柵極形成以后使用柵電極作掩模摻入雜質(zhì)形成的，所以需要在柵電極形成以后進行激活熱處理和氫化處理。因此，在柵極形成以后進行激活(熱處理)和氫化時，柵電極下面的部分即溝道區(qū)的重組是不充分的。這是因為由熱應(yīng)力等等引起的非均勻應(yīng)力作用于柵極下面的部分，以及氫原子團的擴散被柵電極阻擋。
另一方面，在不包括LDD結(jié)構(gòu)的單一漏結(jié)構(gòu)中，由于只需要進行源區(qū)和漏區(qū)的激活(熱處理)，所以能在柵電極形成之前進行激活和氫化。
另外，在為了降低制造成本而減少步驟只用導電類型與像素晶體管相同的TFT形成驅(qū)動電路的結(jié)構(gòu)中，必須減小與像素晶體管和驅(qū)動電路兩者有關(guān)的TFT的截止漏電流，如果有可能，最好減小所有TFT 的截止漏電流。在CMOS驅(qū)動電路中，可充分減小至少與像素晶體管有關(guān)的截止漏電流。

發(fā)明內(nèi)容
本發(fā)明的一個示例性目的是提供一種驅(qū)動電路，其能以簡單的制造步驟實現(xiàn)單一導電類型的TFT構(gòu)成的驅(qū)動電路所要求的TFT截止漏電流。
根據(jù)本發(fā)明的一個示例性方面的驅(qū)動電路，是一種包括單一導電類型的薄膜晶體管的驅(qū)動電路，其中薄膜晶體管的源區(qū)和漏區(qū)的雜質(zhì)
濃度在2*10180^3至2*10190^3之間。

圖1是根據(jù)第一實施例的驅(qū)動電路的TFT截面圖2是具有與圖1所示TFT相同的基本結(jié)構(gòu)的TFT截止漏電流和
導通狀態(tài)電流與S/D雜質(zhì)濃度的關(guān)系曲線圖3是具有與圖1所示TFT相同的基本結(jié)構(gòu)的TFT截止漏電流和
導通狀態(tài)電流與柵極結(jié)構(gòu)的關(guān)系曲線圖4是根據(jù)第二實施例的驅(qū)動電路的TFT截面圖；圖5是根據(jù)第三實施例的驅(qū)動電路的TFT截面圖；圖6是根據(jù)第四實施例的驅(qū)動電路的TFT截面圖；圖7是根據(jù)第五實施例的有源矩陣基板和液晶顯示裝置的方框圖
和電路圖8是構(gòu)成圖7柵極線驅(qū)動電路的掃描電路的方框圖；圖9是構(gòu)成圖8掃描電路的移位寄存器的電路圖；圖10是圖9的移位寄存器的操作時序圖11是根據(jù)第六實施例的減小TFT截止漏電流的方法的效果曲線圖12是根據(jù)第七實施例的減小TFT截止漏電流的方法的效果曲線圖13是根據(jù)第八實施例的有源矩陣基板的第一實例的方框圖；圖14是根據(jù)第八實施例的有源矩陣基板的第二實例的方框圖；圖15是根據(jù)第九實施例的有源矩陣基板的第一實例的方框圖；圖16是根據(jù)第九實施例的有源矩陣基板的第二實例的方框圖；以
及
圖17是根據(jù)第十實施例的有源矩陣基板的方框圖。
具體實施例方式
下面將基于附圖對本發(fā)明的實施例進行詳細描述。(第一實施例)
圖1是根據(jù)本發(fā)明第一實施例的驅(qū)動電路中的TFT截面圖。圖2 是具有與圖1TFT相同的基本結(jié)構(gòu)的TFT的截止漏電流和導通狀態(tài)電流與S/D雜質(zhì)濃度的關(guān)系曲線圖。圖3是具有與圖1TFT相同的基本結(jié)構(gòu)的TFT的截止漏電流和導通狀態(tài)電流與柵極結(jié)構(gòu)的關(guān)系曲線圖。下面將基于這些附圖進行描述。注意，"S/D"是英文"source region and drainregion(源區(qū)和漏區(qū))"的縮寫。
雖然圖1中所示的TFT10是像素晶體管，但本實施例的驅(qū)動電路是由具有與TFT10相同的基本結(jié)構(gòu)的TFT構(gòu)成的。換句話說，本實施例的驅(qū)動電路由單一導電類型的TFT10構(gòu)成，形成有源矩陣基板29 的一部分。在TFT10中，源區(qū)17和漏區(qū)18的雜質(zhì)濃度在2*1018cm'3 至2*10 111-3之間。TFT10具有一種結(jié)構(gòu)，其中硅膜14、柵極絕緣膜 15和柵電極16按順序?qū)盈B。源區(qū)17和漏區(qū)18在硅膜14中形成。由 TFT10構(gòu)成的驅(qū)動電路是一種例如由自舉掃描電路制成的柵極線驅(qū)動電路。
參考圖2，垂直軸表示截止漏電流(A)和導通狀態(tài)電流(A)。例如，垂直軸上的1E-10表示1*10_1()。圖2中的水平軸示出的不是設(shè) 定的劑量，而是在硅膜14中作為有效劑量的有效雜質(zhì)濃度(cm'3)。圖2中的TFT是p-溝道型，具有單一的漏結(jié)構(gòu)，這些都與TFT10相同。 TFT的尺寸如下溝道寬度和溝道長度分別為4pm，柵極絕緣膜的膜厚度為120nm，多晶硅膜的膜厚度為50nm。當漏電壓為-10V且柵電壓為+5V時，"截止漏電流"是漏極電流。當漏電壓為-10V且柵電壓為-10V時，"導通狀態(tài)電流"是漏極電流。此外，所用雜質(zhì)是硼。
從圖2顯然可見，當S/D雜質(zhì)濃度為2"0"cn^或更低時，截止漏電流迅速減小。這意味著使S/D雜質(zhì)濃度為2*1019^11-3或更低能得到顯著的效果。注意，當S/D雜質(zhì)濃度變成2H0^m-s或更低時，截止漏電流變成約20pA或更小，而導通狀態(tài)電流則顯著減小，這可能引起晶體管操作上的問題。就此而論，S/D雜質(zhì)濃度優(yōu)選地在 2*1018cm-3至2*1019cm_3之間。
如上所述，根據(jù)本實施例，如果使TFT10的源區(qū)17和漏區(qū)18的雜質(zhì)濃度在2*1018咖'3至2*1019咖-3之間，則TFT10的截止漏電流充分減小，即使是單柵結(jié)構(gòu)。因此，用單一導電類型的TFT10構(gòu)成的驅(qū) 動電路所要求的TFT10的截止漏電流，可以通過簡單的制造步驟得以實現(xiàn)。另外，本實施例的TFT10那樣的單一漏結(jié)構(gòu)具有一個優(yōu)點，當光輻射時引起的光漏電流比LDD結(jié)構(gòu)的光漏電流小。因此，采用低 S/D劑量的單一漏結(jié)構(gòu)，也能獲得減小光漏電流的優(yōu)點。
參考圖3，垂直軸表示截止漏電流(A)和導通狀態(tài)電流(A)。圖3中的水平軸自左至右表示具有單柵結(jié)構(gòu)、雙柵結(jié)構(gòu)和三柵結(jié)構(gòu)的各TFT。每個TFT都是p-溝道型，其中S/D雜質(zhì)濃度為4*1018cm—3。單柵結(jié)構(gòu)的TFT具有與圖1中的TFT10相同的基本結(jié)構(gòu)。雙柵結(jié)構(gòu)的 TFT除了兩個柵電極串聯(lián)排列以外，具有與單柵結(jié)構(gòu)的TFT相同的結(jié) 構(gòu)。三柵結(jié)構(gòu)的TFT除了三個柵電極串聯(lián)排列以外，具有與單柵結(jié)構(gòu) 的TFT相同的結(jié)構(gòu)。測量截止漏電流和導通狀態(tài)電流的條件與圖2的情況相同。
從圖3顯然可見，雙柵結(jié)構(gòu)和三柵結(jié)構(gòu)與單柵結(jié)構(gòu)相比，可以抑制更大的截止漏電流。從這個結(jié)果明顯看出，TFT可以是四柵型，進而可以具有更多數(shù)目的柵電極。
下面，將利用圖1描述TFTIO的制造方法。
首先，在透明絕緣基板11上，順序?qū)盈B基礎(chǔ)氮化物膜12和基礎(chǔ) 氧化物膜13，并在其上淀積硅膜14。在這一階段，通過離子摻雜，按需要將確定溝道濃度的雜質(zhì)摻入硅膜14。然后，對硅膜14進行熱處理例如激光退火使其多晶化。接著，為了電氣分離多個晶體管，利用光刻技術(shù)將硅膜14構(gòu)圖成島形，然后淀積柵極絕緣膜15。接著，淀積柵電極材料并采用光刻技術(shù)形成柵電極16。
然后，以柵電極16作掩模進行離子摻雜，將低濃度的硼摻入硅膜 14。作為離子摻雜的條件，加速電壓為80kev，設(shè)定劑量在5"0^m一2 和2*1014cm-2之間的范圍內(nèi)。因此，雜質(zhì)濃度在l*1018cm'3與4*1019cm-3 (優(yōu)選地在2*1018(^3與2*1019(^1'3之間)之間時形成源區(qū)17和漏區(qū) 18。
接著，淀積層間絕緣膜19，為了主要激活源區(qū)17和漏區(qū)18,以45(TC進行熱處理。然后，通過將整個基板暴露于氫化等離子體中進行氫化。在這一階段，特別促進終止存在于由多晶硅制成的硅膜14的晶界的懸空鍵，以及終止存在于硅膜14與柵極絕緣膜15之間邊界的懸空鍵，以改善電流傳輸特性。接著，在源區(qū)17和漏區(qū)18上面形成接觸孔20，并在其上形成導線21和22以及絕緣膜23和24。與源區(qū)17 連接的導線21和22用作源電極27，與漏區(qū)18連接的導線21和22 用作漏電極28。
最后，在導線22的上面形成接觸孔25，并在其上進一步形成導線26。由此，包含TFT10的有源矩陣基板29完全形成。
采用上述制造步驟制造的p-溝道型TFT10的特性如圖2和3所示。結(jié)果發(fā)現(xiàn)，用2*10 111-3或更小的有效硼濃度能顯著地抑制TFT10的截止漏電流。
下面將描述根據(jù)本實施例的驅(qū)動電路的操作和效果。在本實施例中，其中降低了 S/D雜質(zhì)濃度的TFT10用于每一個p-溝道型像素晶體管和由p-溝道型TFT構(gòu)成的驅(qū)動電路。因此，由于在每一TFT10處于截止狀態(tài)下，漏極末端的電場能變?nèi)?，所以能抑制?價帶至導帶的隧道現(xiàn)象。
S/D雜質(zhì)濃度指的是注入硅膜14中的源區(qū)17和漏區(qū)18中的雜質(zhì) (摻雜劑)濃度。根據(jù)本TFTIO，可以抑制在玻璃基板上形成的多晶硅所特有的經(jīng)過隙內(nèi)能級的隧道現(xiàn)象。因此，在溝道區(qū)14a與漏區(qū)18 之間不提供LDD區(qū)域，也能減小截止漏電流。由于當S/D.雜質(zhì)濃度降低時寄生電阻增加，所以S/D雜質(zhì)濃度不能盲目地減小。但是，通過在源區(qū)17和漏區(qū)18上疊加柵電極16，可以抑制寄生電阻的增加(參見第二實施例)。
如上所述，根據(jù)本實施例，在驅(qū)動電路也是由具有與像素晶體管相同的導電類型的TFT組成的結(jié)構(gòu)中，使與像素晶體管和驅(qū)動電路兩者有關(guān)的TFT (優(yōu)選地使所有的TFT)的S/D雜質(zhì)濃度為2*1019cm'3 或更小，可以減小截止漏電流。此外，通過使用S/D雜質(zhì)濃度小的雙柵結(jié)構(gòu)或三柵結(jié)構(gòu)，可以進一步減小截止漏電流。
當截止漏電流大的時候，寫入像素存儲電容器和像素電容器的電壓變得較低，引起對比度較低、亮點缺陷、暗點缺陷、柵極線驅(qū)動電路故障等等問題。但是采用本實施例的結(jié)構(gòu)，這些問題能得到解決。
注意，如果S/D雜質(zhì)濃度進一步減小至2nO"cm^或更小，則導通狀態(tài)電流將顯著地減小，從而引起晶體管操作的問題。
如上所述，根據(jù)本實施例，通過以低S/D劑量降低S/D雜質(zhì)濃度，可以減小截止漏電流從而抑制漏區(qū)末端的電場。但是，這會使源區(qū)17 和漏區(qū)18的電阻增加。也就是說，由于寄生電阻增加，導通狀態(tài)電流的減小可能成為一個問題。盡可能地避免這個問題的一種方法是老化，這將在后面的第六和第七實施例中進行描述。
除上述方法外，還能用一些其他方法來解決。第一個方法是與溝道區(qū)14a的寬度相比，增加源區(qū)17和漏區(qū)18的寬度，以便盡可能地減小寄生電阻。第二個方法是減小從溝道區(qū)14a與源區(qū)17和漏區(qū)18 之間的邊界所形成的結(jié)區(qū)至接觸孔20的距離，盡可能達到避免由制造容差引起問題的程度。第三個方法是盡可能地加大接觸孔20的直徑。具體地說，第三個方法是將接觸孔20的直徑加大至與溝道寬度同樣長，優(yōu)選地大于溝道寬度。特別是，關(guān)于接觸孔20的形狀，這種方法是在溝道寬度方向上增加的長度，比在溝道長度方向上增加的長度更長。
雖然在本實施例中使用的雜質(zhì)是硼，但當然也可以使用第三族的其他元素。另外，雖然TFT10為p-溝道型，但是采用n-溝道型也可以實現(xiàn)同樣的操作和效果。
作為根據(jù)本發(fā)明的一個示例性優(yōu)點，TFT的源區(qū)與漏區(qū)的雜質(zhì)濃度在2*1018咖-3至2*1019011-3之間，可以顯著地減小截止漏電流，即使
采用單柵結(jié)構(gòu)。因此，可以用簡單的制造步驟實現(xiàn)由單一導電類型的 TFT構(gòu)成的驅(qū)動電路所要求的TFT截止漏電流。 (第二實施例)
圖4是根據(jù)本發(fā)明第二實施例的驅(qū)動電路中的TFT截面圖。下面將基于圖4進行描述。注意，與圖1中相同的元件用相同的參考數(shù)字表示，這里對它們不做重復(fù)的說明。
雖然圖4中所示的TFT30是像素晶體管，但本實施例的驅(qū)動電路是由具有與TFT30相同的基本結(jié)構(gòu)的TFT構(gòu)成的。換句話說，本實施例的驅(qū)動電路是由單一導電類型的TFT30構(gòu)成，形成有源矩陣基板39 的一部分。在TFT30中，源區(qū)17和漏區(qū)18的雜質(zhì)濃度在2*1018cm-3 至2*1019(:1^3之間。此外，TFT30具有的結(jié)構(gòu)是，其中硅膜14、柵極絕緣膜15和柵電極36按順序?qū)盈B，柵電極36的至少一部分和在硅膜 14中形成的源區(qū)17和漏區(qū)18的至少一部分，經(jīng)過柵極絕緣膜15重疊。因此，由于在柵極絕緣膜15下面的溝道直接連接源區(qū)17或漏區(qū) 18，所以源電阻或漏電阻減小。由TFT30構(gòu)成的驅(qū)動電路例如是自舉掃描電路制成的柵極線驅(qū)動電路。下面將描述TFT30的制造方法。
在本實施例中，在形成柵電極36之前，利用光致抗蝕劑作掩模摻入低濃度硼，由此形成源區(qū)17和漏區(qū)18。這意味著，在淀積柵極絕緣膜15之前，利用光致抗蝕劑作掩模通過離子摻雜摻入低濃度硼，從而形成源區(qū)17和漏區(qū)18。此時雜質(zhì)濃度在1*1018咖-3至4*1019011-3之間，優(yōu)選地在2*1018cm-3至2*1019cm'3之間。
也可接受的是，在摻雜之前形成犧性層，并在摻雜以后添加除去犧性層的處理。由于犧性層的厚度通常是薄的，所以使用例如20kev 的加速電壓進行離子摻雜，因為所謂經(jīng)過的氧化物膜是薄的。在這種情況下，在構(gòu)成柵電極36之前，可進行450'C的熱處理以激活源區(qū)17 和漏區(qū)18，隨后進行氫化。
然后，形成柵電極36。此時，因為柵電極36與源區(qū)17和漏區(qū)18 重疊，所以也能獲得用于形成源區(qū)17和漏區(qū)18的光致抗蝕劑與用于形成柵電極36的光致抗蝕劑之間位移減小的輔助效果。
注意，即使在本實施例中，也能在淀積層間絕緣膜19之后進行激活處理和氫化處理，這與第一實施例相同。由此，包含TFT30的有源矩陣基板39完全形成。
即使在如上所述形成的TFT30中，當以水平軸表示有效硼濃度或柵結(jié)構(gòu)，對截止漏電流等進行測量時，得到了與圖2和3所示相同的特性。因此，在TFT30中，用2*1019011'3或更低的8/0雜質(zhì)濃度能顯著地抑制截止漏電流。除此以外，因為在源區(qū)17和漏區(qū)18中經(jīng)過柵極絕緣膜15與柵電極36重疊的部分，在TFT30導通狀態(tài)下不起寄生電阻的作用(電阻降低)，所以能抑制導通狀態(tài)電流的下降。因此，根據(jù)本實施例，可以得到包含具有高驅(qū)動能力的TFT驅(qū)動電路，同時能抑制截止漏電流。本實施例的其他結(jié)構(gòu)、操作和效果與第一實施例相同。 (第三實施例)
圖5是根據(jù)本發(fā)明第三實施例的TFT截面圖。下面將基于圖5進行描述。注意，與圖1中相同的元件用相同的參考數(shù)字表示，這里對它們不做重復(fù)的說明。
雖然圖5所示的TFT40是像素晶體管，但本實施例的驅(qū)動電路由具有與TFT40相同的基本結(jié)構(gòu)的TFT構(gòu)成。換句話說，本實施例的驅(qū) 動電路是由單一導電類型的TFT40構(gòu)成的，形成有源矩陣基板49的一部分。在TFT40中，源區(qū)17和漏區(qū)18的雜質(zhì)濃度在2"0"cm-3至 2*1019咖'3之間。此外，TFT40具有的結(jié)構(gòu)是，其中輔助柵電極46、輔助柵極絕緣膜43、硅膜14、柵極絕緣膜15和柵電極16按順序?qū)盈B，并且輔助柵電極46的至少一部分與在硅膜14中形成的源區(qū)17和漏區(qū) 18的至少一部分經(jīng)過輔助柵極絕緣膜43重疊。輔助柵電極46和柵電極16通過未示出部分的導體相互連接以致電短路。由TFT40構(gòu)成的驅(qū)動電路是例如由自舉掃描電路制成的柵極線驅(qū)動電路。
在本實施例中，為了抑制由低S/D劑量引起的導通狀態(tài)龜流減小，除柵電極16以外，還提供有輔助柵電極46。經(jīng)過輔助柵極絕緣膜43，輔助柵電極46設(shè)置在相對于硅膜14與柵電極16相對的側(cè)面。換句話說，本實施例這樣配置以致施加到柵電極16上的同一電壓也施加到另一輔助柵電極46上。根據(jù)本實施例，因為溝道除了在硅膜14a的柵電極16側(cè)形成以外，也在輔助柵電極46側(cè)形成，所以即使源區(qū)17和漏區(qū)18中雜質(zhì)的摻入量減少，也能抑制導通狀態(tài)電流的降低。本實施例的其他結(jié)構(gòu)、操作和效果與第一實施例相同。 (第四實施例)
圖6是根據(jù)本發(fā)明第四實施例的驅(qū)動電路的TFT截面圖。下面將基于圖6進行描述。注意圖4和5中相同的元件用相同的參考數(shù)字表示，這里對它們不做重復(fù)的說明。
雖然圖6中所示的TFT50是像素晶體管，但是本實施例的驅(qū)動電路是由具有與TFT50相同的基本結(jié)構(gòu)的TFT構(gòu)成的。換句話說，本實施例的驅(qū)動電路是由單一導電類型的TFT50構(gòu)成的，形成有源矩陣基板59的一部分。在TFT50中，源區(qū)17和漏區(qū)18的雜質(zhì)濃度在 2*1018咖-3至2*1019(^3之間。此夕卜，TFT50具有的結(jié)構(gòu)是，其中輔助柵電極46、輔助柵極絕緣膜43、硅膜14、柵極絕緣膜15和柵電極36 按順序?qū)盈B，并且柵電極36的至少一部分與源區(qū)17和漏區(qū)18的至少一部分通過柵極絕緣膜15重疊，輔助柵電極46的至少一部分與源區(qū) 17和漏區(qū)18的至少一部分通過輔助柵極絕緣膜43重疊。源區(qū)17和漏區(qū)18在硅膜14中形成。輔助柵電極46和柵電極36通過未示出部分的導體相互連接以致電短路。由TFT50構(gòu)成的驅(qū)動電路是由例如自舉掃描電路制成的柵極線驅(qū)動電路。
經(jīng)過輔助柵極絕緣膜43，輔助柵電極46設(shè)置在相對于硅膜14與柵電極36相對的側(cè)面。柵電極36經(jīng)過柵極絕緣膜15與源區(qū)17和漏區(qū)18重疊。因此，當接通電壓施加到柵電極36時，重疊的源區(qū)17和漏區(qū)18的載流子濃度增加以致源區(qū)17和漏區(qū)18中的電阻下降。根據(jù) 本實施例，即使源區(qū)17和漏區(qū)18中的雜質(zhì)摻入量減少，也能抑制導通狀態(tài)電流的降低。本實施例的其他結(jié)構(gòu)、操作和效果與第二和第三實施例相同。
(第五實施例)
下面將基于圖7至IO描述根據(jù)本發(fā)明第五實施例的有源矩陣基板和液晶顯示裝置。
如圖7所示，本實施例的有源矩陣基板8基本上包括多條柵極線 Gl至Gn，多條數(shù)據(jù)線Sl至Sm，設(shè)置在柵極線Gl至Gn與數(shù)據(jù)線 Sl至Sm之間的各個節(jié)點上的像素晶體管4，以及將驅(qū)動電壓順序施加到柵極線Gl至Gn的柵極線驅(qū)動電路2。柵極線驅(qū)動電路2是上述第一至第四實施例的驅(qū)動電路中的一個。構(gòu)成像素晶體管4和柵極線驅(qū)動電路2的TFT是p-溝道型TFT，并且該p-溝道型TFT的源區(qū)和漏區(qū)的雜質(zhì)濃度在2*1018cm-3至2*1019cnr3之間。如圖7所示，本實施例的液晶顯示裝置9，包括有源矩陣基板8，與有源矩陣基板8相對的對置基板(公共電極9)，以及插入對置基板和有源矩陣基板8之間的液晶(像素電容器6)。
下面將詳細描述有源矩陣基板8和液晶顯示裝置9。
如圖7所示，有源矩陣基板8包括像素單元1，柵極線驅(qū)動電路2 和數(shù)據(jù)線驅(qū)動電路3。像素單元1、柵極線驅(qū)動電路2和數(shù)據(jù)線驅(qū)動電路3僅由在同一玻璃基板上的p-溝道型TFT構(gòu)成。
在像素單元1中，柵極線Gl至Gn和數(shù)據(jù)線Sl至Sm相互形成直角。各柵極線Gl至Gn與柵極線驅(qū)動電路2的相應(yīng)端子相連。各數(shù) 據(jù)線Sl至Sm與數(shù)據(jù)線驅(qū)動電路3的相應(yīng)端子相連。在像素單元1的柵極線Gl至Gn與數(shù)據(jù)線Sl至Sm之間的每一節(jié)點上，淀積由像素晶體管4 (它是多晶硅TFT)構(gòu)成的像素電路、像素存儲電容器5以及由液晶制成的像素電容器6。
柵極線驅(qū)動電路2由通過與像素晶體管4相同的制作工藝制造的 p-溝道型TFT組成的掃描電路構(gòu)成。垂直起始脈沖信號ST和時鐘信號從外部輸入至構(gòu)成柵極線驅(qū)動電路2的掃描電路，掃描電路輸出輸出信號，其中垂直起始脈沖信號ST與時鐘信號同步并通過一級移相。從而使連接公共柵極線的像素電路處于導通狀態(tài)，結(jié)果使要輸出到數(shù) 據(jù)線的視頻信號被收進像素電路。
圖8示出柵極線驅(qū)動電路2的掃描電路的配置。兩個時鐘信號CL1 和CL2以及垂直起始脈沖信號ST從外部輸入至圖8所示的柵極線驅(qū) 動電路2的掃描電路。圖8所示的柵極線驅(qū)動電路2的掃描電路包括串聯(lián)連接的多個移位寄存器SR (SR1、 SR2、 SR3、 SR4、……)。
在第一級移位寄存器SR1中，垂直脈沖信號ST輸入至它的輸入端IN，并且在第二和后隨級的每一移位寄存器SR2、 SR3、 SR4、…… 中，前一級的輸出信號OUT輸入至輸入端IN。兩個時鐘信號CL1和 CL2也輸入至各個移位寄存器。
第一級移位寄存器SR1輸出一個輸出信號OUTl，其中利用時鐘信號CL1使垂直起始脈沖信號ST移相。下一級移位寄存器SR2輸出一個輸出信號OUT2，其中利用時鐘信號CL2使來自移位寄存器SR1的輸出移相。此后，各個輸出以同樣的方式與時鐘信號同步移相，并且垂直起始脈沖信號ST被順序傳送。
圖9示出移位寄存器SR1的內(nèi)部電路。雖然圖9示出的是第一級移位寄存器SR1，但是后面的移位寄存器SR2、 SR3、 SR4、……的電路結(jié)構(gòu)除了輸入的信號以外是相同的。具體地說，在移位寄存器SR2 中，前一級的輸出信號0UT1替代垂直起始脈沖信號ST輸入至輸入端IN，時鐘信號CL2替代時鐘信號CL1輸入，而時鐘信號CL1則替代時鐘信號CL2輸入。在每一個后面的移位寄存器中，前一級的輸出信號OUT輸入至輸入端IN，時鐘信號則在各級交替輸入。
圖9所示的移位寄存器SR1包括8個p-溝道型晶體管Trl至Tr8。當垂直起始脈沖信號ST以低電平輸入至輸入端IN時，晶體管Tr3處于導通狀態(tài)，向節(jié)點Nl提供VSS電源電壓。當VSS電源電壓與低電平的電壓相同時，向節(jié)點Nl提供從低電平升高閾值Vt的電壓。雖然在本實施例中VSS電源電壓是與低電壓相同的電壓，但是該電壓也可以是不同的。另外，也可以接受的是，采用輸入至晶體管Tr3柵電極 (輸入端IN)的垂直起始脈沖信號ST代替VSS電源電壓。
當來自下一級移位寄存器SR2的輸出信號OUT2為低電平時，晶體管Tr5處于導通狀態(tài)，向節(jié)點N3提供從低電平升高閾值Vt的電壓。當時鐘信號CL2為低電平時，晶體管Tr6處于導通狀態(tài)，提供高電平電壓(VDD電源電壓)作為輸出信號OUTl。當節(jié)點N1的電壓為低電壓(低于VSS+Vt的自舉電壓或低電平)時，晶體管Tr7處于導通狀態(tài)，向其時鐘信號CL1的電壓，作為輸出信號OUTl。
因為晶體管Tr6和Tr7驅(qū)動連接至移位寄存器SR1輸出端的電容性負載，所以通過設(shè)置溝道寬度比其他晶體管Trl至Tr5大一位數(shù)或更多來提高它們的電流驅(qū)動能力。當垂直起始脈沖信號ST為低電平時，晶體管Tr4處于導通狀態(tài)，向節(jié)點N3提供高電平電壓。當節(jié)點 N3的電壓為VSS+Vt時，晶體管Trl和Tr2處于導通狀態(tài)，向節(jié)點 Nl提供高電平電壓。當節(jié)點N1為低電壓(低于VSS+Vt的自舉電壓或低電平)時，晶體管Tr8處于導通狀態(tài)，向晶體管Trl和Tr2的連接節(jié)點即節(jié)點N2提供電壓，作為輸出信號OUTl。當輸出信號0UT1的電壓通過晶體管Tr8提供給節(jié)點N2時，施加在晶體管Trl和Tr2的源電極和漏電極之間的電壓變成電源電壓或較低(=高電平與低電平之間的電壓差)。在其他的晶體管Tr3至Tr8 中，由于施加在源電極和漏電極之間的電壓為電源電壓或較低，所以全部晶體管Td至Tr8中滿足電源電壓或較低電壓的條件。
下面將利用圖10的時序描述移位寄存器的操作。在圖10中，時鐘信號CL1和CL2以及垂直起始脈沖信號ST的高電平電壓為VDD，它們的低電平電壓為VSS。
下面將參考圖10描述移位寄存器SR1的操作。首先，在圖10中的時刻tl，當垂直起始脈沖信號ST變成低電平時，晶體管Tr3和Tr4 處于導通狀態(tài)。與此同時，節(jié)點N1的電壓從垂直起始脈沖信號ST的低電平電壓改變至升高閾值Vt的電壓。另外，節(jié)點N3變成高電平。
此時，雖然晶體管Tr7處于導通狀態(tài)，但是由于時鐘信號CL1為高電平，所以輸出信號OUTl保持高電平。另外，由于時鐘信號CL2 為低電平，所以也從晶體管Tr6提供高電平電壓。
然后，在時刻t2，時鐘信號CL1改變至低電平。于是，因為在晶體管Tr7的柵極和漏電極以及柵極和源電極之間存在電容，所以由于每一電容自舉效應(yīng)，節(jié)點N1的電壓降低為低于VSS+Vt的電壓，以致變成低于低電平的電壓。結(jié)果，閾值電壓或更高的電壓加在晶體管Tr7 的柵電極與源電極之間。因此，晶體管Tr7保持導通狀態(tài)，并提供時鐘信號CL1的低電平電壓作為輸出信號0UT1。
然后，在時刻t3，后一級的輸出信號OUT2的電壓改變至低電平。于是，晶體管Tr5變成導通狀態(tài)，節(jié)點N3的電壓從高電平電壓改變?yōu)?VSS+Vt的電壓，它是從低電平電壓升高閾值Vt的電壓。結(jié)果，晶體管Trl和Tr2變成導通狀態(tài)，節(jié)點N1的電壓從低電平改變至高電平。此時，因為晶體管Tr7的柵極與源極之間的電壓差變成零，所以晶體管Tr7變成非導通狀態(tài)。
在時刻t3以后，因為時鐘信號CL2以恒定的頻率輸入至晶體管 Tr6，所以輸出信號OUTl保持高電平。另外，由于節(jié)點N3通過晶體管Trl和Tr2的柵極電容保持VSS+Vt的電壓，直至下次低電平垂直起始脈沖信號ST輸入，所以晶體管Trl和Tr2處于導通狀態(tài)。因此，節(jié)點Nl的電壓從下一低電平的垂直起始脈沖信號ST輸入的時刻t3 開始直至下一時刻tl為高電平，所以晶體管Tr7的柵極和源極之間的電壓被置于零，以致晶體管Tr7處于非導通狀態(tài)。
如上所述，在本驅(qū)動電路的配置中，因為每個時刻都沒有電流從正電源(高電平)流向負電源(低電平)的通路，所以實現(xiàn)了低功耗電路。
雖然已經(jīng)描述了移位寄存器SR1的操作，但是，除了輸入的信號以夕卜，將在有別于移位寄存器SR1的移位寄存器SR2、 SR3、 SR4、…… 中進行相同的操作。因此，垂直起始脈沖信號ST被順序地移相并被移位寄存器輸出。
注意，在柵極線驅(qū)動電路2中，雖然描述了 "節(jié)點N3通過晶體管Trl和Tr2的柵極電容保持VSS+Vt的電壓"，但已發(fā)現(xiàn)，如果晶體管Tr4或Tr5的截止漏電流大的話，電壓就不能保持，以致引起故障。然而，在本實施例中，通過只使用根據(jù)第一至第四實施例中的任一實施例的p-溝道型TFT，可以減小構(gòu)成柵極線驅(qū)動電路2的TFT的截止漏電流，這樣就能制造沒有故障的高清晰度的有源矩陣基板8。
此外，即使對于像素單元1的像素晶體管4也要求截止漏電流小的特性，以便充分可靠地對像素存儲電容器5和像素電容器6進行充電。比較起來，在本實施例中，因為通過只使用根據(jù)第一至第四實施例中的任一實施例所用的p-溝道型TFT,可以抑制所有TFT的截止漏電流，所以可以制造沒有顯示不勻和閃爍的高清晰度有源矩陣基板8。
注意，雖然本實施例的有源矩陣基板8只由p-溝道型TFT構(gòu)成，但是有源矩陣基板8也可由n-溝道型TFT構(gòu)成。即使那樣，也能實現(xiàn) 與本實施例相同的操作和效果。另外，有源矩陣基板8不限于液晶，也可用于如EL (電發(fā)光)的其他的顯示裝置。 (第六實施例)
圖11是根據(jù)第六實施例的減小TFT截止漏電流的方法的效果曲線圖。下面將基于圖1和圖11進行描述。
下面將利用圖1所示的TFT10進行描述。已經(jīng)知道，當深度(絕對值大)截止狀態(tài)電壓在源電極27和漏電極28的電位不一致的狀態(tài) 下施加至柵電極16時，截止漏電流減小(參見例如Technical Digest of AM-FPD2007,PP.227-230)。這是由于漏區(qū)末端的強電場使載流子被注入或被俘獲于柵極絕緣膜15或在柵極絕緣膜15和硅膜14之間的邊界，所以，在那個部分產(chǎn)生正的固定電荷。下面將把本實施例的截止泄漏減小稱為"老化效果"。因為能通過預(yù)先向柵電極16施加深度截止狀態(tài)電壓而獲得"老化效果"，所以能制造具有截止漏電流減小的 TFT10的有源矩陣基板。
另外，當源電極27和漏電極28之間的電壓差的極性被反轉(zhuǎn)時，就極性反轉(zhuǎn)的電壓而言，得不到減小截止漏電流的效果。因此，優(yōu)選地同樣地進行老化，同時替代施加至源電極27和漏電極28的電壓。
下面將詳細描述根據(jù)本實施例的減小截止漏電流的方法。
在本實施例的減小截止漏電流的方法中，在正常截止狀態(tài)電壓施加到TFT10的柵電極16之前，將絕對值大于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓施加到柵電極16。此時，當絕對值大于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓施加到柵電極16時，將極性反轉(zhuǎn)的恒定電壓或脈沖電壓加在源電極27和漏電極28之間。
在圖11中，垂直軸表示截止漏電流和導通狀態(tài)電流，水平軸表示截止狀態(tài)電壓。在水平軸中，初始狀態(tài)指的是施加"正常截止狀態(tài)電壓(例如+10V)"的狀態(tài)，+15V或+20V的電壓是"絕對值大于正常截止狀態(tài)電壓絕對值的電壓"。
現(xiàn)在，假定源電極27和漏電極28兩者之一為電極A，另一為電極B。首先，在OV的連續(xù)電壓施加到電極A以及-10V的連續(xù)電壓施加到電極B的狀態(tài)下，將截止狀態(tài)電壓施加到柵電極16達IO秒進行老化。然后，切換施加至電極A和電極B的直流電壓，在-10V的連續(xù)電壓施加到電極A以及OV連續(xù)電壓施加到電極B的狀態(tài)下，將截止狀態(tài)電壓施加到柵電極16達10秒進行老化。截止狀態(tài)電壓包括三種電壓也就是+10V、十15V和+20V。圖11示出已經(jīng)過這三種電壓老化的TFT10的截止漏電流和導通狀態(tài)電流的測量結(jié)果。
從結(jié)果可明顯看出，通過至少將0V直流電壓施加到源電極27，將-10V直流電壓施加到漏電極28，并且將+15V或更高的電壓施加到柵電極16達10秒，然后交換施加至源電極27和漏電極28的所述電壓，并進一步同樣地施加截止狀態(tài)電壓達10秒，發(fā)現(xiàn)能減小截止漏電流。
經(jīng)過這個老化步驟，對于截止漏電流大的TFT，截止漏電流能得到改善。另外，經(jīng)過這個老化步驟，例如S/D雜質(zhì)濃度設(shè)置得太高的 TFT的截止漏電流也能得到改善。用于老化的電壓大于有源矩陣基板的正常驅(qū)動電壓。這意味著，由于截止漏電流決不會通過正常驅(qū)動而逐漸減小，所以必須有意地施加用于老化的電壓。
在這個老化步驟中，可接受的是向源電極27和漏電極28施加脈沖電壓來代替替代施加至源電極27和漏電極28的直流電壓的方法。一個例子是施加周期性脈沖電壓，其中電極A變成OV以及電極B變成-10V的時間周期為1秒，電極A變成-10V以及電極B變成OV的時間周期為1秒。在這一脈沖電壓施加到源電極27和漏電極28的狀態(tài)下，將截止狀態(tài)電壓施加到柵電極16達20秒。采用這種方法，可以以一個序列進行所希望的電壓施加。
TFT，它是根據(jù)本實施例的減小截止漏電流的方法的目標，可以是第一至第四實施例中的一種或者其他的TFT。 (第七實施例)
圖12是根據(jù)第七實施例的減小TFT截止漏電流的方法的效果曲線圖。下面將基于圖1和圖12進行描述。
下面將利用圖1所示的TFT10進行描述。當源電極27和漏電極 28二者中的任何一個處于浮置狀態(tài)，并且將深度(絕對值大)截止狀態(tài)電壓以脈沖方式施加到柵電極16時，截止漏電流減小，如同第六實施例中的老化效果那樣。下面將詳細描述本實施例的截止漏電流減小方法。
在本實施例的截止漏電流減小方法中，在正常截止狀態(tài)電壓施加到TFT10的柵電極16之前，將絕對值大于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓施加到柵電極16。此時，源電極27和漏電極28二者中的任何一個處于浮置狀態(tài)，而絕對值大于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓被設(shè)置為脈沖電壓。
在圖12中，垂直軸表示漏電流，水平軸表示柵電極電壓。換句話
說，圖12示出TFT的柵極電壓-漏電流特性。在本實施例中采用的TFT 處于圖12所示的"老化(AC)浮置"。注意，處在"初始狀態(tài)"、"老化(DC)"和"老化(AC)"的各個TFT也在圖12中作為參考示出。假定源電極27和漏電極28 二者中的任何一個為電極A，另一個為電極B。當電極A處于浮置狀態(tài)，即使不處于浮置狀態(tài)的電極B固定于0V,并且向柵電極16施加+20V的直流電壓時，截止漏電流也不會改變。但是，當不處于浮置狀態(tài)的電極B固定于OV，并且向柵電極 16施加由低電壓0V和高電壓+20V組成的脈沖電壓達IO秒時，不管漏電極28是電極A還是電極B，截止漏電流都能減小。本實施例的其他結(jié)構(gòu)、操作和效果與第六實施例相同。 (第八實施例)
圖13和14是根據(jù)本發(fā)明第八實施例的有源矩陣基板的方框圖，其中圖13示出第一實例，圖14示出第二實例。下面將基于圖13和 14進行描述。但是與圖7中相同的元件用相同的參考數(shù)字表示，這里對它們不做重復(fù)的說明。
在圖13中，有源矩陣基板60基本上包括電壓施加端61，其上被施加絕對值大于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元62，其在施加到電壓施加端61的電壓與從柵極線驅(qū)動電路2輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給柵極線Gl至Gn。有源矩陣基板60還包括電壓施加端63，其上被施加絕對值大于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元64，其在施加到電壓施加端63的電壓與從數(shù)據(jù)線驅(qū)動電路3輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給數(shù)據(jù)線Sl至Sm。
像素單元1、柵極線驅(qū)動電路2和數(shù)據(jù)線驅(qū)動電路3與圖7至10 所示第五實施例的相同。開關(guān)單元62和64能用與其他電路相同的TFT 實現(xiàn)。構(gòu)成開關(guān)單元62的一個幵關(guān)可以由用于在觸點"a"與觸點"b" 之間打開/閉合的第一TFT，和用于在觸點"a"與觸點"e"之間打開 /閉合的第二 TFT組成。當從另一電路輸出的接通/斷開控制電壓被施加至這些TFT的柵電極時，這些觸點之間的空隙被打開或閉合。電壓施加端61和63像其他的電路一樣由形成在同一基板上的導體制成，連接至每個開關(guān)的一個觸點，并且從有源矩陣基板60的外部施加一個預(yù)定的電壓。
雖然在第六實施例和第七實施例中所述的老化方法基本上可在源電極、漏電極和柵電極形成之后的任何時間進行，但是在面板測試時進行更有效。因此，在本實施例中，采用電壓施加端61和63以及開關(guān)單元62和64，在進行正常驅(qū)動與進行老化電壓施加之間，將輸入通道的信號切換至像素單元1，在面板測試時實行老化。這一老化的目標是圖7中的像素晶體管4。
如附圖中所示，特定的電壓施加序列是，開關(guān)單元62和64處于接觸狀態(tài)以輸入老化電壓，首先，用于接通p-溝道型TFT的電壓被施加到電壓施加端61，并且正電壓A被施加到電壓施加端63。其次，大于正常驅(qū)動電壓的正電壓被施加到電壓施加端61，以斷開p-溝道型 TFT，然后，負電壓B被施加到電壓施加端63。在這一狀態(tài)下，絕對值為IA-BI的電壓被施加在p-溝道型TFT的源極和漏極之間，并且施加到電壓施加端61的電壓被施加到柵極，由此能獲得老化效果。
圖14中的有源矩陣基板65基本上包括電壓施加端61，其上被施加絕對值大于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元62，其在施加到電壓施加端61的電壓與從柵極線驅(qū)動電路2輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給柵極線Gl至Gn。但是，省略了圖13中的電壓施加端63和開關(guān)單元64。
在有源矩陣基板65中，在正常驅(qū)動的數(shù)據(jù)線驅(qū)動電路3所能得到的最大電壓被輸出的顯示狀態(tài)下，由于在p-溝道型TFT的源極和漏極之間產(chǎn)生電位差，所以通過向電壓施加端61施加大于正常驅(qū)動電壓的正電壓，也能得到老化效果。有源矩陣基板65的其他結(jié)構(gòu)、操作和效果與圖13中的有源矩陣基板60相同。 (第九實施例)
圖15和16是根據(jù)本發(fā)明第九實施例的有源矩陣基板的方框圖，其中圖15示出第一實例，圖16示出第二實例。下面將基于圖15和16進行描述。但是，與圖7和13中相同的元件用相同的參考數(shù)字表示，這里對它們不做重復(fù)的說明。
圖15中的有源矩陣基板70基本上包括電源電路71，其輸出絕對值高于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元62，其在從電源電路71輸出的電壓與從柵極線驅(qū)動電路2輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給柵極線Gl至Gn。此外，有源矩陣基板70包括電源電路72，其輸出絕對值大于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元64，其在從電源電路72輸出的電壓和從數(shù)據(jù)線驅(qū)動電路3輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給數(shù)據(jù)線Sl至Sm。因為電源電路71和72是典型的直流電源電路，所以省略對它們的詳細描述。
在上述老化方法中，因為當環(huán)境溫度變高時返回初始狀態(tài)(截止漏電流增加)，所以優(yōu)選地將用于老化的電源電路提供給有源矩陣基板，以便必要時能在任何時間進行老化。因此，本實施例的有源矩陣基板70包括電源電路71和72以及開關(guān)單元62和64，以便開關(guān)單元 62和64在正常電壓的信號與電源電路71和72的信號之間進行切換，并向像素單元1提供電壓。因此，不僅能在面板測試時，而且能在任何時間進行老化。即使在溫度升高以致老化效果逐漸消失的情況下，也能再次進行老化。具體的老化方法與第八實施例中所述的方法相同。有源矩陣基板70的其他結(jié)構(gòu)、.操作和效果與圖13中所示的有源矩陣基板60相同。
圖16中的有源矩陣基板75基本上包括電源電路71，其輸出絕對值高于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元62，其在從電源電路71輸出的電壓與從柵極線驅(qū)動電路2輸出的電壓之間進行切換，并將這兩個電壓中任一電壓供給柵極線G1至Gn。但是，不包括圖15 中所示的電源電路72和開關(guān)單元64。
在有源矩陣基板75中，可以接受的是設(shè)置用于輸出最大電壓的顯示狀態(tài)，這能利用正常驅(qū)動的數(shù)據(jù)線驅(qū)動電路3，并由電源電路71施加一個大于正常驅(qū)動電壓的正電壓來實現(xiàn)，與圖14中的有源矩陣基板 65的情況相同。有源矩陣基板75的其他結(jié)構(gòu)、操作和效果與圖15中的有源矩陣基板70相同。
(第十實施例)
圖17是根據(jù)本發(fā)明的第十實施例的有源矩陣基板的方框圖。下面將基于圖17進行描述。但是，與圖7中相同的元件用相同的參考數(shù)字表示，這里對它們不做重復(fù)的說明。
本實施例的有源矩陣基板80基本上包括電源電路81，其輸出正常驅(qū)動電壓；電源電路82，其輸出絕對值高于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)電路83，其在從電源電路81輸出的電壓與從電源電路82輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給柵極線驅(qū)動電路2。有源矩陣基板80還包括電源電路84，其輸出正常驅(qū)動電壓；電源電路85，其輸出絕對值高于正常驅(qū)動電壓絕對值的電壓；以及開關(guān)單元86，其在從電源電路84輸出的電壓與從電源電路85輸出的電壓之間進行切換，并將這兩個電壓中的任一電壓供給數(shù) 據(jù)線驅(qū)動電路3。
在本實施例中，不僅對像素晶體管而且對構(gòu)成每一個驅(qū)動電路的 TFT以更加容易而有效的方法進行老化。因此，本實施例的配置除了有在正常驅(qū)動的任何時間向柵極線驅(qū)動電路2供給電壓的電源電路81 以外，還提供有向柵極線驅(qū)動電路2供給較高電壓的另一電源電路82，并且，從電源電路81輸出的電壓和從電源電路82輸出的電壓通過開關(guān)單元83切換而被供給柵極線驅(qū)動電路2。采用這種配置，可在任何時間進行老化。
電源電路81和82各自的輸出電壓用作例如圖9中的所述的VSS 和VDD，優(yōu)選地除VSS和VDD以外，也用作CL1、 CL2，以及起始脈沖信號ST。開關(guān)單元83能采用與其他電路中相同的TFT實現(xiàn)。例如，在采用電源電路81和82各自的輸出電壓作VSS的情況下，開關(guān) 單元83包括將電源電路81的輸出端與VSS端相連的TFT，以及將電源電路82的輸出端與VSS端相連的TFT。具體的老化方法與第八實施例中所述的方法相同。另外，利用圖9中所示的輸出信號0UT1，也能進行像素晶體管的老化。
注意，電源電路81和82可用具有兩者功能的單一電源來代替，以便根據(jù)控制信號在電壓之間進行切換并輸出。因為電源電路81和 82是典型的直流電源電路，所以省略對它們的詳細描述。
同樣，本實施例的配置除了有在正常驅(qū)動狀態(tài)下向數(shù)據(jù)線驅(qū)動電路3供給電壓的電源電路84以外，還提供有向數(shù)據(jù)線驅(qū)動電路3供給較高電壓的另一電源電路85，并且，從電源電路84輸出的電壓和從電源電路85輸出的電壓被開關(guān)單元86切換而被供給數(shù)據(jù)線驅(qū)動電路 3，因此可在任何時間進行老化。但是，電源電路84和85以及開關(guān)單元86不總是必需的，如第八和第九實施例中所述的那樣。 (其他)
如上所述，在使用p-溝道型TFT作像素晶體管以及只使用p-溝道型TFT作驅(qū)動掃描線用的所有驅(qū)動電路的配置中，通過將所有TFT的 S/D雜質(zhì)濃度設(shè)置為2"0^n^或更小，能夠解決上述問題，優(yōu)選地，使用其中所有TFT的多個柵極串聯(lián)排列的多柵結(jié)構(gòu)，更優(yōu)選地，包括用于進行老化的驅(qū)動電路。另外，在因制造容差問題某些TFT中的截止漏電流不能充分減小的情況下，可進行老化使截止漏電流減小，從而穩(wěn)定地解決這個問題。
雖然已參考上述實施例對本發(fā)明進行了描述，但是本發(fā)明不限于這些實施例。本領(lǐng)域的技術(shù)人員了解，其中能在形式和細節(jié)上做出各種改變。另外，本發(fā)明包括將上述實施例適當?shù)亟M合在一起的部分和整體配置。
根據(jù)本發(fā)明，對于單柵結(jié)構(gòu)的TFT，可以充分地減小截止漏電流，并且通過簡單的制造步驟，可以實現(xiàn)由單一導電類型的TFT制成的驅(qū) 動電路所要求的TFT的截止漏電流。
權(quán)利要求
1.一種驅(qū)動電路，包括單一導電類型的薄膜晶體管，其中薄膜晶體管的源區(qū)和漏區(qū)的雜質(zhì)濃度在2*1018cm-3至2*1019cm-3之間。
2. 根據(jù)權(quán)利要求l所述的驅(qū)動電路，其中薄膜晶體管是p-溝道型晶體管。
3. 根據(jù)權(quán)利要求1所述的驅(qū)動電路，其中薄膜晶體管是雙柵型、三柵型或四柵型晶體管。
4. 根據(jù)權(quán)利要求l所述的驅(qū)動電路，其中薄膜晶體管包括順序?qū)盈B的輔助柵電極、輔助柵極絕緣膜、硅膜、柵極絕緣膜和柵電極，所述輔助柵電極與所述柵電極之間形成電短路，以及輔助柵電極的至少一部分與在硅膜中形成的源區(qū)和漏區(qū)的至少一部分，通過輔助柵極絕緣膜重疊。
5. 根據(jù)權(quán)利要求l所述的驅(qū)動電路，其中薄膜晶體管包括順序?qū)盈B的硅膜、柵極絕緣膜和柵電極，以及柵電極的至少一部分與在硅膜中形成的源區(qū)和漏區(qū)的至少一部分，通過柵極絕緣膜重疊。
6. 根據(jù)權(quán)利要求l所述的驅(qū)動電路，其中驅(qū)動電路是包括自舉掃描電路的柵極線驅(qū)動電路。
7. —種有源矩陣基板，包括多條柵極線； ' 多條數(shù)據(jù)線；像素晶體管，形成在多條柵極線和多條數(shù)據(jù)線之間的每一個節(jié)點上；以及柵極線驅(qū)動電路，順序地將驅(qū)動電壓施加至多條柵極線，其中柵極線驅(qū)動電路是根據(jù)權(quán)利要求1的驅(qū)動電路。
8. 根據(jù)權(quán)利要求7所述的有源矩陣基板，其中像素晶體管和構(gòu)成柵極線驅(qū)動電路的薄膜晶體管分別是p-溝道型薄膜晶體管；以及p-溝道型薄膜晶體管的源區(qū)和漏區(qū)的雜質(zhì)濃度在2*1018cm—3至 2*1019(:111-3之間。
9. 根據(jù)權(quán)利要求7所述的有源矩陣基板，還包括電壓施加端，向該電壓施加端施加電壓；以及開關(guān)單元，在施加到電壓施加端的電壓與從柵極線驅(qū)動電路輸出的電壓之間進行切換，并將任一電壓供給柵極線。
10. 根據(jù)權(quán)利要求7所述的有源矩陣基板，還包括電源電路，輸出絕對值高于驅(qū)動電壓絕對值的電壓；以及開關(guān)單元，在從電源電路輸出的電壓與從柵極線驅(qū)動電路輸出的.電壓之間進行切換，并將任一電壓供給柵極線。
11. 根據(jù)權(quán)利要求7所述的有源矩陣基板，還包括第一電源電路，輸出驅(qū)動電壓；第二電源電路，輸出絕對值高于驅(qū)動電壓絕對值的電壓；以及開關(guān)單元，在從第一電源電路輸出的電壓與從第二電源電路輸出的電壓之間進行切換，并將任一電壓供給柵極線。
12. —種液晶顯示裝置，包括根據(jù)權(quán)利要求7所述的有源矩陣基板；與有源矩陣基板相對的對置基板；以及插入對置基板與有源矩陣基板之間的液晶。
13. —種減小薄膜晶體管的截止漏電流的方法，包括薄膜晶體管的源區(qū)和漏區(qū)的雜質(zhì)濃度在2*1018cm'3至2*1019cm-3之間，在將正常截止狀態(tài)電壓施加到薄膜晶體管的柵電極之前，將絕對值高于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓施加到柵電極。
14. 根據(jù)權(quán)利要求13所述的方法，還包括當將絕對值高于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓施加到柵電極時，將極性反轉(zhuǎn)的恒定電壓或脈沖電壓施加到薄膜晶體管的源電極與漏電極之間。
15.根據(jù)權(quán)利要求13所述的方法，還包括當將絕對值高于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓施加到柵電極時，使得薄膜晶體管的源電極和漏電極兩者中的任何一個處于浮置狀態(tài)，以及施加脈沖電壓，作為絕對值高于正常截止狀態(tài)電壓絕對值的截止狀態(tài)電壓。
全文摘要
公開了一種驅(qū)動電路、有源矩陣基板和液晶顯示裝置，其中采用簡單的制造步驟，實現(xiàn)由單一導電類型的TFT構(gòu)成的驅(qū)動電路所要求的TFT的截止漏電流。TFT的源區(qū)和漏區(qū)的雜質(zhì)濃度設(shè)置在2*1018cm-3至2*1019cm-3之間，因此，即使是在單一柵電極的結(jié)構(gòu)中，TFT的截止漏電流也能充分地減小。
文檔編號H01L29/36GK101593758SQ20091020285
公開日2009年12月2日申請日期2009年5月26日優(yōu)先權(quán)日2008年5月28日
發(fā)明者齋藤總一, 是成貴弘, 鹽田國弘申請人:Nec液晶技術(shù)株式會社

完整全部詳細技術(shù)資料下載