專利名稱：接觸孔中具有鎢間隔層的功率mosfet器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體晶片制造領(lǐng)域，尤其涉及一種在接觸孔中設(shè)置鎢間隔層的功率 M0SFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)器件及其制造方法。
背景技術(shù)：
如圖1所示，為現(xiàn)有技術(shù)中的功率M0SFET器件的結(jié)構(gòu)示意圖，該M0SFET器件具有 一作為漏極的底部襯底1’;在該底部襯底1’之上形成有體區(qū)域2’。在該體區(qū)域2’中開設(shè) 有若干貫穿該體區(qū)域2’并延伸至襯底1’中一定深度的溝槽，在所述的溝槽中設(shè)置溝槽柵 極3’，并且在該溝槽中還設(shè)置有沿溝槽側(cè)壁和底部形成的較薄柵極絕緣層31’，其用于將 溝槽柵極3’與襯底1’以及體區(qū)域2’絕緣隔離。在所述的體區(qū)域2’中且圍繞每個(gè)溝槽3’ 的頂部部分，形成有源極區(qū)域4’。在該體區(qū)域2’、源極區(qū)域4’及溝槽3’的頂部表面上還 依次淀積有低溫氧化層5’和硼磷硅玻璃層6’。對(duì)所述的低溫氧化層5’及硼磷硅玻璃層6’進(jìn)行刻蝕，從而在其中貫穿開設(shè)有若 干接觸孔7’ ；其中一部分接觸孔形成在體區(qū)域2’及源極區(qū)域4’上，而另一部分形成在溝 槽柵極3’上(圖中未示出)。在該硼磷硅玻璃6’的頂部表面上及各個(gè)接觸孔V內(nèi)淀積有 鋁金屬層10，。在上述的功率M0SFET器件中，由于硅在鋁材料中有一定的固溶度，所以當(dāng)?shù)矸e在 接觸孔7’中的鋁金屬層10’直接和設(shè)置在其下方的體區(qū)域2’以及源極區(qū)域4’接觸時(shí)， 或者當(dāng)接觸孔V中的鋁金屬層10’直接和設(shè)置在其下方的溝槽柵極3’接觸時(shí)，體區(qū)域2’ 以及源極區(qū)域4’中的硅，或者是溝槽柵極3’中的硅將擴(kuò)散至鋁金屬層10’中溶解，從而造 成鋁穿刺現(xiàn)象。所述的鋁穿刺現(xiàn)象會(huì)導(dǎo)致整個(gè)半導(dǎo)體器件Idss漏電短路，影響產(chǎn)品的合格 率。所以，為了避免發(fā)生所提到的鋁穿刺現(xiàn)象，在目前的功率M0SFET器件的制造工藝 中，通常使用Ti/TiN(鈦/氮化鈦)來形成阻擋層以避免硅和鋁的直接接觸。如圖1所示， 即在硼磷硅玻璃6’的頂部表面上及接觸孔7’的內(nèi)表面上首先淀積Ti/TiN阻擋層8’，再 在該Ti/TiN阻擋層8’的基礎(chǔ)上，淀積鋁金屬層10’以填充接觸孔7’，從而避免上述提到 的硅和鋁直接接觸的情況。如圖2所示，該方法的具體工藝步驟為首先，在低溫氧化層5’ 及硼磷硅玻璃層6’中進(jìn)行刻蝕以在其中貫穿形成若干接觸孔7’，該若干接觸孔分別形成 在體區(qū)域2’及源極區(qū)域4’上，或者形成在溝槽柵極3’上。接著在硼磷硅玻璃層6’的頂 部表面上及接觸孔7’的內(nèi)表面上淀積Ti/TiN阻擋層8，。隨后在該Ti/TiN阻擋層8’上淀 積正面鋁金屬層10’，并對(duì)該正面鋁金屬層10’進(jìn)行光刻。最后對(duì)所述的鋁金屬層10’以及 Ti/TiN阻擋層8，進(jìn)行刻蝕。從而通過利用該Ti/TiN阻擋層8，來避免因硅和鋁的直接接 觸而導(dǎo)致的鋁穿刺現(xiàn)象。但是，由此工藝而會(huì)導(dǎo)致的另一個(gè)問題是，如果在接觸孔7’的底部角落有凹坑產(chǎn) 生，則Ti/TiN阻擋層8’會(huì)因無法做到很好的臺(tái)階覆蓋以防止硅和鋁的直接接觸，在該接觸 孔7’的底部角落71’處仍然會(huì)發(fā)生鋁穿刺的現(xiàn)象。
5
由于目前先進(jìn)的半導(dǎo)體制造技術(shù)可以通過減小器件的外形尺寸，來提高半導(dǎo)體 器件的集成度；例如，一些目前所使用的M0SFET中的晶胞節(jié)距尺寸(wall-to-wall pitch size)大約為1微米，從而導(dǎo)致接觸孔的尺寸較小，以及導(dǎo)致源極區(qū)域/體區(qū)域的深度較淺。 由此，Ti/TiN阻擋層較差的臺(tái)階覆蓋性將會(huì)導(dǎo)致更多的由于接觸孔底部角落存在凹坑而發(fā) 生的鋁穿刺現(xiàn)象。所以在目前的半導(dǎo)體制造領(lǐng)域內(nèi)，所述的鋁穿刺現(xiàn)象已經(jīng)成為影響半導(dǎo) 體產(chǎn)品質(zhì)量的一個(gè)極為嚴(yán)重的問題。因此，需要提供一種功率M0SFET器件的結(jié)構(gòu)，以防止在接觸孔底部角落發(fā)生鋁穿 刺現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種新型的功率M0SFET器件及其制造方法，其在接觸孔 中設(shè)置鎢間隔層以完全克服鋁穿刺的問題，從而有效防止半導(dǎo)體器件因Idss漏電短路而 失效，保證產(chǎn)品的合格率。為達(dá)上述目的，本發(fā)明提供一種接觸孔中具有鎢間隔層的功率M0SFET器件，其包 含設(shè)置在底部襯底上的體區(qū)域；形成于所述體區(qū)域和底部襯底中的溝槽內(nèi)的溝槽柵極；形成在體區(qū)域的頂部部分，且圍繞溝槽柵極的源極區(qū)域；形成在所述溝槽柵極和源極區(qū)域頂部表面上的介電層；若干在介電層中貫穿開設(shè)的接觸孔，在所述介電層的頂部表面和所述接觸孔的側(cè) 壁和底部表面上形成阻擋層；設(shè)置在所述接觸孔的底部角落處的阻擋層之上的鎢間隔層；設(shè)置在所述鎢間隔層和阻擋層上的、且填充接觸孔的鋁金屬層，其延伸至所述介 電層的頂部表面形成接觸金屬層。所述鋁金屬層中含有銅或其它元素。進(jìn)一步，所述的功率M0SFET器件包含一柵極流道區(qū)域，其包含一柵極流道溝槽； 所述的柵極流道溝槽與溝槽柵極同時(shí)形成且結(jié)構(gòu)相同，但比溝槽柵極更寬且更深。所述的一接觸孔形成在柵極流道區(qū)域，該接觸孔可以設(shè)置在柵極流道溝槽的頂部 表面，也可以設(shè)置在柵極流道溝槽的內(nèi)部，即該接觸孔的底部延伸至柵極流道溝槽內(nèi)。所述的另一部分接觸孔形成在與柵極流道區(qū)域緊鄰的晶胞區(qū)域。當(dāng)體區(qū)域的上部 未被源極區(qū)域完全覆蓋時(shí)，即體區(qū)域延伸至半導(dǎo)體上表面時(shí)，該接觸孔可以設(shè)置在體區(qū)域 的頂部表面；也可以設(shè)置在體區(qū)域的內(nèi)部，即該接觸孔的底部延伸至該體區(qū)域內(nèi)；也可以 設(shè)置在體區(qū)域和源極區(qū)域的頂部表面。當(dāng)體區(qū)域的上部被源極區(qū)域完全覆蓋時(shí)，可以將該 接觸孔穿過源極區(qū)域使其底部延伸至體區(qū)域內(nèi)部。所述的鎢間隔層呈側(cè)壁狀，其覆蓋位于接觸孔側(cè)壁底部部分的阻擋層，以及覆蓋 位于接觸孔底部表面兩側(cè)部分的阻擋層，以覆蓋接觸孔的底部角落；而接觸孔底部表面中 間部分的阻擋層顯露出來與金屬層直接接觸。所述的鎢間隔層呈塞狀，其覆蓋位于接觸孔側(cè)壁下部部分的阻擋層，以及覆蓋位 于接觸孔整個(gè)底部表面的阻擋層，以覆蓋接觸孔的底部角落和底部表面。
在所述的溝槽中還設(shè)置有沿溝槽側(cè)壁和底部形成的薄柵極絕緣層，其位于溝槽柵 極與體區(qū)域、源極區(qū)域以及底部襯底之間。所述的介電層包含依次淀積在體區(qū)域、溝槽柵極和源極區(qū)域頂部表面上的低溫氧 化層和硼磷硅玻璃層。所述的阻擋層是Ti/TiN阻擋層。本發(fā)明還提供一種接觸孔中具有鎢間隔層的功率M0SFET器件的制造方法，具體 包含以下步驟a.在底部襯底上形成一體區(qū)域?qū)?；b.在體區(qū)域和底部襯底中形成溝槽柵極；c.在溝槽柵極以及體區(qū)域上淀積形成介電層；d.在所述的體區(qū)域的頂部部分，且圍繞溝槽柵極形成源極區(qū)域；e.在所述的介電層中通過刻蝕形成貫穿該介電層的若干接觸孔，并在該介電層頂 部表面上及接觸孔的側(cè)壁和底部表面上淀積生成阻擋層；f.在接觸孔中的阻擋層上生成鎢間隔層；g.在所述的阻擋層以及鎢間隔層上淀積生成鋁金屬層，并對(duì)其進(jìn)行光刻；h.刻蝕鋁金屬層及阻擋層，形成源極接觸金屬層和柵極接觸金屬層。進(jìn)一步，在進(jìn)行步驟b的同時(shí)還形成柵極流道區(qū)域，其包含一柵極流道溝槽；所述 的柵極流道溝槽與溝槽柵極同時(shí)形成且結(jié)構(gòu)相同，但比溝槽柵極更寬且更深。在所述的步驟e中形成的接觸孔，其中一接觸孔形成在柵極流道區(qū)域，該接觸孔 可以設(shè)置在柵極流道溝槽的頂部表面，也可以設(shè)置在柵極流道溝槽的內(nèi)部，即該接觸孔的 底部延伸至柵極流道溝槽內(nèi)。在所述的步驟e中形成的接觸孔，其中另一部分形成在與柵極流道區(qū)域緊鄰的晶 胞區(qū)域。當(dāng)體區(qū)域的上部未被源極區(qū)域完全覆蓋時(shí)，即體區(qū)域延伸至半導(dǎo)體上表面時(shí)，該接 觸孔可以設(shè)置在體區(qū)域的頂部表面；也可以設(shè)置在體區(qū)域的內(nèi)部，即該接觸孔的底部延伸 至該體區(qū)域內(nèi)；也可以設(shè)置在體區(qū)域和源極區(qū)域的頂部表面。當(dāng)體區(qū)域的上部被源極區(qū)域 完全覆蓋時(shí)，可以將該接觸孔穿過源極區(qū)域使其底部延伸至體區(qū)域內(nèi)部。進(jìn)一步，所述的步驟f具體包含以下步驟fl.在接觸孔中的阻擋層上淀積生成鎢層，該鎢層填滿接觸孔并高于接觸孔孔
n ；f2.對(duì)鎢層進(jìn)行回蝕刻至阻擋層表面，即將高于接觸孔孔口的鎢層蝕刻掉；f3.繼續(xù)對(duì)鎢層進(jìn)行過刻，在接觸孔中的底部角落處的阻擋層上形成鎢間隔層。所述的步驟fl中，使用化學(xué)氣相沉積的方法在接觸孔中的阻擋層上淀積生成鎢層。所述的步驟f3中形成的鎢間隔層可呈側(cè)壁狀，其覆蓋位于接觸孔側(cè)壁底部部分 的阻擋層，以及覆蓋位于接觸孔底部表面兩側(cè)部分的阻擋層，以覆蓋接觸孔的底部角落，而 接觸孔底部表面中間部分的阻擋層顯露出來與金屬層直接接觸。所述的步驟f3中形成的鎢間隔層可呈V形塞狀，其覆蓋位于接觸孔側(cè)壁下部部分 的阻擋層，以及覆蓋位于接觸孔整個(gè)底部表面的阻擋層，以覆蓋接觸孔的底部角落和底部 表面。
所述的步驟b具體包含以下步驟bl.在體區(qū)域內(nèi)通過刻蝕開設(shè)若干貫穿該體區(qū)域并延伸至底部襯底中一定深度的 溝槽；b2.沿溝槽的側(cè)壁和底部形成柵極絕緣層；b3.在溝槽內(nèi)形成溝槽柵極；所述的柵極絕緣層位于該溝槽柵極和體區(qū)域以及底 部襯底之間；所述的步驟c中，包含依次淀積低溫氧化物層和硼磷硅玻璃層的步驟。所述的步驟d中，該源極區(qū)域與溝槽柵極之間還設(shè)有柵極絕緣層。所述的步驟e中形成的阻擋層是Ti/TiN阻擋層。所述的步驟f和步驟g之間進(jìn)一步包含在鎢間隔層上形成第二阻擋層的步驟。所述的步驟g中形成的鋁金屬層含有銅或其它元素。本發(fā)明的優(yōu)點(diǎn)在于在功率M0SFET器件的接觸孔的底部角落位置處添加了鎢間 隔層，可以有效地防止由于Ti/TiN阻擋層不具有良好的臺(tái)階覆蓋性，使硅和鋁直接接觸， 造成鋁穿刺的問題，進(jìn)一步更有效的避免了 Idss漏電短路，保證了半導(dǎo)體硅片的產(chǎn)品質(zhì)量。


圖1為現(xiàn)有技術(shù)中在接觸孔中使用Ti/TiN阻擋層來避免鋁穿刺的功率M0SFET器 件的示意圖；圖2為現(xiàn)有技術(shù)中在功率M0SFET器件的接觸孔中淀積Ti/TiN阻擋層的流程圖；圖3為本發(fā)明所提供的接觸孔中具有鎢間隔層的的功率M0SFET器件的一種實(shí)施 例的剖視圖；圖4為本發(fā)明所提供的接觸孔中具有鎢間隔層的的功率M0SFET器件的另一種實(shí) 施例的剖視圖；圖5為本發(fā)明所提供的在功率M0SFET器件的接觸孔中淀積鎢間隔層的流程圖；圖6A-6E為本發(fā)明中在接觸孔中淀積鎢間隔層的各步驟示意圖。
具體實(shí)施例方式以下結(jié)合圖3、圖4、圖5和圖6A-6E，通過若干實(shí)施例詳細(xì)說明本發(fā)明的具體實(shí)施 方式。如圖3所示，是本發(fā)明所述的接觸孔中具有鎢側(cè)壁的功率M0SFET器件的一種實(shí)施 例的剖視圖。該功率M0SFET器件是N溝道半導(dǎo)體器件，其包含一作為漏極的N+高摻雜底部 襯底1，在該N+底部襯底1上生長有一 N-外延層11 ；在該N-外延層11之上形成有P-體 區(qū)域2。在該P(yáng)-體區(qū)域2中開設(shè)有若干貫穿該P(yáng)-體區(qū)域2并延伸至N-外延層11中一定 深度的溝槽，在所述的溝槽中填充諸如多晶硅的導(dǎo)電材料以形成溝槽柵極3，并且在該溝槽 中還設(shè)置有沿溝槽側(cè)壁和底部形成的較薄的柵極絕緣層31，該柵極絕緣層31通常為一氧 化物層，其用于將溝槽柵極3與N-外延層11以及P-體區(qū)域2絕緣隔離。在所述的P-體 區(qū)域2的頂部部分，圍繞每個(gè)溝槽形成有N+源極區(qū)域4，該N+源極區(qū)域4與溝槽柵極3之 間被所述的柵極絕緣層31絕緣隔離。在所1述的P-體區(qū)域2、N+源極區(qū)域4及溝槽柵極
83的頂部表面上還淀積有由低溫氧化層5和硼磷硅玻璃層6構(gòu)成的介電層，該介電層用于隔 絕柵極3，避免其與P-體區(qū)域2以及N+源極區(qū)域4接觸。該功率M0SFET器件進(jìn)一步還包 含一柵極流道(gate runner)區(qū)域，其包含一柵極流道溝槽30 ；該柵極流道溝槽30與溝槽 柵極3同時(shí)形成且結(jié)構(gòu)相同，但也可以比溝槽柵極3更寬因而也更深。在所述的介電層，也就是低溫氧化層5和硼磷硅玻璃層6中貫穿開設(shè)若干接觸孔， 其中一部分接觸孔71形成在晶胞(cell)區(qū)域。因P-體區(qū)域延伸至半導(dǎo)體上表面，其可僅 僅形成在P-體區(qū)域2的頂部表面上，并可選擇性地設(shè)置接觸注入?yún)^(qū)域P+40以減低P-體區(qū) 域2與金屬層之間的接觸電阻；而另一接觸孔72則形成在柵極流道(gate runner)區(qū)域， 即形成在柵極流道溝槽30的頂部表面上。接觸孔71或72也可適當(dāng)?shù)匮由熘罰-體區(qū)域或 柵極流道溝槽30內(nèi)(如圖4)。在所述的硼磷硅玻璃層6的頂部表面上及各個(gè)接觸孔71和72的內(nèi)表面上(也就 是沿各個(gè)接觸孔的側(cè)壁和底部表面)設(shè)置有Ti/TiN阻擋層8 ；在所述的各個(gè)接觸孔71和 72的底部角落處的Ti/TiN阻擋層8之上，還設(shè)置有鎢間隔層9 ；在該鎢間隔層9與Ti/TiN 阻擋層8上設(shè)置有鋁金屬層10，其填充接觸孔71和72大部分的空間，并延伸至所述介電層 的頂部表面以形成源極/體區(qū)接觸金屬層和柵極接觸金屬層。其中，所述的鋁金屬層10可 含有銅或其它元素。進(jìn)一步，當(dāng)所述的接觸孔71和72的形狀較寬較淺時(shí)，所述的形成在其底部角落處 Ti/TiN阻擋層8之上的鎢間隔層9呈側(cè)壁狀(如圖6C所示)，即該鎢側(cè)壁9覆蓋位于接觸 孔71和72的側(cè)壁底部部分的Ti/TiN阻擋層8，以及覆蓋位于接觸孔71和72的底部表面 兩側(cè)部分的Ti/TiN阻擋層8，最終僅僅覆蓋接觸孔71和72的兩個(gè)底部角落，使接觸孔底 部表面中間部分的Ti/TiN阻擋層8顯露出來。鋁金屬層10填充接觸孔底部側(cè)壁狀鎢間隔 層之間的區(qū)域并直接接觸顯露的接觸孔底部表面中間部分的Ti/TiN阻擋層8。鋁金屬層 10同時(shí)填充接觸孔鎢間隔層上方的區(qū)域并延伸至所述介電層的頂部表面以形成源極/體 區(qū)接觸金屬層和柵極接觸金屬層。由于鋁金屬層和Ti/TiN阻擋層之間比較鋁金屬層和鎢間隔層之間有較好的接 觸，一般地說鎢間隔層所覆蓋的阻擋層越小越好。但當(dāng)所述的接觸孔71和72的形狀較窄 較深時(shí)，接觸孔底部的鎢間隔層可能不易全部除去，此時(shí)形成在其底部角落處Ti/TiN阻擋 層8之上的鎢間隔層9呈V形塞狀(如圖6D所示)，即該鎢側(cè)壁9覆蓋位于接觸孔71和72 的側(cè)壁下部部分的Ti/TiN阻擋層8，以及覆蓋位于接觸孔71和72的整個(gè)底部表面Ti/TiN 阻擋層8，最終覆蓋了接觸孔71和72的兩個(gè)底部角落和整個(gè)底部表面。鋁金屬層10填充 接觸孔底部V形塞狀鎢間隔層之間的V形區(qū)域；鋁金屬層10同時(shí)填充接觸孔鎢間隔層上方 的區(qū)域并接觸覆蓋接觸孔71和72的側(cè)壁頂部部分的Ti/TiN阻擋層8，并延伸至所述介電 層的頂部表面以形成源極/體區(qū)接觸金屬層和柵極接觸金屬層。另一可選方案可在塞狀鎢 間隔層和鋁金屬層10之間再夾設(shè)一第二 Ti/TiN阻擋層以改進(jìn)鋁金屬層10和鎢間隔層之 間的接觸。在此情況下，塞狀鎢間隔層可不拘于V形，比如方形或U形。如圖4所示，是本發(fā)明所述的接觸孔中具有鎢側(cè)壁的功率M0SFET器件的另一種實(shí) 施例的剖視圖。該實(shí)施例中的M0SFET器件結(jié)構(gòu)與圖3所示的M0SFET器件結(jié)構(gòu)相類似，唯一 的區(qū)別在于圖3中的接觸孔71和72是形成在硅表面的，即接觸孔71的底部表面剛好位 于P-體區(qū)域2，或者P-體區(qū)域2及N+源極區(qū)域4的頂部表面上，而接觸孔72的底部表面
9上。在本實(shí)施例中，接觸孔是形成在硅里面的，又稱為溝 槽接觸孔。如圖4所示，P-體區(qū)域被上層源極區(qū)域完全覆蓋，為達(dá)成晶胞區(qū)域源極和P-體 區(qū)之間的良好電接觸，接觸孔711可穿過源極區(qū)域使其底部延伸至P-體區(qū)域2中的一定深 度處，并可選擇性地設(shè)置接觸注入P+區(qū)域40 ；而形成在柵極流道溝槽的接觸孔721的底部 延伸至流道溝槽30中的一定深度處。在如圖4所示的深入至硅內(nèi)部的溝槽接觸孔結(jié)構(gòu)中， 與圖3所示的實(shí)施例一致，在該接觸孔中依次淀積設(shè)置Ti/TiN阻擋層8，在接觸孔底部角落 處的Ti/TiN阻擋層8上形成鎢間隔層9，以及用以形成源極/體區(qū)接觸區(qū)域和柵極接觸區(qū) 域的鋁金屬層10。所述的鋁金屬層10可含有銅或其它元素。其中，當(dāng)所述的接觸孔711和721的形狀較寬較淺時(shí)，所述的形成在其底部角落處 Ti/TiN阻擋層8之上的鎢間隔層9呈側(cè)壁狀(如圖6C所示)，即該鎢側(cè)壁9覆蓋位于接觸 孔711和721的側(cè)壁底部部分的Ti/TiN阻擋層8，以及覆蓋位于接觸孔711和721的底部 表面兩側(cè)部分的Ti/TiN阻擋層8，最終僅僅覆蓋接觸孔711和721的兩個(gè)底部角落使接觸 孔底部表面中間部分的Ti/TiN阻擋層8顯露出來。金屬層10填充接觸孔底部側(cè)壁狀鎢間 隔層之間的區(qū)域并直接接觸顯露的接觸孔底部表面中間部分的Ti/TiN阻擋層8 ；金屬層10 同時(shí)填充接觸孔鎢間隔層上方的區(qū)域并延伸至所述介電層的頂部表面以形成源極/體區(qū) 接觸金屬層和柵極接觸金屬層。而當(dāng)所述的接觸孔711和721的形狀較窄較深時(shí)，所述的形成在其底部角落處Ti/ TiN阻擋層8之上的鎢間隔層9呈V形塞狀(如圖6D所示)，即該鎢側(cè)壁9覆蓋位于接觸 孔711和721的側(cè)壁下部部分的Ti/TiN阻擋層8，以及覆蓋位于接觸孔711和721的整個(gè) 底部表面Ti/TiN阻擋層8，最終覆蓋了接觸孔711和721的兩個(gè)底部角落和整個(gè)底部表面。 金屬層10填充接觸孔底部V形塞狀鎢間隔層之間的V形區(qū)域；金屬層10同時(shí)填充接觸孔 鎢間隔層上方的區(qū)域并接觸覆蓋接觸孔711和721的側(cè)壁頂部部分的Ti/TiN阻擋層8，并 延伸至所述介電層的頂部表面以形成源極/體區(qū)接觸金屬層和柵極接觸金屬層。另一可選 方案可在塞狀鎢間隔層和鋁金屬層10之間夾設(shè)一第二 Ti/TiN阻擋層以改進(jìn)鋁金屬層和鎢 間隔層之間的接觸。在此情況下，塞狀鎢間隔層可不拘于V形，比如方形(如圖6E所示) 或U形(如圖6B所示)。以下詳細(xì)說明上述實(shí)施例中所提供的N溝道功率M0SFET器件的具體制造工藝步 驟。首先，在N+高摻雜的底部襯底1上通過生長一 N-外延層11。接著，在N-外延層11的 頂部部分通過P-離子注入和擴(kuò)散形成P-體區(qū)域2，例如可通過將硼離子以20至lOOKeV的 能量被注入到N-外延層11中，注入劑量約為3X1012至1X1014，以此形成P-體區(qū)域2，且所 形成的P-體區(qū)域2的深度較淺。隨后在該P(yáng)-體區(qū)域2的表面上形成一由二氧化硅構(gòu)成的 溝槽掩模，并以非等向性(anisotropically)蝕刻在穿過該溝槽掩模以及P_體區(qū)域2后將 N-外延層11蝕刻至預(yù)設(shè)深度，形成若干溝槽。沿溝槽的側(cè)壁和底部，通過標(biāo)準(zhǔn)的犧牲氧化 層生長和蝕刻工序，形成通常由氧化物構(gòu)成的柵極絕緣層31。隨后在溝槽內(nèi)的剩余空間中 以及二氧化硅溝槽掩模上沉積N+摻雜多晶硅以形成溝槽柵極3。再對(duì)二氧化硅溝槽掩模上 的N+摻雜多晶硅進(jìn)行回蝕刻，并剝離該溝槽掩模。在溝槽柵極3以及P-體區(qū)域2上依次 淀積低溫氧化物層5和硼磷硅玻璃層6，其作為介電層將溝槽柵極3隔離絕緣。作為一種可 選擇的技術(shù)方案，所述的P-體區(qū)域2也可以在此時(shí)生成。隨后，在所述的P-體區(qū)域2的頂 部部分形成有N+源極區(qū)域4(如圖4)，或利用源極掩模通過離子注入，圍繞溝槽內(nèi)的柵極絕
10緣層31形成有N+源極區(qū)域4 (如圖3)。如圖5所示，隨后進(jìn)一步在該功率M0SFET器件的接觸孔中生成鎢間隔層，具體步 驟是在所述的低溫氧化層5及硼磷硅玻璃層6中通過刻蝕貫穿生成若干接觸孔。其中若 干接觸孔是形成在晶胞區(qū)域的。當(dāng)P-體區(qū)域延伸至半導(dǎo)體上表面時(shí)，其可僅僅形成在P-體 區(qū)域2的表面上(如圖3中所示的接觸孔71)；當(dāng)P-體區(qū)域被上層源極區(qū)域完全復(fù)蓋時(shí)， 接觸孔可穿過源極區(qū)域使其底部延伸至P-體區(qū)域2內(nèi)(如圖4中所示的接觸孔711)。另 外還有一個(gè)接觸孔是形成在柵極流道區(qū)域的，即其形成在溝槽柵極3的表面上(如圖3中 所示的接觸孔72)，或者其底部延伸至溝槽柵極3內(nèi)(如圖4中所示的接觸孔721)。隨后，在所述硼磷硅玻璃6的頂部表面上及接觸孔的側(cè)壁和底部表面上淀積生成 Ti/TiN阻擋層8。一可選項(xiàng)接觸注入?yún)^(qū)域P+40可在淀積生成Ti/TiN阻擋層8之前或之后 由接觸孔注入生成。接著，如圖6A所示，使用化學(xué)氣相沉積(CVD)的方法，在接觸孔中的Ti/ TiN阻擋層8上淀積生成鎢層，該鎢層將接觸孔填充接觸孔并高于接觸孔孔口一定厚度，該 厚度根據(jù)接觸孔的實(shí)際高度具體設(shè)置；本實(shí)施例中，大約為6000A。如圖6B所示，再對(duì)鎢層 進(jìn)行回蝕刻至Ti/TiN阻擋層8的表面，即將高于接觸孔孔口的鎢層蝕刻掉。如圖6C所示， 進(jìn)一步對(duì)鎢層過刻一段時(shí)間，避免Ti/TiN阻擋層8表面還殘留有鎢層，并形成呈側(cè)壁狀的 鎢間隔層9 ；即該鎢側(cè)壁覆蓋位于接觸孔側(cè)壁底部部分的Ti/TiN阻擋層8，以及覆蓋位于接 觸孔底部表面兩側(cè)部分的Ti/TiN阻擋層8，最終僅僅覆蓋接觸孔的兩個(gè)底部角落，使接觸 孔底部表面中間部分的Ti/TiN阻擋層8顯露出來以便與后道工序淀積生成的正面鋁金屬 層10直接接觸。鋁金屬層10可含有銅或其它元素。特別的，當(dāng)接觸孔寬度較窄時(shí)，所述的對(duì)鎢層進(jìn)行過刻的步驟將不會(huì)把接觸孔底 部中心的鎢刻蝕掉，如圖6D所示，由此形成呈V形塞狀的鎢間隔層9 ；即其覆蓋位于接觸孔 側(cè)壁下部部分的Ti/TiN阻擋層8，以及覆蓋位于接觸孔的整個(gè)底部表面的Ti/TiN阻擋層 8，最終覆蓋了接觸孔的兩個(gè)底部角落和整個(gè)底部表面。另一可選方案可在如圖6A所示步 驟完成后，用CMP(化學(xué)機(jī)械平坦化)方法形成一方形塞狀鎢間隔層(如圖6E所示)或用 蝕刻方法形成一 U形塞狀鎢間隔層(如圖6B所示)，再淀積生成一第二 Ti/TiN阻擋層，此 時(shí)如圖6C或如圖6D所示的對(duì)鎢層進(jìn)行過刻的步驟則成為可選項(xiàng)而可免去。這樣，塞狀鎢 間隔層上有一第二 Ti/TiN阻擋層以改進(jìn)該鎢間隔層與鋁金屬層的接觸。最后，在所述的Ti/TiN阻擋層以及鎢間隔層9上淀積生成正面鋁金屬層10，使其 填充接觸孔并延伸至所述介電層的頂部表面，然后對(duì)該鋁金屬層10進(jìn)行光刻；鋁金屬層10 可含有銅或其它元素。在刻蝕正面鋁金屬層10及Ti/TiN阻擋層8的步驟完成之后，鋁金 屬層10在晶胞區(qū)域形成源極接觸金屬層，在柵極流道區(qū)域形成柵極接觸金屬層。其余可按 標(biāo)準(zhǔn)程序完成整個(gè)功率M0SFET器件的制造。上述本發(fā)明的各個(gè)實(shí)施例所提供的功率M0SFET器件結(jié)構(gòu)中，雖然對(duì)于柵極流道 區(qū)域的接觸孔來說，其由于開設(shè)在溝槽柵極(溝槽多晶硅)上，所以當(dāng)其底部角落區(qū)域處的 鋁金屬層和溝槽柵極中的多晶硅接觸發(fā)生鋁穿刺現(xiàn)象后，由于在溝槽柵極和P-體區(qū)域、N+ 源極區(qū)域以及N-外延層之間還設(shè)置有柵極絕緣層(柵氧化物層)，所以即使發(fā)生了鋁穿刺， 也將不會(huì)輕易導(dǎo)致Idss漏電短路。所以，絕大部分的因Idss漏電短路而失效的M0SFET器 件都是由開設(shè)在晶胞區(qū)域(即P-體區(qū)域上，或者P-體區(qū)域及N+源極區(qū)域上)的接觸孔底 部所發(fā)生的鋁穿刺而導(dǎo)致的。但是為了更進(jìn)一步的提高器件的安全性，保證器件的質(zhì)量，在本發(fā)明中，對(duì)分別開設(shè)在晶胞區(qū)域和柵極流道區(qū)域的接觸孔，均在其底部角落處的Ti/TiN 阻擋層與鋁金屬層之間設(shè)置了鎢間隔層，以有效隔絕硅、鋁接觸所引發(fā)的鋁穿刺現(xiàn)象。綜上所述，由于本發(fā)明在接觸孔的底部角落處設(shè)置了所述的鎢間隔層，當(dāng)接觸孔 的底部角落處形成有凹坑，或Ti/TiN阻擋層不具有良好的臺(tái)階覆蓋性時(shí)，由于還有這層鎢 間隔層作為保護(hù)層，可有效避免正面的鋁金屬層通過角落處與接觸孔下方的體區(qū)域或源極 區(qū)域接觸，以及避免鋁金屬層通過角落處與接觸孔下方的溝槽柵極接觸，從而避免發(fā)生因 鋁和硅的接觸引發(fā)的鋁穿刺現(xiàn)象所導(dǎo)致的功率M0SFET器件的Idss漏電短路的情況發(fā)生。 因此，本發(fā)明尤其適用于目前結(jié)構(gòu)和制造工藝較先進(jìn)的功率M0SFET器件，該器件為了在具 有高集成度(也就是器件本身封裝尺寸較小)的基礎(chǔ)上擴(kuò)大半導(dǎo)體區(qū)域的使用效率，其具 有較淺的源極區(qū)域和體區(qū)域，并且其接觸孔的深度和寬度的比值較高(即接觸孔相對(duì)比較 深且比較窄)。由于本發(fā)明有效解決了功率M0SFET器件中存在的鋁穿刺現(xiàn)象，故產(chǎn)品質(zhì)量合格 率得到了明顯的提高，基本可達(dá)到99. 9%。需要說明的是，本發(fā)明不僅如所提供的實(shí)施例中涉及的適用于并制造N溝道功率 M0SFET器件，其同樣可適用于并制造P溝道的功率M0SFET器件，這對(duì)本領(lǐng)域內(nèi)的技術(shù)人員 是顯而易見的。由于半導(dǎo)體材料的相反極性(例如P型和N型)區(qū)別主要在于使用極性不 同的摻雜物，所以只要采用與上述實(shí)施例中相反極性的半導(dǎo)體層和摻雜物之后，就可適用 于P溝道功率M0SFET器件。盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實(shí)施例作了詳細(xì)介紹，但應(yīng)當(dāng)認(rèn)識(shí)到上述的 描述不應(yīng)被認(rèn)為是對(duì)本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對(duì)于本發(fā)明的 多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護(hù)范圍應(yīng)由所附的權(quán)利要求來限定。
權(quán)利要求
一種接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，包含設(shè)置在底部襯底上的體區(qū)域；形成于所述體區(qū)域和底部襯底中的溝槽內(nèi)的溝槽柵極；形成在體區(qū)域的頂部部分，且圍繞溝槽柵極的源極區(qū)域；形成在所述溝槽柵極和源極區(qū)域頂部表面上的介電層；若干在介電層中貫穿開設(shè)的接觸孔，在所述接觸孔的側(cè)壁和底部表面上形成阻擋層；設(shè)置在所述接觸孔的底部角落處的阻擋層之上的鎢間隔層；設(shè)置在所述鎢間隔層和阻擋層上的鋁接觸金屬層，其填充在接觸孔中并延伸至所述介電層的頂部表面形成接觸金屬層。
2.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，該功 率MOSFET器件還包含一柵極流道區(qū)域，其包括一與溝槽柵極同時(shí)形成且結(jié)構(gòu)相同的柵極 流道溝槽。
3.如權(quán)利要求2所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所述 的柵極流道溝槽比溝槽柵極更寬且更深。
4.如權(quán)利要求2或3所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于， 其中一接觸孔形成在柵極流道區(qū)域的柵極流道溝槽的頂部表面上。
5.如權(quán)利要求2或3所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于， 所述的接觸孔設(shè)置在柵極流道區(qū)域的柵極流道溝槽的內(nèi)部，即該接觸孔的底部延伸至柵極 流道溝槽內(nèi)。
6.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，其中 一部分接觸孔形成在與柵極流道區(qū)域緊鄰的晶胞區(qū)域。
7.如權(quán)利要求6所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，當(dāng)體 區(qū)域的上部未被源極區(qū)域完全覆蓋時(shí)，所述的接觸孔設(shè)置在體區(qū)域的頂部表面上，或設(shè)置 在體區(qū)域和源極區(qū)域的頂部表面上。
8.如權(quán)利要求6所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，當(dāng)體 區(qū)域的上部未被源極區(qū)域完全覆蓋時(shí)，所述的接觸孔設(shè)置在體區(qū)域的內(nèi)部，即該接觸孔的 底部延伸至該體區(qū)域內(nèi)。
9.如權(quán)利要求6所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，當(dāng)體 區(qū)域的上部被源極區(qū)域完全覆蓋時(shí)，所述的接觸孔的底部穿過源極區(qū)域并延伸至體區(qū)域內(nèi) 部。
10.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所述 的鎢間隔層呈側(cè)壁狀，其覆蓋位于接觸孔側(cè)壁底部部分的阻擋層，以及覆蓋位于接觸孔底 部表面兩側(cè)部分的阻擋層，以覆蓋接觸孔的底部角落。
11.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所述 的鎢間隔層呈塞狀，其覆蓋位于接觸孔側(cè)壁下部部分的阻擋層，以及覆蓋位于接觸孔整個(gè) 底部表面的阻擋層，以覆蓋接觸孔的底部角落和底部表面。
12.如權(quán)利要求11所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所 述的鎢間隔層和鋁金屬層之間還設(shè)有第二阻擋層。
13.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所述的介電層包含依次淀積在體區(qū)域、溝槽柵極和源極區(qū)域頂部表面上的低溫氧化層和硼磷硅玻璃層。
14.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所述 的阻擋層是Ti/TiN阻擋層。
15.如權(quán)利要求1所述的接觸孔中具有鎢間隔層的功率MOSFET器件，其特征在于，所述 鋁金屬層中含有銅。
16.一種接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特征在于，具體包 含以下步驟a.在底部襯底上形成一體區(qū)域?qū)?；b.在體區(qū)域和底部襯底中形成溝槽柵極；c.在溝槽柵極以及體區(qū)域上淀積形成介電層；d.在所述的體區(qū)域的頂部部分，且圍繞溝槽柵極形成源極區(qū)域；e.在所述的介電層中通過刻蝕形成貫穿該介電層的若干接觸孔，并在該介電層頂部表 面上及接觸孔的側(cè)壁和底部表面上淀積生成阻擋層；f.在接觸孔中的底部角落處的阻擋層上生成鎢間隔層；g.在所述的阻擋層以及鎢間隔層上淀積生成鋁金屬層，并對(duì)其進(jìn)行光刻；h.刻蝕鋁金屬層及阻擋層形成源極接觸金屬層和柵極接觸金屬層。
17.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，在所述的步驟b中還同時(shí)形成一和溝槽柵極結(jié)構(gòu)相同、且比溝槽柵極更寬和更深 的柵極流道溝槽。
18.如權(quán)利要求17所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的其中一接觸孔設(shè)置在柵極流道溝槽的頂部表面。
19.如權(quán)利要求17所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的其中一接觸孔設(shè)置在柵極流道溝槽的內(nèi)部，即該接觸孔的底部延伸至柵極 流道溝槽內(nèi)。
20.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的另一部分接觸孔設(shè)置在體區(qū)域的頂部表面上，或設(shè)置在體區(qū)域和源極區(qū)域 的頂部表面上。
21.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的另一部分接觸孔設(shè)置在體區(qū)域的內(nèi)部，即該接觸孔的底部延伸至該體區(qū)域 內(nèi)。
22.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，當(dāng)體區(qū)域的上部被源極區(qū)域完全覆蓋時(shí)，所述的另一部分接觸孔的底部穿過源極 區(qū)域并延伸至體區(qū)域內(nèi)部。
23.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟f具體包含fl.在接觸孔中的阻擋層上淀積生成鎢層，該鎢層填充接觸孔并高于接觸孔孔口 ；f2.對(duì)鎢層進(jìn)行回蝕刻至阻擋層表面，即將高于接觸孔孔口的鎢層蝕刻掉。
24.如權(quán)利要求23所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特征在于，所述的步驟f進(jìn)一步還包含f3.繼續(xù)對(duì)鎢層進(jìn)行過刻，在接觸孔中的底部角落處的阻擋層上形成鎢間隔層。
25.如權(quán)利要求24所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟f3中形成的鎢間隔層可呈側(cè)壁狀，其覆蓋位于接觸孔側(cè)壁底部部分的 阻擋層，以及覆蓋位于接觸孔底部表面兩側(cè)部分的阻擋層，以覆蓋接觸孔的底部角落。
26.如權(quán)利要求24所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟f3中形成的鎢間隔層可呈V形塞狀，其覆蓋位于接觸孔側(cè)壁下部部分 的阻擋層，以及覆蓋位于接觸孔整個(gè)底部表面的阻擋層，以覆蓋接觸孔的底部角落和底部 表面。
27.如權(quán)利要求23所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟f和步驟g之間還進(jìn)一步包含在鎢間隔層上形成第二阻擋層的步驟。
28.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟b具體包含以下步驟bl.在體區(qū)域內(nèi)通過刻蝕開設(shè)若干貫穿該體區(qū)域并延伸至底部襯底中一定深度的溝槽；b2.沿溝槽的側(cè)壁和底部形成柵極絕緣層；b3.在溝槽內(nèi)形成溝槽柵極；所述的柵極絕緣層位于該溝槽柵極和體區(qū)域以及底部襯 底之間。
29.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟g中淀積生成的鋁金屬層含有銅。
30.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟c中，包含依次淀積低溫氧化物層和硼磷硅玻璃層的步驟。
31.如權(quán)利要求16所述的接觸孔中具有鎢間隔層的功率MOSFET器件的制造方法，其特 征在于，所述的步驟e中形成的阻擋層是Ti/TiN阻擋層。
全文摘要
本發(fā)明提供一種接觸孔中具有鎢間隔層的功率MOSFET器件及其制造方法。該功率MOSFET器件的特點(diǎn)是，包括被隔離在溝槽內(nèi)的溝槽柵極和在接觸孔中形成的源極/體區(qū)域接觸；還包括淀積在接觸孔底部角落的Ti/TiN阻擋層與鋁金屬層之間的鎢間隔層，以覆蓋接觸孔的底部角落。本發(fā)明由于在接觸孔底部角落處添加了鎢間隔層，可以有效地防止當(dāng)接觸孔底部角落處存在凹坑，且因Ti/TiN阻擋層不具有良好的臺(tái)階覆蓋性，使硅和鋁直接接觸，造成鋁穿刺的問題，進(jìn)一步避免了功率MOSFET器件因Idss漏電短路而失效，保證了器件產(chǎn)品質(zhì)量。
文檔編號(hào)H01L21/8234GK101930977SQ20091014638
公開日2010年12月29日 申請(qǐng)日期2009年6月19日 優(yōu)先權(quán)日2009年6月19日
發(fā)明者何增誼, 沈思杰, 王健, 隋曉明 申請(qǐng)人:萬國半導(dǎo)體股份有限公司