本申請(qǐng)要求2015年10月27日提交的申請(qǐng)?zhí)枮?0-2015-0149473的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。

技術(shù)領(lǐng)域

本發(fā)明的各種實(shí)施例涉及電子器件，并且更具體而言，涉及一種頁(yè)緩沖器和包括所述頁(yè)緩沖器的存儲(chǔ)器件。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)器件通常被分成易失性和非易失性存儲(chǔ)器件。

非易失性存儲(chǔ)器件具有相對(duì)低的寫(xiě)入和讀取速度，但是即使它們的電源被關(guān)斷或者中斷也能保持儲(chǔ)存的數(shù)據(jù)。非易失性存儲(chǔ)器件的示例包括：只讀存儲(chǔ)器(ROM)、掩膜ROM(MROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻RAM(MRAM)、電阻式RAM(RRAM)、以及鐵電RAM(FRAM)器件等。快閃存儲(chǔ)器可以被分成或非(NOR)型和與非(NAND)型。

快閃存儲(chǔ)器具有如下的優(yōu)點(diǎn)，任意地編程和擦除數(shù)據(jù)(即，RAM的優(yōu)點(diǎn))，并且即使電源可能被關(guān)斷或中斷時(shí)也能保持儲(chǔ)存的數(shù)據(jù)(即，ROM的優(yōu)點(diǎn))?？扉W存儲(chǔ)器廣泛地用作便攜式電子設(shè)備(例如，數(shù)碼照相機(jī)、個(gè)人數(shù)字助理(PDA)以及MP3播放器)的儲(chǔ)存介質(zhì)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的各種實(shí)施例涉及一種頁(yè)緩沖器和包括所述頁(yè)緩沖器的半導(dǎo)體存儲(chǔ)器件。所述頁(yè)緩沖器在半導(dǎo)體存儲(chǔ)器件的操作期間提供了改善的、更穩(wěn)定的操作。

本發(fā)明的一個(gè)實(shí)施例提供了一種半導(dǎo)體存儲(chǔ)器件，其包括：存儲(chǔ)單元陣列和多個(gè)頁(yè)緩沖器，所述存儲(chǔ)單元陣列包括多個(gè)存儲(chǔ)單元，所述多個(gè)頁(yè)緩沖器分別與存儲(chǔ)單元陣列的多個(gè)位線耦接，所述頁(yè)緩沖器被供應(yīng)內(nèi)部電壓以對(duì)多個(gè)位線預(yù)充電或者以在感測(cè)操作期間感測(cè)流經(jīng)多個(gè)位線的電流量，其中，每個(gè)頁(yè)緩沖器將內(nèi)部電壓轉(zhuǎn)換成具有恒定電勢(shì)電平的電源電壓。

本發(fā)明的另一個(gè)實(shí)施例提供了一種頁(yè)緩沖器，其包括：位線耦接單元，所述位線耦接單元耦接在位線與控制節(jié)點(diǎn)之間，所述位線可以與多個(gè)存儲(chǔ)單元耦接，并且所述位線耦接單元適用于響應(yīng)于位線耦接信號(hào)而將位線與控制節(jié)點(diǎn)電耦接；箝位電路，被供應(yīng)第一內(nèi)部電壓以對(duì)位線和感測(cè)節(jié)點(diǎn)預(yù)充電，并且適用于根據(jù)位線的電流量來(lái)調(diào)節(jié)感測(cè)節(jié)點(diǎn)的電勢(shì)電平；電流確定電路，被供應(yīng)第二內(nèi)部電壓，并且適用于響應(yīng)于箝位電路中感測(cè)節(jié)點(diǎn)的電勢(shì)電平而調(diào)節(jié)輸出電流量；以及鎖存電路，適用于儲(chǔ)存與由電流確定電路所調(diào)節(jié)的電流量相對(duì)應(yīng)的數(shù)據(jù)，其中，所述電流確定電路可以通過(guò)將第二內(nèi)部電壓調(diào)節(jié)至恒定的電勢(shì)電平而產(chǎn)生電源電壓。

本發(fā)明的另一個(gè)實(shí)施例提供了一種頁(yè)緩沖器，其包括：位線耦接單元，所述位線耦接單元耦接在位線與控制節(jié)點(diǎn)之間，所述位線可以與多個(gè)存儲(chǔ)單元耦接，并且所述位線耦接單元適用于響應(yīng)于位線耦接信號(hào)而將位線與控制節(jié)點(diǎn)電耦接；箝位電路，被供應(yīng)內(nèi)部電壓以對(duì)位線和感測(cè)節(jié)點(diǎn)預(yù)充電，并且適用于根據(jù)位線的電流量來(lái)調(diào)節(jié)感測(cè)節(jié)點(diǎn)的電勢(shì)電平；電流確定電路，適用于響應(yīng)于在箝位電路中的感測(cè)節(jié)點(diǎn)的電勢(shì)電平而調(diào)節(jié)輸出電流量；以及鎖存電路，適用于儲(chǔ)存與由電流確定電路所調(diào)節(jié)的電流量相對(duì)應(yīng)的數(shù)據(jù)，其中，所述箝位電路可以通過(guò)將內(nèi)部電壓調(diào)節(jié)至恒定的電勢(shì)電平而產(chǎn)生電源電壓。

附圖說(shuō)明

在下文中，將參照附圖來(lái)更全面地描述示例性實(shí)施例。然而，應(yīng)當(dāng)注意的是，本發(fā)明可以采用不同形式來(lái)實(shí)施，并且不應(yīng)當(dāng)解釋為局限于本文所列的實(shí)施例。確切地說(shuō)，提供這些實(shí)施例使得本發(fā)明對(duì)于本領(lǐng)域的技術(shù)人員充分且完整。

在附圖中，為了清楚的說(shuō)明，可以對(duì)尺寸進(jìn)行夸大處理。此外，將理解的是，當(dāng)提及一個(gè)元件在兩個(gè)元件“之間”時(shí)，其可能是僅一個(gè)元件在兩個(gè)元件之間，或者還可以存在一個(gè)或更多個(gè)中間元件。相同的附圖標(biāo)記始終表示相同的元件。

圖1為圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件的圖；

圖2為圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的頁(yè)緩沖器的圖；

圖3為圖示根據(jù)本發(fā)明的另一個(gè)實(shí)施例的頁(yè)緩沖器的圖；

圖4為圖示根據(jù)本發(fā)明的又一個(gè)實(shí)施例的頁(yè)緩沖器的圖；

圖5為示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的內(nèi)部電源電壓的電勢(shì)電平電平、供應(yīng)至頁(yè)緩沖器的調(diào)節(jié)信號(hào)以及從頁(yè)緩沖器產(chǎn)生的已調(diào)節(jié)的電壓的圖；

圖6為示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的包括圖1中的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)系統(tǒng)的 框圖；

圖7為示出圖6中的存儲(chǔ)系統(tǒng)的應(yīng)用示例的框圖；以及

圖8為示出包括參照?qǐng)D7所述的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的框圖。

具體實(shí)施方式

將參照所述的實(shí)施例和附圖一起來(lái)提供本發(fā)明的優(yōu)點(diǎn)和特征以及實(shí)現(xiàn)其的方法。然而，本發(fā)明不限制于以下所述的實(shí)施例，并且可以采用不同的方式來(lái)實(shí)施。確切地說(shuō)，提供這些實(shí)施例使得本發(fā)明對(duì)于本領(lǐng)域的技術(shù)人員充分且完整。

在整個(gè)說(shuō)明書(shū)中，如果某些部分被描述為與其它部分耦接，則它們不僅直接與其它的部分耦接，還利用插置在它們之間的任何其它器件間接地與其它的部分耦接。在整個(gè)說(shuō)明書(shū)中，術(shù)語(yǔ)“包括”或“包含”一個(gè)部件是包容性的而不排除額外的、未敘述的元件或方法步驟。

現(xiàn)在參見(jiàn)圖1，根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器件1000可以包括：存儲(chǔ)單元陣列100、行解碼器200、電壓發(fā)生單元300、控制邏輯400以及頁(yè)緩沖器組500。

存儲(chǔ)單元陣列100可以是任何適合的存儲(chǔ)單元陣列。例如，存儲(chǔ)單元陣列100可以包括布置在存儲(chǔ)塊(未示出)中的多個(gè)存儲(chǔ)單元。每個(gè)存儲(chǔ)塊可以包括耦接在位線與公共源極線之間的多個(gè)存儲(chǔ)串。即，存儲(chǔ)串可以分別與相應(yīng)的位線耦接。存儲(chǔ)串還可以共同地與公共源極線耦接。每個(gè)存儲(chǔ)串可以包括彼此串聯(lián)耦接的源極選擇晶體管、多個(gè)存儲(chǔ)單元以及漏極選擇晶體管。

行解碼器200可以響應(yīng)于從控制邏輯400輸出的行地址信號(hào)RADD而將從電壓發(fā)生單元300輸出的操作電壓Vpgm、Vread和Vpass輸出至存儲(chǔ)單元陣列100的局部線DSL、WL0至WLn和SSL。

電壓發(fā)生單元300可以響應(yīng)于從控制邏輯400輸出的電壓控制信號(hào)VCON而產(chǎn)生并輸出用于存儲(chǔ)單元的整體操作的操作電壓Vpgm、Vread和Vpass。

控制邏輯400響應(yīng)于經(jīng)由輸入/輸出(I/O)電路(未示出)從外部輸入的命令信號(hào)CMD而控制行解碼器200、電壓發(fā)生單元300和頁(yè)緩沖器組500，以執(zhí)行編程操作、驗(yàn)證操作、讀取操作或擦除操作。例如，控制邏輯400可以產(chǎn)生并輸出電壓控制信號(hào)VCON，使得電壓發(fā)生單元300可以響應(yīng)于命令信號(hào)CMD而產(chǎn)生操作電壓Vpgm、Vread和Vpass。另外，控制邏輯400可以響應(yīng)于經(jīng)由I/O電路從外部輸入的地址信號(hào)ADD而輸出控制行解碼器200所需的行地址信號(hào)RADD。另外，控制邏輯400可以響應(yīng)于命令信 號(hào)CMD而輸出控制頁(yè)緩沖器組500所需的頁(yè)緩沖器控制信號(hào)PB_SIGNALS。

頁(yè)緩沖器組500可以經(jīng)由多個(gè)位線BL1至BLk而與存儲(chǔ)單元陣列100耦接。頁(yè)緩沖器組500可以包括多個(gè)頁(yè)緩沖器PB1至PBk，每個(gè)頁(yè)緩沖器經(jīng)由位線而與存儲(chǔ)單元陣列耦接。例如，頁(yè)緩沖器PB1至Pbk可以分別經(jīng)由相應(yīng)的位線BL1至BLk而與存儲(chǔ)單元陣列耦接。多個(gè)頁(yè)緩沖器PB1至PBk可以響應(yīng)于從控制邏輯400輸出的頁(yè)緩沖器控制信號(hào)PB_SIGNALS而操作。例如，在編程操作期間，多個(gè)頁(yè)緩沖器PB1至PBk可以儲(chǔ)存從外部暫時(shí)輸入的編程數(shù)據(jù)，然后根據(jù)暫時(shí)儲(chǔ)存的數(shù)據(jù)來(lái)調(diào)節(jié)相應(yīng)位線BL1至BLk的電勢(shì)電平。在讀取操作期間，多個(gè)頁(yè)緩沖器PB1至PBk可以感測(cè)相應(yīng)位線BL1至BLk的電勢(shì)電平或電流量，產(chǎn)生讀取數(shù)據(jù)，然后將讀取數(shù)據(jù)輸出至半導(dǎo)體存儲(chǔ)器件1000外部的設(shè)備。

現(xiàn)在參見(jiàn)圖2，提供了根據(jù)本發(fā)明的一個(gè)實(shí)施例的頁(yè)緩沖器。

將圖1中所示的頁(yè)緩沖器PB1至PBk中的頁(yè)緩沖器PB1作為一個(gè)示例來(lái)描述。應(yīng)當(dāng)注意的是，其余的頁(yè)緩沖器可以具有與頁(yè)緩沖器PB1相同的配置。

頁(yè)緩沖器PB1可以包括：箝位電路510、電流確定電路510、鎖存電路530以及位線耦接單元540。

箝位電路510可以包括：第一調(diào)節(jié)器(regulator)511、PMOS晶體管P1以及第一至第三NMOS晶體管N2、N3和N4。第一調(diào)節(jié)器511可以耦接在PMOS晶體管P1與用于內(nèi)部電源電壓之中的核心電壓VCORE的端子之間。第一調(diào)節(jié)器511可以被配置成響應(yīng)于第一調(diào)節(jié)信號(hào)CS_A而將核心電壓VCORE調(diào)節(jié)至恒定的電勢(shì)電平，并且輸出已調(diào)節(jié)的核心電壓。第一調(diào)節(jié)器511可以被實(shí)施為第四NMOS晶體管N5。

PMOS晶體管P1和第三NMOS晶體管N4可以串聯(lián)耦接在第一調(diào)節(jié)器511與控制節(jié)點(diǎn)C_CSO之間。第一PMOS晶體管P1可以響應(yīng)于預(yù)感測(cè)信號(hào)PRESEN_N而導(dǎo)通，并且第三NMOS晶體管N4可以響應(yīng)于控制節(jié)點(diǎn)耦接信號(hào)PRESEN_N而導(dǎo)通，用于將通過(guò)第一調(diào)節(jié)器511調(diào)節(jié)之后的核心電壓VCORE供應(yīng)至控制節(jié)點(diǎn)C_CSO。第一NMOS晶體管N2和第二NMOS晶體管N3可以串聯(lián)耦接在PMOS晶體管P1與控制節(jié)點(diǎn)C_CSO之間。在第一NMOS晶體管N2與第二NMOS晶體管N3之間的節(jié)點(diǎn)可以被定義為感測(cè)節(jié)點(diǎn)C_SEN。第一NMOS晶體管N2可以響應(yīng)于第一控制信號(hào)HHO而導(dǎo)通，使得感測(cè)節(jié)點(diǎn)C_SEN可以利用通過(guò)第一調(diào)節(jié)器511調(diào)節(jié)之后的核心電壓VCORE來(lái)預(yù)充電。第二NMOS晶體管N3可以響應(yīng)于第二控制信號(hào)XXO而導(dǎo)通，用于將控制節(jié)點(diǎn)C_CSO與感測(cè)節(jié)點(diǎn)C_SEN電連接。

電流確定電路520可以包括第二調(diào)節(jié)器521以及第一PMOS晶體管P2和第二PMOS晶體管P3。第二調(diào)節(jié)器521可以耦接在第一PMOS晶體管P2與用于內(nèi)部電源電壓之中的降頻轉(zhuǎn)換電壓(down-converted voltage)VDC_PB的端子之間。第二調(diào)節(jié)器521可以響應(yīng)于第二調(diào)節(jié)信號(hào)CS_B而將降頻轉(zhuǎn)換電壓VDC_PB調(diào)節(jié)至恒定電勢(shì)電平，并且輸出已調(diào)節(jié)的降頻轉(zhuǎn)換電壓。第二調(diào)節(jié)器521可以被實(shí)施為NMOS晶體管N6。第一PMOS晶體管P2和第二PMOS晶體管P3可以串聯(lián)耦接在第二調(diào)節(jié)器521與鎖存電路530的第一節(jié)點(diǎn)QS之間。第一PMOS晶體管P2可以響應(yīng)于感測(cè)信號(hào)SEN_PMOS而導(dǎo)通，并且第二PMOS晶體管P3可以響應(yīng)于感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平而調(diào)節(jié)已調(diào)節(jié)的降頻轉(zhuǎn)換電壓VDC_PB的要被施加至第一節(jié)點(diǎn)QS的電流量。

鎖存電路530可以包括反相器IV1至IV2，它們?cè)谙喾吹姆较蛏喜⒙?lián)耦接在第一節(jié)點(diǎn)QS(其與電流確定電路520耦接)與第二節(jié)點(diǎn)QS_N之間。鎖存電路530可以將與施加至第一節(jié)點(diǎn)QS的電流量相對(duì)應(yīng)的數(shù)據(jù)作為感測(cè)數(shù)據(jù)儲(chǔ)存。

位線耦接單元540可以耦接在位線BL1與控制節(jié)點(diǎn)C_CSO之間。位線可以與多個(gè)存儲(chǔ)單元耦接。位線耦接單元可以被配置成響應(yīng)于位線耦接信號(hào)PB_SENSE而將位線BL1與控制節(jié)點(diǎn)C_CSO電連接。位線耦接單元540可以被實(shí)施為NMOS晶體管N1。

現(xiàn)在將描述頁(yè)緩沖器PB1的讀取操作。

1)調(diào)節(jié)操作

核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB可以被施加至與位線BL1耦接的頁(yè)緩沖器PB1，用于執(zhí)行讀取操作。響應(yīng)于第一調(diào)節(jié)信號(hào)CS_A，頁(yè)緩沖器PB1中的第一調(diào)節(jié)器511可以將核心電壓VCORE調(diào)節(jié)至恒定的電勢(shì)電平，所述恒定的電勢(shì)電平具有等于或小于核心電壓VCORE的最小值與第一調(diào)節(jié)器511的設(shè)定值之和的電勢(shì)電平。響應(yīng)于第二調(diào)節(jié)信號(hào)CS_B，第二調(diào)節(jié)器521可以將降頻轉(zhuǎn)換電壓VDC_PB調(diào)節(jié)至恒定的電勢(shì)電平，所述恒定的電勢(shì)電平具有等于或小于降頻轉(zhuǎn)換電壓VDC_PB的最小值與第二調(diào)節(jié)器521的設(shè)定值之和的電勢(shì)電平。用于第一調(diào)節(jié)器511的設(shè)定值可以為構(gòu)成第一調(diào)節(jié)器511的NMOS晶體管N5的閾值電壓的值。用于第二調(diào)節(jié)器521的設(shè)定值可以為構(gòu)成第二調(diào)節(jié)器521的NMOS晶體管N6的閾值電壓的值。因此，通過(guò)第一調(diào)節(jié)器511調(diào)節(jié)之后的核心電壓VCORE可以被施加至頁(yè)緩沖器PB1中的箝位電路510。此外，通過(guò)第二調(diào)節(jié)器521調(diào)節(jié)之后的降頻電壓VDC_PB可以被施加至頁(yè)緩沖器PB1中的電流確定電路520。

2)位線預(yù)充電操作

頁(yè)緩沖器PB1中的位線耦接單元540可以響應(yīng)于位線耦接信號(hào)PB_SENSE而導(dǎo)通，并且可以將位線BL1與控制節(jié)點(diǎn)C_CSO耦接。頁(yè)緩沖器PB1中的箝位電路510可以通過(guò)響應(yīng)于低電平預(yù)感測(cè)信號(hào)PRESEN_N和高電平控制節(jié)點(diǎn)耦接信號(hào)CSOC兩者而將已經(jīng)由第一調(diào)節(jié)器511調(diào)節(jié)之后的核心電壓VCORE經(jīng)由控制節(jié)點(diǎn)C_CSO供應(yīng)至位線BL1，從而將位線BL1預(yù)充電至預(yù)定的電平。

3)電流感測(cè)操作

電壓發(fā)生單元300可以產(chǎn)生并輸出用于讀取操作所需的讀取電壓Vread和通過(guò)電壓Vpass。行解碼器200可以響應(yīng)于行地址RADD而將讀取電壓Vread施加至選中的存儲(chǔ)塊中選中的字線，并且將通過(guò)電壓Vpass施加至選中的存儲(chǔ)塊中未選中的字線。

當(dāng)讀取電壓Vread被施加至選中的字線(選中的存儲(chǔ)單元可以與之耦接)時(shí)，流經(jīng)預(yù)充電的位線Bl1的電流可以根據(jù)選中的存儲(chǔ)單元的編程狀態(tài)而改變。例如，當(dāng)選中的存儲(chǔ)單元的閾值電壓小于讀取電壓Vread時(shí)，在選中的存儲(chǔ)單元中形成溝道，因而增加了電流量、同時(shí)降低了位線BL1的電勢(shì)電平。當(dāng)選中的存儲(chǔ)單元的閾值電壓大于讀取電壓Vread時(shí)，在選中的存儲(chǔ)單元中不形成溝道，因而防止了電流出現(xiàn)、同時(shí)保持了位線BL1的電勢(shì)電平。以這種方式，根據(jù)選中的存儲(chǔ)單元的編程狀態(tài)，流經(jīng)位線BL1的電流可以小于或者大于第一參考電流。

當(dāng)?shù)诙刂菩盘?hào)XXO被施加、并且NMOS晶體管N3導(dǎo)通時(shí)，流經(jīng)位線BL1的電流可以反映在控制節(jié)點(diǎn)C_CSO和感測(cè)節(jié)點(diǎn)C_SEN上，使得感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平可以保持在預(yù)充電的電平，或者可以被放電至低電平，因而導(dǎo)通或關(guān)斷PMOS晶體管P3。鎖存電路530可以鎖存感測(cè)的數(shù)據(jù)，使得根據(jù)PMOS晶體管P3的導(dǎo)通或關(guān)斷操作，第一節(jié)點(diǎn)QS可以保持在為低電平的初始化狀態(tài)、或者轉(zhuǎn)換至為高電平的狀態(tài)。

圖3為圖示根據(jù)本發(fā)明的另一個(gè)實(shí)施例的頁(yè)緩沖器的圖。

參見(jiàn)圖3，頁(yè)緩沖器PB1可以包括：箝位電路610、電流確定電路620、鎖存電路630以及位線耦接單元640。

箝位電路610可以包括：PMOS晶體管P11以及第一至第三NMOS晶體管N12、N13和N14。PMOS晶體管P11和第三NMOS晶體管N14可以串聯(lián)耦接在用于核心電壓VCORE的端子與控制節(jié)點(diǎn)C_CSO之間。PMOS晶體管P11可以響應(yīng)于預(yù)感測(cè)信號(hào)PRESEN_N而導(dǎo)通，并且第三NMOS晶體管N14可以響應(yīng)于控制節(jié)點(diǎn)耦接信號(hào)CSOC而導(dǎo)通，用于將核心電壓VCORE供應(yīng)至控制節(jié)點(diǎn)C_CSO。第一NMOS晶體管N12和第二NMOS晶體管N13可以串聯(lián)耦接在PMOS晶體管P11與控制節(jié)點(diǎn)C_CSO之間。 第一NMOS晶體管N12與第二NMOS晶體管N13之間的節(jié)點(diǎn)可以被定義為感測(cè)節(jié)點(diǎn)C_SEN。第一NMOS晶體管N12可以響應(yīng)于第一控制信號(hào)HHO而導(dǎo)通，用于利用核心電壓VCORE對(duì)感測(cè)節(jié)點(diǎn)C_SEN預(yù)充電。第二NMOS晶體管N13可以響應(yīng)于第二控制信號(hào)XXO而導(dǎo)通，用于將控制節(jié)點(diǎn)C_CSO電連接至感測(cè)節(jié)點(diǎn)C_SEN。

電流確定電路620可以包括第一調(diào)節(jié)器621和PMOS晶體管P12。第一調(diào)節(jié)器621可以耦接在PMOS晶體管P12與用于選自內(nèi)部電源電壓的降頻轉(zhuǎn)換電壓VDC_PB的端子之間。第一調(diào)節(jié)器621可以被配置成響應(yīng)于第一調(diào)節(jié)信號(hào)CS_A而將降頻轉(zhuǎn)換電壓VDC_PB調(diào)節(jié)至恒定電勢(shì)電平，并且輸出已調(diào)節(jié)的降頻轉(zhuǎn)換電壓。第一調(diào)節(jié)器621可以被實(shí)施為NMOS晶體管N15。PMOS晶體管P12可以耦接在第一調(diào)節(jié)器621與鎖存電路630的第一節(jié)點(diǎn)QS之間。PMOS晶體管P12可以響應(yīng)于感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平而調(diào)節(jié)已調(diào)節(jié)的降頻轉(zhuǎn)換電壓VDC_PB的要被施加至第一節(jié)點(diǎn)QS的電流量。

鎖存電路630可以包括反相器IV11和IV12，它們?cè)谙喾吹姆较蛏喜⒙?lián)耦接在第一節(jié)點(diǎn)QS(其與電流確定電路620耦接)與第二節(jié)點(diǎn)QS_N之間。鎖存電路630可以將與施加至第一節(jié)點(diǎn)QS的電流量相對(duì)應(yīng)的數(shù)據(jù)作為感測(cè)數(shù)據(jù)儲(chǔ)存。

位線耦接單元640可以耦接在位線BL1(多個(gè)存儲(chǔ)單元可以與之耦接)與控制節(jié)點(diǎn)C_CSO之間，并且可以被配置成響應(yīng)于位線耦接信號(hào)PB_SENSE而將位線BL1電連接至控制節(jié)點(diǎn)C_CSO。位線耦接單元640可以被實(shí)施為NMOS晶體管N11。

頁(yè)緩沖器PB1的讀取操作將描述如下。

1)調(diào)節(jié)操作

核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB可以被施加至與位線BL1耦接的頁(yè)緩沖器PB1，用于執(zhí)行讀取操作。響應(yīng)于第一調(diào)節(jié)信號(hào)CS，頁(yè)緩沖器PB1中的第一調(diào)節(jié)器621可以將降頻轉(zhuǎn)換電路VDC_PB調(diào)節(jié)至恒定電平A，所述恒定電平A具有等于或小于降頻電壓VDC_PB的最小值與第一調(diào)節(jié)器621的設(shè)定值之和的電勢(shì)電平。第一調(diào)節(jié)器621的設(shè)定值可以為構(gòu)成第一調(diào)節(jié)器621的NMOS晶體管N15的閾值電壓的值。

因此，通過(guò)第一調(diào)節(jié)器621調(diào)節(jié)之后的降頻電壓VDC_PB可以被施加至頁(yè)緩沖器PB1中的電流確定電路620。

2)位線預(yù)充電操作

頁(yè)緩沖器PB1中的位線耦接單元640可以響應(yīng)于位線耦接信號(hào)PB_SENSE而導(dǎo)通，并且可以被配置成將位線BL1與控制節(jié)點(diǎn)C_CSO耦接。頁(yè)緩沖器PB1中的箝位電路610 可以通過(guò)響應(yīng)于低電平預(yù)感測(cè)信號(hào)PRESEN_N和高電平控制節(jié)點(diǎn)耦接信號(hào)CSOC兩者而將核心電壓VCORE經(jīng)由控制節(jié)點(diǎn)C_CSO供應(yīng)至位線BL1，從而將位線BL1預(yù)充電至預(yù)定的電平。

3)電流感測(cè)操作

電壓發(fā)生單元300可以產(chǎn)生并輸出用于讀取操作所需的讀取電壓Vread和通過(guò)電壓Vpass。行解碼器200可以響應(yīng)于行地址RADD而將讀取電壓Vread施加至選中的存儲(chǔ)塊中選中的字線。行解碼器200還可以響應(yīng)于行地址RADD而將通過(guò)電壓Vpass施加至選中的存儲(chǔ)塊中未選中的字線。

當(dāng)讀取電壓Vread被施加至選中的字線(選中的存儲(chǔ)單元可以與之耦接)時(shí)，流經(jīng)預(yù)充電的位線Bl1的電流可以根據(jù)選中的存儲(chǔ)單元的編程狀態(tài)而改變。例如，當(dāng)選中的存儲(chǔ)單元的閾值電壓小于讀取電壓Vread時(shí)，可以在選中的存儲(chǔ)單元中形成溝道，因而增加了電流量、同時(shí)降低了位線BL1的電勢(shì)電平。當(dāng)選中的存儲(chǔ)單元的閾值電壓大于讀取電壓Vread時(shí)，在選中的存儲(chǔ)單元中不可以形成溝道，因而防止了電流出現(xiàn)、同時(shí)保持了位線BL1的電勢(shì)電平。以這種方式，根據(jù)選中的存儲(chǔ)單元的編程狀態(tài)，流經(jīng)位線BL1的電流可以小于或者大于第一參考電流。

當(dāng)?shù)诙刂菩盘?hào)XXO被施加、并且NMOS晶體管N13可以導(dǎo)通時(shí)，流經(jīng)位線BL1的電流可以反映在控制節(jié)點(diǎn)C_CSO和感測(cè)節(jié)點(diǎn)C_SEN上，使得感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平可以保持在預(yù)充電的電平、或者可以被放電至低電平，因而導(dǎo)通或關(guān)斷PMOS晶體管P12。響應(yīng)于感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平，PMOS晶體管P12可以調(diào)節(jié)已調(diào)節(jié)的降頻轉(zhuǎn)換電壓VDC_PB的要被施加至第一節(jié)點(diǎn)QS的電流量。

鎖存電路630可以鎖存感測(cè)的數(shù)據(jù)，使得根據(jù)PMOS晶體管P12的導(dǎo)通或關(guān)斷操作，第一節(jié)點(diǎn)QS可以保持在為低電平的初始化狀態(tài)、或者轉(zhuǎn)換至為高電平的狀態(tài)。

圖4為圖示根據(jù)本發(fā)明的另一個(gè)實(shí)施例的頁(yè)緩沖器的圖。

參見(jiàn)圖4，頁(yè)緩沖器PB1可以包括：箝位電路710、電流確定電路720、鎖存電路730以及位線耦接單元740。

箝位電路710可以包括：PMOS晶體管P21、調(diào)節(jié)信號(hào)供應(yīng)單元711以及第一NMOS晶體管N23。PMOS晶體管P21可以耦接在用于核心電壓VCORE的端子與調(diào)節(jié)信號(hào)供應(yīng)單元711之間，并且可以響應(yīng)于預(yù)感測(cè)信號(hào)PRESEN_N而導(dǎo)通，用于將核心電壓VCORE供應(yīng)至調(diào)節(jié)信號(hào)供應(yīng)單元711。

調(diào)節(jié)信號(hào)供應(yīng)單元711可以包括第二NMOS晶體管N22和第三NMOS晶體管N24。第二NMOS晶體管N22可以耦接在PMOS晶體管P21與感測(cè)節(jié)點(diǎn)C_SEN之間，并且可以響應(yīng)于第二調(diào)節(jié)信號(hào)CS_B而導(dǎo)通，以將已調(diào)節(jié)的核心電壓VCORE供應(yīng)至感測(cè)節(jié)點(diǎn)C_SEN。第三NMOS晶體管N24可以耦接在PMOS晶體管P21與控制節(jié)點(diǎn)C_CSO之間，并且可以響應(yīng)于第一調(diào)節(jié)信號(hào)CS_A而導(dǎo)通，以將已調(diào)節(jié)的核心電壓VCORE供應(yīng)至控制節(jié)點(diǎn)C_CSO。第一NMOS晶體管N23可以響應(yīng)于控制信號(hào)XXO而導(dǎo)通，因而將第二NMOS晶體管N22與第一NMOS晶體管N23之間的感測(cè)節(jié)點(diǎn)C_SEN耦接至控制節(jié)點(diǎn)C_CSO。

電流確定電路720可以包括第一PMOS晶體管P22和第二PMOS晶體管P23。第一PMOS晶體管P22和第二PMOS晶體管P23可以串聯(lián)耦接在降頻電壓VDC_PB的端子與鎖存電路730的第一節(jié)點(diǎn)QS之間。第一PMOS晶體管P22可以響應(yīng)于感測(cè)信號(hào)SEN_PMOS而導(dǎo)通，并且第二PMOS晶體管P23可以響應(yīng)于感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平而調(diào)節(jié)已調(diào)節(jié)的降頻轉(zhuǎn)換電壓VDC_PB的要被施加至第一節(jié)點(diǎn)QS的電流量。

鎖存電路730可以包括反相器IV21和IV22，它們?cè)谙喾吹姆较蛏喜⒙?lián)耦接在第一節(jié)點(diǎn)QS(其與電流確定電路720耦接)與第二節(jié)點(diǎn)QS_N之間。鎖存電路730可以將與施加至第一節(jié)點(diǎn)QS的電流量相對(duì)應(yīng)的數(shù)據(jù)儲(chǔ)存作為感測(cè)數(shù)據(jù)。

位線耦接單元740可以耦接在位線BL1(多個(gè)存儲(chǔ)單元可以與之耦接)與控制節(jié)點(diǎn)C_CSO之間，并且可以被配置成響應(yīng)于位線耦接信號(hào)PB_SENSE而將位線BL1電連接至控制節(jié)點(diǎn)C_CSO。位線耦接單元740可以被實(shí)施為NMOS晶體管N21。

頁(yè)緩沖器PB1的讀取操作將描述如下。

1)調(diào)節(jié)操作

核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB可以被施加至與位線BL1耦接的頁(yè)緩沖器PB1，用于執(zhí)行讀取操作。響應(yīng)于第一調(diào)節(jié)信號(hào)CS_A，頁(yè)緩沖器PB1中的第三NMOS晶體管N24可以將核心電壓VCORE調(diào)節(jié)至恒定的電平，所述恒定的電平具有等于或小于核心電壓VCORE的最小值和第三NMOS晶體管N24的設(shè)定值之和的電勢(shì)電平。第三NMOS晶體管N24的設(shè)定值可以為第三NMOS晶體管N24的閾值電壓的值。響應(yīng)于第二調(diào)節(jié)信號(hào)CS_B，第二NMOS晶體管N22可以將核心電壓VCORE調(diào)節(jié)至恒定的電平，所述恒定的電平具有等于或小于核心電壓VCORE的最小值和第二NMOS晶體管N22的設(shè)定值之和的電勢(shì)電平。第二NMOS晶體管N22的設(shè)定值可以為第二NMOS晶體管N22的閾值電壓的值。因此，通過(guò)調(diào)節(jié)信號(hào)供應(yīng)單元711的第二NMOS晶體管N22和第三NMOS晶體管N24調(diào)節(jié)的核心電壓VCORE可以被施加至頁(yè)緩沖器PB1的箝位 電路710。

2)位線預(yù)充電操作

頁(yè)緩沖器PB1中的位線耦接單元740可以響應(yīng)于位線耦接信號(hào)PB_SENSE而導(dǎo)通，并且可以被配置成將位線BL1與控制節(jié)點(diǎn)C_CSO耦接。頁(yè)緩沖器PB1中的箝位電路710可以通過(guò)響應(yīng)于低電平預(yù)感測(cè)信號(hào)PRESEN_N而將由第三NMOS晶體管N24調(diào)節(jié)的核心電壓VCORE經(jīng)由控制節(jié)點(diǎn)C_CSO供應(yīng)至位線BL1，從而將位線BL1預(yù)充電至預(yù)定的電平。

3)電流感測(cè)操作

電壓發(fā)生單元300可以產(chǎn)生并輸出用于讀取操作所需的讀取電壓Vread和通過(guò)電壓Vpass。行解碼器200可以響應(yīng)于行地址RADD而將讀取電壓Vread施加至選中的存儲(chǔ)塊中選中的字線。行解碼器200還可以響應(yīng)于行地址RADD而將通過(guò)電壓Vpass施加至選中的存儲(chǔ)塊中未選中的字線。

當(dāng)讀取電壓Vread被施加至選中的字線(選中的存儲(chǔ)單元可以與之耦接)時(shí)，流經(jīng)預(yù)充電的位線Bl1的電流可以根據(jù)選中的存儲(chǔ)單元的編程狀態(tài)而改變。例如，當(dāng)選中的存儲(chǔ)單元的閾值電壓小于讀取電壓Vread時(shí)，在選中的存儲(chǔ)單元中可以形成溝道，因而增加了電流量、同時(shí)降低了位線BL1的電勢(shì)電平。當(dāng)選中的存儲(chǔ)單元的閾值電壓大于讀取電壓Vread時(shí)，在選中的存儲(chǔ)單元中不可以形成溝道，因而防止了電流出現(xiàn)、同時(shí)保持了位線BL1的電勢(shì)電平。以這種方式，根據(jù)選中的存儲(chǔ)單元的編程狀態(tài)，流經(jīng)位線BL1的電流可以小于或者大于第一參考電流。

當(dāng)?shù)诙刂菩盘?hào)XXO被施加、并且NMOS晶體管N23可以導(dǎo)通時(shí)，流經(jīng)位線BL1的電流可以反映在控制節(jié)點(diǎn)C_CSO和感測(cè)節(jié)點(diǎn)C_SEN上，使得感測(cè)節(jié)點(diǎn)C_SEN的電勢(shì)電平可以保持在預(yù)充電的電平、或者可以被放電至低電平，因而導(dǎo)通或關(guān)斷PMOS晶體管P23。鎖存電路730可以鎖存感測(cè)的數(shù)據(jù)，使得根據(jù)PMOS晶體管P23的導(dǎo)通或關(guān)斷操作，第一節(jié)點(diǎn)QS可以保持在為低電平的初始化狀態(tài)、或者轉(zhuǎn)換至為高電平的狀態(tài)。

圖5為示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的內(nèi)部電源電壓的電勢(shì)電平、供應(yīng)至頁(yè)緩沖器的調(diào)節(jié)信號(hào)以及從頁(yè)緩沖器產(chǎn)生的已調(diào)節(jié)的電壓的圖。

參見(jiàn)圖2和圖5，施加至頁(yè)緩沖器PB1的核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB可以隨著時(shí)間t經(jīng)過(guò)而首先升高。然后，當(dāng)預(yù)定的時(shí)間經(jīng)過(guò)時(shí)，核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB的電勢(shì)電平可以增大或降低，同時(shí)在其最大值與最小值之間波動(dòng)。頁(yè)緩沖器PB1中的箝位電路510可以包括用于供應(yīng)恒定的核心電壓VCORE的第一調(diào)節(jié) 器511。具有等于或小于核心電壓VCORE的最小值與第一調(diào)節(jié)器511的設(shè)定值之和的電勢(shì)電平的第一調(diào)節(jié)信號(hào)CS_A可以被施加至第一調(diào)節(jié)器511。另外，電流確定電路520可以包括第二調(diào)節(jié)器521，以供應(yīng)恒定的降頻轉(zhuǎn)換電壓VDC_PB。具有等于或小于降頻轉(zhuǎn)換電壓VDC_PB的最小值與第二調(diào)節(jié)器521的設(shè)定值之和的電勢(shì)電平的第二調(diào)節(jié)信號(hào)CS_B可以被施加至第二調(diào)節(jié)器521。因此，分別穿通第一調(diào)節(jié)器511和第二調(diào)節(jié)器521的核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB可以被調(diào)節(jié)，使得可以利用核心電壓VCORE和降頻轉(zhuǎn)換電壓VDC_PB的最小值來(lái)輸出具有恒定電勢(shì)電平的DC電壓VDC。

參見(jiàn)圖6，根據(jù)本發(fā)明的實(shí)施例，提供了包括圖1中的半導(dǎo)體存儲(chǔ)器件1000的存儲(chǔ)系統(tǒng)10000。

存儲(chǔ)系統(tǒng)10000還可以包括控制器11000。

由于半導(dǎo)體存儲(chǔ)器件1000與參照?qǐng)D1所述的半導(dǎo)體器件1000相同，所以在下文中將省略其重復(fù)描述。

控制器11000可以與主機(jī)和半導(dǎo)體存儲(chǔ)器件1000耦接。響應(yīng)于來(lái)自主機(jī)的請(qǐng)求，控制器11000可以訪問(wèn)半導(dǎo)體存儲(chǔ)器件1000。例如，控制器11000可以被配置成控制半導(dǎo)體存儲(chǔ)器件1000的讀取、寫(xiě)入、擦除和后臺(tái)操作?？刂破?1000可以被配置成提供主機(jī)與半導(dǎo)體存儲(chǔ)器件1000之間的接口。

控制器11000可以被配置成運(yùn)行用于控制半導(dǎo)體存儲(chǔ)器件1000的固件。控制器11000可以包括：RAM 11100、處理單元11200、主機(jī)接口11300、存儲(chǔ)器接口11400以及錯(cuò)誤校正塊11500。RAM 11100可以用作處理單元11200的操作存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器件1000與主機(jī)之間的高速緩沖存儲(chǔ)器、和/或半導(dǎo)體存儲(chǔ)器件1000與主機(jī)之間的緩沖存儲(chǔ)器。處理單元11200可以控制控制器11000的整體操作。另外，控制器11000可以在寫(xiě)入操作期間暫時(shí)地儲(chǔ)存從主機(jī)提供的編程數(shù)據(jù)。

主機(jī)接口11300可以包括用于執(zhí)行主機(jī)與控制器11000之間的數(shù)據(jù)交換的協(xié)議。作為一個(gè)示例性實(shí)施例，控制器11000可以經(jīng)由一個(gè)或多個(gè)不同的接口協(xié)議來(lái)與主機(jī)通信，所述一個(gè)或多個(gè)不同的接口協(xié)議包括：通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互連(PCI)協(xié)議、PCI-快速(PCI-E)協(xié)議、高級(jí)技術(shù)附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計(jì)算機(jī)小型接口(SCSI)協(xié)議、加強(qiáng)型小型盤(pán)接口(ESDI)協(xié)議以及集成驅(qū)動(dòng)電子(IDE)協(xié)議、私有協(xié)議等。

存儲(chǔ)器接口11400可以提供與半導(dǎo)體存儲(chǔ)器件1000的接口。例如，存儲(chǔ)器接口11400可以包括與非型或者或非型快閃接口。

錯(cuò)誤校正塊11500可以被配置成通過(guò)利用錯(cuò)誤校正碼(ECC)來(lái)檢測(cè)并校正從半導(dǎo)體存儲(chǔ)器件1000接收的數(shù)據(jù)中的錯(cuò)誤。處理單元11200可以基于來(lái)自錯(cuò)誤校正塊11500的錯(cuò)誤檢測(cè)結(jié)果來(lái)調(diào)節(jié)讀取電壓，并且控制半導(dǎo)體存儲(chǔ)器件1000以執(zhí)行再讀取。作為一個(gè)示例性實(shí)施例，錯(cuò)誤校正塊可以被提供為控制器11000的一個(gè)元件。

控制器11000和半導(dǎo)體存儲(chǔ)器件1000可以被集成為單個(gè)半導(dǎo)體器件。作為一個(gè)示例性實(shí)施例，控制器11000和半導(dǎo)體存儲(chǔ)器件1000可以被集成為單個(gè)半導(dǎo)體器件以形成存儲(chǔ)卡，例如PC卡(例如，個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)：PCMCIA)、緊湊型閃存卡(CF)、智能媒體卡(SMC)、記憶棒、多媒體卡(MMC、RS-MMC或者M(jìn)MCmicro)、SD卡(SD、迷你SD、微型SD或者SDHC)、通用快閃儲(chǔ)存器(UFS)等。

控制器11000和半導(dǎo)體存儲(chǔ)器件1000可以被集成為單個(gè)半導(dǎo)體器件以構(gòu)成固態(tài)驅(qū)動(dòng)器(SSD)。SSD可以包括被配置成將數(shù)據(jù)儲(chǔ)存在半導(dǎo)體存儲(chǔ)器中的儲(chǔ)存器件。當(dāng)存儲(chǔ)系統(tǒng)10000用作SSD時(shí)，與存儲(chǔ)系統(tǒng)10000耦接的主機(jī)的操作速度可以大大提高。

作為另一個(gè)示例，存儲(chǔ)系統(tǒng)10000可以被提供為電子設(shè)備的各種元件中的一種，所述電子設(shè)備包括：計(jì)算機(jī)、超移動(dòng)PC(UMPC)、工作站、上網(wǎng)本、個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、平板電腦、無(wú)線電話、移動(dòng)電話、智能電話、電子書(shū)、便攜式多媒體播放器(PMP)、游戲操縱臺(tái)、導(dǎo)航設(shè)備、黑盒子、數(shù)碼照相機(jī)、3D電視機(jī)、數(shù)字音頻記錄器、數(shù)字音頻播放器、數(shù)字圖片記錄器、數(shù)字圖片播放器、數(shù)字視頻記錄器、數(shù)字視頻播放器、能夠在無(wú)線環(huán)境下傳送/接收信息的設(shè)備、射頻使被(RFID)設(shè)備、用于家庭、計(jì)算機(jī)、遠(yuǎn)程信息處理網(wǎng)絡(luò)或者計(jì)算系統(tǒng)的設(shè)備等等。

作為一個(gè)示例性實(shí)施例，半導(dǎo)體存儲(chǔ)器件1000或者存儲(chǔ)系統(tǒng)10000可以被嵌入各種類型的封裝體。例如，半導(dǎo)體存儲(chǔ)器件1000或者存儲(chǔ)系統(tǒng)10000可以通過(guò)各種封裝技術(shù)來(lái)封裝和嵌入，所述各種封裝技術(shù)例如：疊層封裝(PoP)、球柵陣列(BGA)、芯片級(jí)封裝(CSP)、塑料引線芯片載體(PLCC)、塑料雙列直插式封裝(PDIP)、華夫包式管芯(die in waffle pack)、晶片形式管芯(die in wafer form)、板上芯片(COB)、陶瓷雙列直插式封裝(CERDIP)、塑料公制四方扁平封裝(MQFP)、薄型四方扁平封裝(TQFP)、小外型封裝(SOIC)、緊縮小外型封裝(SSOP)、薄型小外型封裝(TSOP)、薄型四方扁平封裝(TQFP)、系統(tǒng)級(jí)封裝(SIP)、多芯片封裝(MCP)、晶片級(jí)制造封裝(WFP)、或晶片級(jí)處理層疊封裝(WSP)等。

圖7為示出圖6中的存儲(chǔ)系統(tǒng)的應(yīng)用示例的框圖。

參見(jiàn)圖7，存儲(chǔ)系統(tǒng)20000可以包括半導(dǎo)體存儲(chǔ)器件21000和控制器22000。半導(dǎo)體存儲(chǔ)器件21000可以包括多個(gè)半導(dǎo)體存儲(chǔ)芯片。多個(gè)半導(dǎo)體存儲(chǔ)芯片可以被分成多個(gè) 組。

在圖7中，圖示了多個(gè)半導(dǎo)體存儲(chǔ)芯片的組可以分別經(jīng)由第一通道CH1至第k通道CHk而與控制器22000通信。每個(gè)組可以被配置成經(jīng)由一個(gè)公共通道而與控制器22000通信。控制器22000可以與參照?qǐng)D6所述的控制器11000相同地配置，并且經(jīng)由多個(gè)通道CH1至CHk來(lái)控制半導(dǎo)體存儲(chǔ)器件21000的多個(gè)半導(dǎo)體存儲(chǔ)芯片。

圖8為圖示包括參照?qǐng)D7所述的存儲(chǔ)系統(tǒng)的計(jì)算系統(tǒng)的框圖。

參見(jiàn)圖8，計(jì)算系統(tǒng)30000可以包括：中央處理單元(CPU)31000、RAM 32000、用戶接口33000、電源34000、系統(tǒng)總線35000以及存儲(chǔ)系統(tǒng)20000。

存儲(chǔ)系統(tǒng)2000可以經(jīng)由系統(tǒng)總線35000而與CPU 31000、RAM 32000、用戶接口33000以及電源34000電連接。經(jīng)由用戶接口33000提供的或者被CPU 31000處理的數(shù)據(jù)可以儲(chǔ)存在存儲(chǔ)系統(tǒng)20000中。在圖8中，半導(dǎo)體存儲(chǔ)器件21000被示為經(jīng)由控制器22000而與系統(tǒng)總線35000耦接。然而，半導(dǎo)體存儲(chǔ)器件21000可以與系統(tǒng)總線35000直接耦接。在此，控制器22000的功能可以通過(guò)CPU 31000和RAM 32000來(lái)執(zhí)行。

在圖8中，計(jì)算系統(tǒng)30000可以包括參照?qǐng)D7所述的存儲(chǔ)系統(tǒng)20000。然而，存儲(chǔ)系統(tǒng)20000可以用參照?qǐng)D6所述的存儲(chǔ)系統(tǒng)10000來(lái)代替。作為一個(gè)示例性實(shí)施例，計(jì)算系統(tǒng)30000可以包括參照?qǐng)D6和圖7所述的存儲(chǔ)系統(tǒng)10000和20000二者。

根據(jù)本發(fā)明的實(shí)施例，頁(yè)緩沖器可以將供應(yīng)至其的內(nèi)部電源電壓調(diào)節(jié)至恒定電平，從而穩(wěn)定地執(zhí)行其操作。

本文已經(jīng)公開(kāi)了示例性實(shí)施例，盡管利用了特定的術(shù)語(yǔ)，但是這些術(shù)語(yǔ)的使用應(yīng)僅以一般性和描述性的意義來(lái)解釋，并非用于限制的目的。在某些情況下，本領(lǐng)域的技術(shù)人員清楚的是，自本申請(qǐng)?zhí)峤黄?，除非特別指出，否則結(jié)合特定實(shí)施例所描述的特征、特性和/或元件可以單獨(dú)使用或者與結(jié)合其他實(shí)施例所描述的特征、特性和/或元件組合使用。因此，本領(lǐng)域的技術(shù)人員將理解的是，在不脫離所附權(quán)利要求列舉的本發(fā)明的精神和范圍的情況下，可以在形式和細(xì)節(jié)上進(jìn)行各種改變。