專(zhuān)利名稱：電路基板和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路基板和顯示裝置。更詳細(xì)地說(shuō)，涉及全單片型 的電路基板和具備上述電路基板的顯示裝置。
背景技術(shù)：
目前，隨著高度信息化，平板顯示器的市場(chǎng)正在擴(kuò)大。已知非自發(fā)光型的液晶顯示器(LCD)、自發(fā)光型的等離子顯示器(PDP)、 無(wú)機(jī)電致發(fā)光(無(wú)機(jī)EL)顯示器、有機(jī)電致發(fā)光(有機(jī)EL)顯示 器等平板顯示器正在被廣泛開(kāi)發(fā)。其中，以往的顯示裝置主要采用在顯示裝置面板的外側(cè)安裝驅(qū) 動(dòng)電路等的方式，將形成在顯示裝置面板內(nèi)部的薄膜晶體管(TFT) 用作像素的開(kāi)關(guān)。但是，近年來(lái)，正在開(kāi)發(fā)安裝有將驅(qū)動(dòng)電路等設(shè) 置在顯示裝置面板內(nèi)部的基板上的全單片型的電路基板的顯示裝 置，要求比以往的顯示裝置中所用的TFT更高的特性。在全單片型的電路基板中，要求比用作像素開(kāi)關(guān)的TFT更高性能、且特性偏差較少的晶體管特性，進(jìn)行了一些開(kāi)發(fā)。另外，在推 動(dòng)TFT的高性能化時(shí)，通常為了低電阻化而將柵極配線的膜厚設(shè)計(jì) 得盡量厚。此外，作為使用作像素電極的開(kāi)關(guān)的TFT的柵極配線低電阻化 的方案，公開(kāi)了通過(guò)使柵極配線2層化來(lái)實(shí)現(xiàn)柵極配線低電阻化的 技術(shù)(例如參照專(zhuān)利文獻(xiàn)l)。由此，例如如圖10所示，在用作像素 電極的開(kāi)關(guān)元件的TFT中，在玻璃基板llO上按順序?qū)盈B底涂膜lll、 半導(dǎo)體層112、柵極絕緣膜113、柵極電極114以及層間膜116。另夕卜， 如圖11所示，在柵極配線部分將柵極配線2層化為下層是第一柵極 配線115、上層是第二柵極配線118，由此實(shí)現(xiàn)柵極配線部分的低電 阻化。專(zhuān)利文獻(xiàn)l:日本特開(kāi)平4-30475號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題 本發(fā)明是鑒于上述現(xiàn)狀而完成的，其目的在于提供一種在單片 電路中具有抑制特性偏差的高性能薄膜晶體管的電路基板和具備 上述電路基板的顯示裝置。 用于解決問(wèn)題的方案 本發(fā)明的發(fā)明人對(duì)單片型顯示裝置面板所具備的、基板上的單 片電路中具有抑制特性偏差的薄膜晶體管的電路基板進(jìn)行了各種
研究，注意到在為了使單片電路部所使用的TFT高性能化(低功耗 化和高速化)而使柵極電極與半導(dǎo)體層的重疊面積較小時(shí)，會(huì)產(chǎn)生 閾值電壓偏移、導(dǎo)通電流急劇降低的現(xiàn)象。并且，發(fā)現(xiàn)薄膜晶體管 的閾值電壓偏移、導(dǎo)通電流的急劇降低是由例如對(duì)柵極電極進(jìn)行圖 案化時(shí)的等離子蝕刻導(dǎo)致固定電荷蓄積在溝道區(qū)域內(nèi)的柵極絕緣
膜上而引起的，并且還發(fā)現(xiàn)即使上述柵極電極與半導(dǎo)體層的重疊
面積為40pr^以下，通過(guò)使膜厚為300nm以下也可以縮短進(jìn)行等離 子蝕刻的時(shí)間，能夠抑制固定電荷注入柵極絕緣膜，其結(jié)果是能夠 抑制TFT的特性偏差，想到能夠圓滿地解決上述課題而完成本發(fā) 明。
艮口，本發(fā)明是在基板上具備單片電路的電路基板，其中所述具 有薄膜晶體管，在上述薄膜晶體管中，半導(dǎo)體層、柵極絕緣膜以及 柵極電極按該順序?qū)盈B，上述柵極電極與半導(dǎo)體層的重疊面積為 40^1112以下，膜厚為300nm以下。
下面詳細(xì)說(shuō)明本發(fā)明。
本發(fā)明的電路基板在基板上具備具有薄膜晶體管的單片電路。 作為單片電路只要是用于對(duì)具備該電路基板的裝置進(jìn)行驅(qū)動(dòng)控制 的電路即可，沒(méi)有特別限定，可以舉出構(gòu)成驅(qū)動(dòng)器電路的保護(hù)電路、 緩沖器電路、數(shù)字模擬轉(zhuǎn)換電路(DAC電路)、移位寄存器、采樣 存儲(chǔ)器等。
在上述薄膜晶體管中，半導(dǎo)體層、柵極絕緣膜以及柵極電極按 該順序?qū)盈B。本說(shuō)明書(shū)中的"柵極電極"是指構(gòu)成薄膜晶體管(TFT)的3個(gè)電極中的一個(gè)，用對(duì)柵極電極施加的電壓調(diào)制在半導(dǎo)體層中 感應(yīng)的電荷量，控制在源極、漏極之間流動(dòng)的電流。
上述柵極電極與半導(dǎo)體層的重疊面積為4(^1112以下，膜厚為
300nm以下。為了使TFT高性能化，需要提高單片電路部的集成度， 要求縮小俯視時(shí)柵極電極與半導(dǎo)體層的重合面積(下面也稱為"重 疊面積")。通過(guò)縮小重疊面積能夠使薄膜晶體管的尺寸變小。因此， 能夠縮小配置電路的面積，在單片型顯示面板所具備的電路基板的 情況下，使外側(cè)的邊框的面積比顯示部小，能夠?qū)崿F(xiàn)窄邊框化。另 外，在與溝道寬度(柵極寬度)相等、重疊面積不同的薄膜晶體管 相比較時(shí)，能夠縮短重疊面積較小一方的溝道長(zhǎng)度(柵極長(zhǎng)度)。 因此，能夠降低晶體管特性的閾值電壓，且能夠?qū)崿F(xiàn)低功耗化。并 且，溝道長(zhǎng)度變短，因此能夠使溝道區(qū)域的電阻變低，更能實(shí)現(xiàn)電 路的高速化，能夠進(jìn)一步推進(jìn)單片化。但是，通過(guò)等離子蝕刻等進(jìn) 行柵極電極的圖案化時(shí)，固定電荷蓄積在柵極絕緣膜上，容易產(chǎn)生 TFT的特性偏差。這種現(xiàn)象在重疊面積為40pi^以下時(shí)比較顯著。 其原因是在重疊面積較小的情況下，在通過(guò)等離子蝕刻等對(duì)柵極 電極進(jìn)行圖案化時(shí)，在形成柵極電極的膜上所形成的抗蝕劑膜的每 一單位體積的被蝕刻的表面積增大。通過(guò)等離子蝕刻，電荷蓄積在
抗蝕劑膜上，柵極電極受該電荷感應(yīng)也帶電。并且，考慮到柵極電 極帶電，從而固定電荷也注入到柵極絕緣膜中。因此，通過(guò)使柵極 電極的膜厚變薄為300nm以下，能夠縮短對(duì)柵極電極進(jìn)行等離子蝕 刻的時(shí)間，減少注入到柵極絕緣膜的電荷量。由此，能夠?qū)崿F(xiàn)具備 特性偏差較小、高性能的薄膜晶體管的電路基板。另外，通過(guò)使柵 極電極的膜厚變薄為300nm以下，能夠例如在柵極配線與源極配線 重疊的區(qū)域中抑制源極配線的斷線的發(fā)生。并且，柵極電極較薄， 因此能夠縮短?hào)艠O電極的成膜時(shí)間和蝕刻所需要的時(shí)間，能夠?qū)崿F(xiàn) 縮短生產(chǎn)節(jié)拍。另外，為了TFT的高性能化，更優(yōu)選重疊面積為 30^1112以下，進(jìn)一步優(yōu)選為20^11112以下。當(dāng)重疊面積為30^11112以下時(shí)， 比較容易發(fā)生TFT的特性偏差，例如，低電壓驅(qū)動(dòng)電路的鎖存電路 等可能發(fā)生誤操作，但是在本發(fā)明中，使柵極電極的膜厚為300nm以下，因此能夠?qū)崿F(xiàn)特性偏差較少的TFT。另外，重疊面積為20pm2 以下時(shí)更容易發(fā)生TFT的特性偏差，但是在本發(fā)明中，使柵極電極 的膜厚為300nm以下，因此能夠?qū)崿F(xiàn)特性偏差較少的TFT。此外， 在本說(shuō)明書(shū)中，"柵極電極的膜厚"是指形成柵極電極的膜厚最大 部分的膜厚。
優(yōu)選上述柵極電極通過(guò)干式蝕刻進(jìn)行圖案化。雖然大家認(rèn)為使 用等離子等進(jìn)行干式蝕刻會(huì)導(dǎo)致電荷蓄積在柵極絕緣膜上，但是根 據(jù)本發(fā)明，即使在柵極電極的圖案化中使用干式蝕刻的情況下，由 于使重疊面積為4(^n^以下且柵極電極的膜厚為300nm以下，因此
也能夠?qū)崿F(xiàn)特性偏差較少的薄膜晶體管。與通過(guò)濕式蝕刻進(jìn)行圖案 化的情況相比，通過(guò)干式蝕刻進(jìn)行圖案化可以進(jìn)行微細(xì)加工，能夠 不將柵極電極的截面形狀加工為楔面形狀(相對(duì)于基板面傾斜的形 狀)，而是加工為相對(duì)于基板面垂直的形狀。因此，能夠改善晶體 管特性中重要的線寬控制性等。
下面詳細(xì)地說(shuō)明本發(fā)明的優(yōu)選方式。
優(yōu)選上述柵極電極的膜厚為200nm以下。由此，在通過(guò)等離子
蝕刻等進(jìn)行柵極電極的圖案化時(shí)能夠縮短蝕刻時(shí)間，因此能夠進(jìn)一 步抑制固定電荷蓄積在柵極絕緣膜上造成的TFT的特性偏差。
優(yōu)選上述電路基板具有連接到柵極電極的柵極配線，上述柵極 配線是在柵極電極的層結(jié)構(gòu)上增加配線層而構(gòu)成的。在此，柵極配 線是指向柵極電極傳輸信號(hào)的配線。在柵極電極具有層結(jié)構(gòu)的情況 下，通過(guò)使柵極配線具有與柵極電極具有同樣的層結(jié)構(gòu)的配線層結(jié) 構(gòu)，并由在該配線層結(jié)構(gòu)中進(jìn)一步增加1層以上的配線層的2層以上
的配線層構(gòu)成，由此配線層之間被電連接，其結(jié)果是與僅具有與 柵極電極同樣的層結(jié)構(gòu)的配線層結(jié)構(gòu)的情況相比能實(shí)現(xiàn)柵極配線 的低電阻化。例如，在將具有與柵極電極同樣的層結(jié)構(gòu)的配線層結(jié) 構(gòu)作為第一柵極配線、將新增加的配線層作為第二柵極配線的情況 下，本方式的柵極配線的結(jié)構(gòu)可以考慮在第一柵極配線的正上方 配置有第二柵極配線的方式，在第一柵極配線和第二是柵極配線之 間配置層間膜、第一柵極配線和第二柵極配線通過(guò)接觸孔連接的方式。另外，同樣地，柵極配線也可以由3層以上的配線層構(gòu)成，增 加到柵極電極的層結(jié)構(gòu)中的配線層的層數(shù)既可以是l層，也可以是2 層以上。
在上述柵極電極的膜厚薄到300nm以下的情況下，用與柵極電 極相同的工序形成的配線層的電阻增加。因此，為了實(shí)現(xiàn)柵極配線 的低電阻化，由在柵極電極的層結(jié)構(gòu)中增加l層以上的配線層而構(gòu) 成的2層以上的配線層構(gòu)成柵極配線，由此能夠使柵極配線低電阻 化，因此，能夠抑制信號(hào)延遲、電阻增大引起的發(fā)熱等。另外，用 2層以上的配線層形成柵極配線，由此能夠?qū)崿F(xiàn)低電阻化，因此能 夠縮小柵極配線寬度。另外，在用與柵極配線相同的工序形成在顯 示部中所形成的配線的情況下，用與柵極配線相同的工序形成用于 使顯示部的像素進(jìn)行切換的TFT的柵極配線、輔助電容配線以及輔 助電容電極等并對(duì)其進(jìn)行2層化，由此能夠?qū)崿F(xiàn)低電阻化和/或縮小 配線寬度。通過(guò)縮小配線寬度能夠提高顯示部的開(kāi)口率。此外，優(yōu) 選柵極配線、輔助電容配線以及輔助電容電極的電阻為600Q/口以 下。作為2層化的配線層，能夠舉出通過(guò)與柵極電極相同的制造工 序而形成的配線層、與源極電極同時(shí)形成的配線層等。另外，形成 柵極配線的各配線層可以用相同的材料形成，也可以用不同的材料 形成。
優(yōu)選上述柵極絕緣膜包含氧化硅，更優(yōu)選是將硅酸乙酯(Tetra Ethyl Ortho Silicate: TEOS)用作原料氣體而形成的氧化硅膜。通 過(guò)使柵極絕緣膜包含氧化硅能夠?qū)崿F(xiàn)缺陷密度較低的柵極絕緣膜， 因此，與使用缺陷密度比較高的氮化硅膜的情況相比能夠抑制固定 電荷注入柵極絕緣膜，能夠?qū)崿F(xiàn)特性偏差較小的薄膜晶體管。
優(yōu)選上述柵極絕緣膜包含氮化硅。雖然氮化硅膜的缺陷密度較 高，被認(rèn)為容易引入電荷，但是根據(jù)本發(fā)明，即使在將氮化硅用作 柵極絕緣膜的情況下，由于使重疊面積為5(Vr^以下和200nm以下， 因此，也能夠?qū)崿F(xiàn)特性偏差較少的薄膜晶體管。 一般，氮化硅的介 電常數(shù)是氧化硅的介電常數(shù)的大致2倍，因此，在由氮化硅膜形成 的柵極絕緣膜與由氧化硅膜形成的柵極絕緣膜的電容相等的情況下，氮化硅膜可以使柵極氧化膜的膜厚為大致2倍。由此，能夠提高柵極絕緣膜的擊穿耐壓。另外，作為柵極絕緣膜，也能夠?qū)⑹鼓ず褫^厚的氮化硅膜配置在上層、使缺陷密度較少且與半導(dǎo)體層的界
面特性良好的氧化硅膜配置在下層的氮化硅/氧化硅的2層結(jié)構(gòu)用
作柵極絕緣膜。
優(yōu)選上述柵極絕緣膜的膜厚形成為60nm以下。在超過(guò)60nm時(shí)，電容降低，因此，在重疊面積縮小為50^11112以下的情況下，有可能無(wú)法實(shí)現(xiàn)晶體管穩(wěn)定的動(dòng)作。另外，優(yōu)選柵極絕緣膜的膜厚形成為30nm以上。在柵極絕緣膜的膜厚不到30nm的情況下，柵極絕緣膜的擊穿耐壓降低，因此，電路基板的制造成品率有可能降低。另夕卜，在柵極絕緣膜的膜厚較薄的情況下，通過(guò)等離子蝕刻對(duì)柵極電極進(jìn)行圖案化時(shí)，注入柵極絕緣的每一單位體積的電荷量增大，因此，有可能引起薄膜晶體管的特性偏差。
上述柵極絕緣膜可以形成在與柵極電極不重疊的源極和漏極區(qū)域的上層，也可以不形成在與柵極電極不重疊的源極和漏極區(qū)域的上層。在柵極絕緣膜形成在源極和漏極區(qū)域的上層的情況下，蝕刻時(shí)間較短，因此，對(duì)柵極絕緣膜的損壞較少。
另外，本發(fā)明也是具備上述電路基板的顯示裝置。通過(guò)具備上述電路基板，能夠?qū)崿F(xiàn)在基板上具有具備高性能且特性偏差較少的薄膜晶體管的單片電路的顯示裝置。作為顯示裝置，能夠舉出液晶顯示裝置、有機(jī)EL顯示裝置等。另外，該顯示裝置被單片化，因此適用于便攜電話、PDA等高性能便攜信息終端。發(fā)明效果
根據(jù)本發(fā)明的電路基板和顯示裝置，能夠提供具備抑制閾值電壓、導(dǎo)通電流偏差的、高性能的薄膜晶體管的電路基板和具備上述電路基板的顯示裝置。


圖l是表示實(shí)施方式l的電路基板的結(jié)構(gòu)的平面示意圖。圖2是表示圖1中的單片電路部?jī)?nèi)的薄膜晶體管的結(jié)構(gòu)的截面示意圖。
圖3是表示圖1中的單片電路部?jī)?nèi)的柵極配線的結(jié)構(gòu)的截面示意圖。
圖4是表示實(shí)施方式1、 4以及比較例1的電路基板上所形成的薄膜晶體管的Vth的特性偏差的圖。
圖5是表示實(shí)施方式1、 4以及比較例1的電路基板上所形成的薄
膜晶體管的導(dǎo)通電流的特性偏差的圖。
圖6表示實(shí)施方式1 6和比較例1 9的電路基板上所形成的薄膜晶體管的每一基板的Vth的基板面內(nèi)偏差。
圖7表示實(shí)施方式1 6和比較例1 9的電路基板上所形成的薄
膜晶體管的每一基板的導(dǎo)通電流的基板面內(nèi)偏差。
圖8表示改變柵極電極膜厚時(shí)的Nch區(qū)域的電阻值的偏差。圖9-l是用于說(shuō)明TFT的特性偏差的、表示TFT的結(jié)構(gòu)的截面示意圖。
圖9-2是用于說(shuō)明TFT的特性偏差的、表示TFT的結(jié)構(gòu)的截面示意圖。
圖9-3是用于說(shuō)明TFT的特性偏差的、表示TFT的結(jié)構(gòu)的截面示意圖。
圖9-4是用于說(shuō)明TFT的特性偏差的、表示TFT的結(jié)構(gòu)的截面示意圖。
圖10表示在現(xiàn)有技術(shù)的像素電極中所用的TFT的截面示意圖。圖ll是表示在現(xiàn)有技術(shù)的像素電極中所形成的、2層化的柵極配線的截面示意圖。附圖標(biāo)記說(shuō)明
10、 110:玻璃基板；11、 111:底涂膜；12、 112:半導(dǎo)體層；13、 113:柵極絕緣膜；14:第一柵極配線；14a、 114:柵極電極；15:帽層；16、 116:層間絕緣膜；17:第二柵極配線；18:抗蝕劑；50a、 50b:單片電路部；60:像素區(qū)域(顯示部)；100:電路基板；115:第一柵極配線；118:第二柵極配線。
具體實(shí)施例方式
下面例舉實(shí)施方式，參照附圖進(jìn)一步詳細(xì)地說(shuō)明本發(fā)明，但本發(fā)明不局限于這些實(shí)施方式。實(shí)施方式l
圖l是表示實(shí)施方式l的電路基板的結(jié)構(gòu)的平面示意圖。圖2是表示圖l中的單片電路部50a和50b內(nèi)所配置的薄膜晶體管(TFT)的結(jié)構(gòu)的截面示意圖，圖3是表示單片電路部50a和50b內(nèi)的柵極配線部分的結(jié)構(gòu)的截面示意圖。在實(shí)施方式l中，電路基板被用于具有由多個(gè)像素構(gòu)成的像素區(qū)域的顯示裝置。
首先，說(shuō)明TFT的結(jié)構(gòu)。
如圖l、 2和3所示，實(shí)施方式1的電路基板在基板10上具有像素區(qū)域(顯示部)60以及單片電路部50a和50b。在配置在單片電路部50a和50b中的薄膜晶體管(TFT)中，如圖2所示，在基板10上，膜厚為50nm的氧氮化硅(SiON)膜和膜厚為100nm的氧化硅(Si02)按該順序?qū)盈B而成的底涂膜ll、由膜厚為50nm的多晶硅(p-Si)膜構(gòu)成的半導(dǎo)體層12、由膜厚為50nm的SiO2膜構(gòu)成的柵極絕緣膜13形成在半導(dǎo)體層12的溝道區(qū)域上。
在柵極絕緣膜13上配置有按順序?qū)盈B膜厚為3 0 n m的氮化鉭(TaN)和膜厚為170nm的鎢(W)而成的柵極電極14a。柵極電極14a的柵極長(zhǎng)度為2pm，柵極寬度為10pm，半導(dǎo)體層12和柵極電極的重疊面積為20pm2。
在柵極電極上，按順序?qū)盈B由膜厚為50nm的SiO2膜構(gòu)成的帽層(未圖示)以及從基板側(cè)起由膜厚為250nm的氮化硅(SiNx)膜和膜厚為450nm的SiO2膜的2層結(jié)構(gòu)構(gòu)成的層間膜16。
下面說(shuō)明單片電路部?jī)?nèi)的柵極配線的結(jié)構(gòu)。
如圖3所示，單片電路部?jī)?nèi)的柵極配線部分中，在基板10上的整個(gè)面上按順序形成底涂膜11和柵極絕緣膜13。并且，在柵極絕緣膜13上，配置與柵極電極14a同時(shí)形成的第一柵極配線14。優(yōu)選柵極配線部分不與通過(guò)與柵極配線和構(gòu)成薄膜晶體管的半導(dǎo)體層相同的成膜工序和圖案化工序形成的半導(dǎo)體層重疊。在其上配置有帽層(未圖示)和層間膜16，該帽層是用與形成配置在單片電路部50a和50b上的TFT的工序相同的工序形成的。在第一柵極配線14的正上方的區(qū)域內(nèi)，不配置帽層以及層間膜16，與單片電路部?jī)?nèi)的TFT的源極電極(未圖示)同時(shí)形成的第二柵極配線17重疊在第一柵極配線14的正上方，使柵極配線整體的電阻較低。此外，第二柵極配線17被配置為不與柵極電極14a重疊。
下面說(shuō)明實(shí)施方式l的電路基板的制造方法。
首先，作為預(yù)處理，對(duì)基板10進(jìn)行洗凈和退火?；?0沒(méi)有特別限定，從成本等觀點(diǎn)出發(fā)，優(yōu)選玻璃基板、樹(shù)脂基板等。然后進(jìn)行下面(1) ~ (11)的工序。
(1) 底涂膜的形成工序
在基板10上，通過(guò)等離子化學(xué)氣體沉積(Plasma EnhancedChemical Vapor Deposition: PECVD)法等形成SiON膜和Si02膜，形成底涂膜ll。作為用于形成SiON膜的原料氣體，能夠舉出甲硅烷(SiH4)、 一氧化氮?dú)怏w(N20)以及氨(NH3)的混合氣體等。優(yōu)選將四乙基正硅酸鹽(Tetra Ethyl Ortho Silicate: TEOS)氣體用作原料氣體形成Si02膜。此外，也可以用將SiHU和NH3的混合氣體等用作原料氣體的氮化硅(SiNx)膜等。
(2) 半導(dǎo)體層的形成工序通過(guò)PECVD法等形成非晶硅(a-Si)膜。作為形成a-Si膜的原
料氣體，能夠舉出例如甲硅垸(SiH4)、乙硅烷(Si2H6)等。
在通過(guò)PECVD形成的a-Si膜中包含氫，因此在約50(TC時(shí)進(jìn)行降低a-Si層中的氫濃度的處理(脫氫處理)。另外，也可以不做脫水處理，而涂布金屬催化劑，進(jìn)行用于CG (Continuous Grain;連續(xù)粒狀)-硅化的預(yù)處理。然后進(jìn)行激光退火，對(duì)a-Si膜進(jìn)行溶解、冷卻、固化，形成p-Si膜。在本實(shí)施方式中，使用了受激準(zhǔn)分子激光器。在p-Si膜的形成中，也可以進(jìn)行固相結(jié)晶法的熱處理來(lái)作為激光退火的預(yù)處理。然后，通過(guò)四氟化碳(CF4)氣體進(jìn)行干式蝕刻，對(duì)p-Si膜進(jìn)行圖案化，形成半導(dǎo)體層12。
(3) 柵極絕緣膜的形成工序然后，將TEOS氣體用作原料氣體來(lái)形成由氧化硅構(gòu)成的柵極
絕緣膜13。在使用了用TEOS氣體形成的氧化硅膜的情況下，與將氮化硅膜用作柵極絕緣膜時(shí)比較，能夠抑制特性偏差。柵極絕緣膜13的材質(zhì)沒(méi)有特別限定，也可以使用SiNx膜、SiON膜等，作為用于形成SiNx膜和SiON膜的原料氣體，能夠舉出與底涂膜的形成工序所述同樣的原料氣體。另外，柵極絕緣膜13也可以是由上述多種材料構(gòu)成的層疊體。
(4) 離子摻雜工序
由于NchTFT和PchTFT的閾值電壓存在偏移，因此對(duì)半導(dǎo)體層12的整個(gè)面進(jìn)行粒子摻雜。這是因?yàn)樵诨?0上成膜的硅的閾值電壓整體地向負(fù)方向偏移，通過(guò)對(duì)半導(dǎo)體層12的整個(gè)面摻雜硼等3價(jià)原子能夠?qū)ch晶體管的閾值電壓調(diào)整為最合適電壓。此外，在不需要控制PchTFT的閾值電壓的情況下，也可以不進(jìn)行該摻雜。
(5) 雜質(zhì)注入工序(NchTFT區(qū)域)
為了控制NchTFT的閾值，通過(guò)光刻法等用抗蝕劑膜覆蓋PchTFT的形成區(qū)域后，通過(guò)離子摻雜法等對(duì)半導(dǎo)體層12中的NchTFT的柵極區(qū)域摻雜硼等3價(jià)原子。對(duì)柵極區(qū)域的摻雜是為了調(diào)整N溝道和P溝道的閾值，由此對(duì)N溝道的閾值進(jìn)行調(diào)整。另外，通過(guò)對(duì)該柵極區(qū)域進(jìn)行摻雜能夠提高柵極區(qū)域的電傳導(dǎo)性。
(6) 柵極電極和第一柵極配線的形成工序使用濺射法等形成氮化鉭(TaN)膜和鎢(W)膜。然后，在
基板上涂布抗蝕劑膜，通過(guò)光刻法使抗蝕劑膜形成所希望的形狀的圖案后，通過(guò)使用了感應(yīng)耦合等離子(Inductively coupled plasma:ICP)蝕刻裝置的等離子蝕刻來(lái)形成第一柵極配線14。
ICP蝕刻裝置由處理室、排氣系統(tǒng)、處理氣體供給系統(tǒng)、電介質(zhì)壁、高頻天線以及下部電極(基板臺(tái))等構(gòu)成，其中，所述處理室用于收納處理基板并進(jìn)行蝕刻，所述排氣系統(tǒng)用于將該處理室設(shè)定為真空，所述處理氣體供給系統(tǒng)用于向處理室供給處理氣體，所述電介質(zhì)壁被設(shè)置在處理室內(nèi)的上部，所述高頻天線被設(shè)置在該電介質(zhì)壁的上部，用于在處理室內(nèi)形成用于將處理氣體轉(zhuǎn)化為等離子體的感應(yīng)電場(chǎng)，所述下部電極能夠?yàn)榱藢⒃谔幚硎覂?nèi)激發(fā)的等離子中的離子有效地引入處理基板而施加高頻電力。
首先，將向高頻天線供給的電力設(shè)定為2000W，向基板臺(tái)供給的偏壓電設(shè)定為500W，處理室內(nèi)的壓力設(shè)定為2.0Pa，四氟化碳(CF4)氣體的流量設(shè)定為200cmVmin，氯(Cl2)氣的流量設(shè)定為100cmVmin，氧(02)氣的流量設(shè)定為200cmVmin，將抗蝕劑用作掩模進(jìn)行干式蝕刻，除去從抗蝕劑露出的鎢膜。由此，形成成為柵極電極14a的上層的鎢層。在這種情況下，鴇膜相對(duì)于氮化鉭膜的選擇比例(蝕刻率的比例)為10以上。
然后，將對(duì)高頻天線供給的電力設(shè)定為2000W，向基板臺(tái)供給的偏壓電力設(shè)定為150W，處理室內(nèi)的壓力設(shè)定為2.0Pa，四氟化碳?xì)怏w的流量設(shè)定為100cmVmin，氯氣的流量設(shè)定為100cmVmin，將抗蝕劑用作掩模進(jìn)行干式蝕刻，除去從抗蝕劑露出的氮化鉭膜，形成成為柵極電極14a的下層的氮化鉭層。由此，形成由鎢層和氮化鉭層構(gòu)成的2層結(jié)構(gòu)的柵極電極。另外，用檢測(cè)等離子發(fā)光光譜變化的終點(diǎn)探測(cè)器(終點(diǎn)檢測(cè)器)對(duì)鴇膜的蝕刻終點(diǎn)和氮化鉭膜的蝕刻終點(diǎn)進(jìn)行檢測(cè)。此外，為了避免氮化鉭膜的膜殘留，從氮化鉭膜蝕刻終點(diǎn)起進(jìn)行大致10sec的過(guò)蝕刻。從抑制等離子造成的損壞的觀點(diǎn)出發(fā)，優(yōu)選過(guò)蝕刻的時(shí)間較短。此外，各氣體的流量表示1013Pa、 (TC時(shí)的值。
柵極電極14a與第一柵極配線14同時(shí)形成。此時(shí)，通過(guò)使柵極電極14a的膜厚為200nm以下能夠縮短蝕刻時(shí)間，能夠防止電荷注入柵極絕緣膜13。柵極電極14a的柵極長(zhǎng)度為2pm，柵極寬度為10pm。作為構(gòu)成柵極電極14a的金屬，能夠舉出鉭(Ta)、鉬(Mo)、鉬鎢(MoW)、鋁(Al)等低電阻金屬以及表面平坦、特性穩(wěn)定的高熔點(diǎn)金屬等。另外，柵極電極14a也可以是由上述多種材料構(gòu)成的層疊體。
(7)源極和漏極區(qū)域的形成工序然后，為了形成Nch和PchTFT的源極和漏極區(qū)域，通過(guò)光刻法使抗蝕劑膜形成所希望形狀的圖案，然后，在NchTFT中通過(guò)離子摻雜法等向成為源極和漏極區(qū)域的區(qū)域高濃度地?fù)诫s磷等5價(jià)原
子，在PchTFT中通過(guò)離子摻雜法等向成為源極和漏極區(qū)域的區(qū)域 高濃度地?fù)诫s硼等3價(jià)原子。此時(shí)，根據(jù)需要，也可以形成LDD (Lightly Doped Drain:輕摻雜)結(jié)構(gòu)。然后，為了使存在于半導(dǎo) 體層12中的雜質(zhì)離子活化，進(jìn)行約70(TC、 5分鐘的熱活化處理。由 此，能夠提高源極和漏極區(qū)域的電傳導(dǎo)性。作為其它活化的方法， 能夠舉出照射準(zhǔn)分子激光的方法等。
(8) 帽層和層間膜的形成工序
然后，通過(guò)將TEOS用作原料氣體的PECVD法，形成由SiOj莫 構(gòu)成的帽層(未圖示)，然后，在基板的整個(gè)面上形成層間膜16。 帽層(未圖示)和層間膜16的材料也可以使用SiNx膜、SiON膜等。
(9) 接觸孔的形成工序
然后，通過(guò)旋涂法等在層間膜16上形成抗蝕劑膜后，通過(guò)光刻 法將抗蝕劑膜圖案化為所希望的形狀，使用氟酸系的蝕刻溶液對(duì)帽 層(未圖示)、層間膜16以及柵極絕緣膜13進(jìn)行濕式蝕刻，形成用 于連接源極和漏極電極(未圖示)與半導(dǎo)體層12的源極區(qū)域和漏極 區(qū)域的接觸孔。在蝕刻中也可以使用干式蝕刻。另外，對(duì)形成在配 置有第一柵極配線14的區(qū)域的上層的帽層和層間膜16也進(jìn)行蝕刻。 由此，在后述的源極和漏極電極的形成工序中，能使第二柵極配線 17重疊在第一柵極配線14的正上方。
(10) 氫封端工序 為了進(jìn)行半導(dǎo)體層12的溝道部和柵極絕緣膜13的界面中的氫
封端，進(jìn)行大致400。C、 l小時(shí)的熱處理。此外，氫的供給源是作為 層間膜16的氮化硅膜中所含有的氫。
(11) 源極和漏極電極以及第二柵極配線的形成工序 然后，通過(guò)濺射法等，按順序形成鈦(Ti)膜、鋁(Al)膜、
Ti膜。然后，通過(guò)光刻法使抗蝕劑膜形成所希望形狀的圖案后，通 過(guò)干式蝕刻對(duì)Ti/ Al/Ti的金屬層疊膜進(jìn)行圖案化，形成源極和漏極 電極。此時(shí)，源極和漏極電極與源極區(qū)域和漏極區(qū)域通過(guò)形成在帽 層(未圖示)、層間膜16以及柵極絕緣膜13中的接觸孔被導(dǎo)通。另外，在第一柵極配線14的正上方形成第二柵極配線17，由此能夠使 柵極配線低電阻化。
通過(guò)以上工序，完成本發(fā)明的電路基板所具有的高性能的薄膜 晶體管。
此外，也能夠同時(shí)形成像素區(qū)域的TFT。
實(shí)施方式2
實(shí)施方式2的電路基板除薄膜晶體管的柵極長(zhǎng)度為3pm、柵極 寬度為10pm、重疊面積為30^11112之外，與實(shí)施方式l的結(jié)構(gòu)相同。 實(shí)施方式3
實(shí)施方式3的電路基板除薄膜晶體管的柵極長(zhǎng)度為3.5pm、柵極 寬度為10pm、重疊面積為35^11112之外，與實(shí)施方式l的結(jié)構(gòu)相同。 實(shí)施方式4
實(shí)施方式4的電路基板除薄膜晶體管的柵極電極的膜厚為 300nm之外，與實(shí)施方式l的結(jié)構(gòu)相同。 實(shí)施方式5
實(shí)施方式5的電路基板除薄膜晶體管的柵極電極的膜厚為 300nm之外，與實(shí)施方式2的結(jié)構(gòu)相同。 實(shí)施方式6
實(shí)施方式6的電路基板除薄膜晶體管的柵極電極的膜厚為 300nm之外，與實(shí)施方式3的結(jié)構(gòu)相同。 比較例1
比較例l的電路基板除配置在單片電路部的薄膜晶體管的柵極 電極的膜厚為370nm之外，與實(shí)施方式l的結(jié)構(gòu)相同。柵極電極的 等離子蝕刻在與實(shí)施方式l同樣的條件下進(jìn)行，蝕刻終點(diǎn)用終點(diǎn)探 測(cè)器來(lái)決定。
比較例2
比較例2的電路基板除配置在單片電路部的薄膜晶體管的柵極 電極的膜厚為370nm之外，與實(shí)施方式2的結(jié)構(gòu)相同。 比較例3
比較例3的電路基板除配置在單片電路部的薄膜晶體管的柵極電極的膜厚為370nm之外，與實(shí)施方式3的結(jié)構(gòu)相同。 比較例4、 5和6
比較例4的電路基板除配置在單片電路部的薄膜晶體管的柵極 長(zhǎng)度為5ium、柵極寬度為10)am、重疊面積為50)im之外，與實(shí)施方 式l的結(jié)構(gòu)相同，柵極電極的膜厚為200nm。另外，比較例5和6的 電路基板除配置在單片電路部的薄膜晶體管的柵極電極的膜厚分 別為300nm、 370nm之外，與比較例4的結(jié)構(gòu)相同。
比較例7、 8和9
比較例7的電路基板除配置在單片電路部的薄膜晶體管的柵極 長(zhǎng)度為8pm、柵極寬度為10pm、重疊面積為80pr^之外，與實(shí)施方 式l的結(jié)構(gòu)相同，柵極電極的膜厚為200nm。另外，比較例8和9的 電路基板除配置在單片電路部的薄膜晶體管的柵極電極的膜厚分 別為300nm、 370nm之外，與比較例7的結(jié)構(gòu)相同。
對(duì)實(shí)施方式1 6和比較例1 9的評(píng)價(jià)
圖4是表示在實(shí)施方式1和4、比較例l的電路基板中測(cè)定在同一 基板上的500itim以內(nèi)相鄰的Pch和NchTFT的閾值電壓(Vth)的結(jié)果 的圖，橫軸示出NchTFT的Vth，縱軸示出PchTFT的Vth。 X是對(duì)實(shí)施 方式l的電路基板的測(cè)定結(jié)果，A是對(duì)實(shí)施方式4的電路基板的測(cè)定 結(jié)果。O和口是對(duì)比較例l的電路基板的測(cè)定結(jié)果，O與口是用同 一工序制造的不同的電路基板的結(jié)果。有多個(gè)相同符號(hào)的點(diǎn)是在同 一電路基板中改變測(cè)定位置來(lái)測(cè)定Vth而得到的。
如圖4所示，可知在柵極電極的膜厚d為200nm的實(shí)施方式l和 柵極電極的膜厚d為300nm的實(shí)施方式2的電路基板中，Vth的偏差較 小，在柵極電極的膜厚d為370nm的比較例l的電路基板中，Vth的偏 差較大。
圖5是表示在實(shí)施方式1和4、比較例1的電路基板中測(cè)定在同一 基板上的500pm以內(nèi)相鄰的Pch和NchTFT的導(dǎo)通電流(I。n)的結(jié)果 的圖，橫軸示出NchTFT的I。n，縱軸示出PchTFT的I。n。 X、 △、〇 以及口與圖4的情況同樣，是對(duì)實(shí)施方式l的電路基板、實(shí)施方式4 的電路基板以及比較例1的在相同條件下制造的2個(gè)電路基板的測(cè)定結(jié)果。
如圖5所示，可知在柵極電極的膜厚d為200nm的實(shí)施方式l和 柵極電極的膜厚d為300nm的實(shí)施方式2的電路基板中，1。。的偏差較 小，在柵極電極的膜厚d為370nm的比較例l的電路基板中，1。 的偏
差較大。
圖6是在實(shí)施方式1 6和比較例1 9的電路基板上測(cè)定用同一 工序形成的Pch和NchTFT的多個(gè)位置的Vth，表示每一基板的Vth的 基板面內(nèi)偏差3cr (Vth)的圖。3cj (Vth)表示在同一基板面內(nèi)測(cè)定 255個(gè)位置時(shí)的Vth的標(biāo)準(zhǔn)偏差的3倍的值。橫軸是柵極電極膜厚， 縱軸是Vth的標(biāo)準(zhǔn)偏差的3倍的值。用O表示的測(cè)定點(diǎn)是在NchTFT 中的重疊面積為20^1112時(shí)，使柵極電極膜厚變?yōu)?00nm、 300nm以及 370nm時(shí)的測(cè)定點(diǎn)，分別相當(dāng)于實(shí)施方式l、實(shí)施方式4以及比較例 1。用X表示的測(cè)定點(diǎn)是在PchTFT中的重疊面積為20^m^時(shí)，使柵 極電極膜厚變?yōu)?00nm、 300nm以及370nm時(shí)的測(cè)定點(diǎn)，分別相當(dāng) 于實(shí)施方式l、實(shí)施方式4以及比較例1。用O表示的測(cè)定點(diǎn)是在 NchTFT中的重疊面積為30pm2時(shí)，使柵極電極膜厚變?yōu)?00nm 、 300nm以及370nm時(shí)的測(cè)定點(diǎn)，分別相當(dāng)于實(shí)施方式2、實(shí)施方式5 以及比較例2 。用△表示的測(cè)定點(diǎn)是在NchTFT中的重疊面積為 35^11112時(shí)，使柵極電極膜厚變?yōu)?00nm、 300nm以及370nm時(shí)的測(cè)定 點(diǎn)，分別相當(dāng)于實(shí)施方式3、實(shí)施方式6以及比較例3。用令表示的 測(cè)定點(diǎn)是在NchTFT中的重疊面積為50^im、寸，使柵極電極膜厚變?yōu)?200nm、 300nm以及370nm時(shí)的測(cè)定點(diǎn)，分別相當(dāng)于比較例4、比較 例5以及比較例6。用口表示的測(cè)定點(diǎn)是在NchTFT中的重疊面積為 80pm2時(shí)，使柵極電極膜厚變?yōu)?00nm、 300nm以及370nm時(shí)的測(cè)定 點(diǎn)，分別相當(dāng)于比較例7、比較例8以及比較例9。
如圖6所示，可知在重疊面積為5Opm2的情況和重疊面積為 80^11112的情況下，即使柵極電極的膜厚變化，3d(Vth)也較小，因 此在TFT的Vth中不產(chǎn)生偏差?？芍谥丿B面積為35^11112的情況下， 柵極電極的膜厚為370nm時(shí)，3cj(Vth)增加，在TFT的Vth中開(kāi)始產(chǎn) 生偏差?？芍谥丿B面積為20^11112的情況和重疊面積為30)111112的情況下，柵極電極的膜厚為200nm時(shí)，Vth的偏差較小，膜厚越增加3cr (Vth)越大，在每一基板中3cr (Vth)的值都會(huì)產(chǎn)生偏差。
圖7是測(cè)定在實(shí)施方式1 6和比較例1 9的電路基板上用同一 工序形成的Pch和NchTFT的多個(gè)位置的I。n，表示每一基板的I。n的基 板面內(nèi)偏差3cj (I。n)的圖。3cj (I。n)表示在同一基板面內(nèi)測(cè)定255
個(gè)位置時(shí)的I。n的標(biāo)準(zhǔn)偏差。橫軸是柵極電極膜厚，縱軸是3d(I。J。
〇、X、 、 △、令以及口是與圖6的情況相同的實(shí)施方式或者比
較例中的測(cè)定結(jié)果。
如圖7所示，在重疊面積s為50pn^的情況和重疊面積s為80^im2 的情況下，即使柵極電極的膜厚變化，3cr(I。J也較小?？芍谥?疊面積s為35nn^的情況下，當(dāng)柵極電極的膜厚為370nm時(shí)，3ci(Vth) 增加，TFT的Vth中開(kāi)始產(chǎn)生偏差?？芍谥丿B面積s為20pn^的情況 和重疊面積s為30)an^的情況下，柵極電極的膜厚為200nm時(shí)，不發(fā) 生特性偏差，但是膜厚越增加3cj (I。n)越大，另外，在每一基板中 3cj (I。n)的值都產(chǎn)生偏差。
在圖8中，在實(shí)施方式l、實(shí)施方式4以及比較例1的電路基板上 用同一工序形成的多個(gè)Nch區(qū)域的基板面內(nèi)測(cè)定255個(gè)位置的電阻 值，將其結(jié)果用3倍的標(biāo)準(zhǔn)偏差3cj (p)表示。此外，Nch區(qū)域的電 阻值是在測(cè)定Vth和I。J勺TFT的lcm以內(nèi)的區(qū)域內(nèi)設(shè)置源極、漏極的 片電阻測(cè)定用TEG (test element group:檢測(cè)元件組)、用四端子法
來(lái)測(cè)定的。另外，這種情況下的Neh區(qū)域的電阻值的偏差能夠等同
視為未向柵極電極施加電壓時(shí)的源極區(qū)域與漏極區(qū)域之間的電阻 值的偏差。這種情況下的重疊面積為20^im2，使柵極電極的膜厚變 為200、 300、 370nm來(lái)進(jìn)行測(cè)定。如圖8所示，可知3a (p)沒(méi)有與 柵極電極的膜厚相關(guān)地發(fā)生變化。在改變柵極電極膜厚而形成的 TFT中，柵極區(qū)域的電阻值的偏差不存在膜厚相關(guān)性，因此，認(rèn)為 在TFT特性中產(chǎn)生偏差的原因由注入柵極絕緣膜的電荷引起。 對(duì)特性偏差的原因的研究
從圖4 圖8示出的結(jié)果來(lái)看，可知重疊面積為40jLin^以下的 TFT的Vth和I。n中產(chǎn)生特性偏差，可知該特性偏差不在重疊面積較大的TFT中產(chǎn)生，而是重疊面積較小的TFT中特有的現(xiàn)象。另外，可
知重疊面積為30^1112時(shí)，Vth和I。n的偏差變得更顯著?？芍丿B面積
為20^in^以下時(shí)，變得進(jìn)一步顯著。并且，可知這些特性偏差能夠 通過(guò)使柵極電極的膜厚為300nm以下來(lái)抑制，能夠通過(guò)使柵極電極 的膜厚為200nm以下來(lái)進(jìn)一步抑制。
從上述結(jié)果來(lái)看，想到會(huì)發(fā)生如下所示的現(xiàn)象。 用圖9-l 圖9-4說(shuō)明產(chǎn)生TFT特性偏差的原因。 圖9-l 圖9-4是表示改變重疊面積和膜厚時(shí)的TFT的結(jié)構(gòu)的截 面示意圖。這些TFT是在半導(dǎo)體層12上按順序?qū)盈B柵極絕緣膜13、 柵極電極14a以及抗蝕劑18而成的。圖9-l、圖9-2、圖9-3以及圖9-4 的柵極電極14a的膜厚分別為dl、 d2、 d3以及d4，重疊面積分別為 sl、 s2、 s3以及s4。此時(shí)，對(duì)應(yīng)各個(gè)TFT的柵極電極的膜厚的關(guān)系 *dl<d2<d3=d4，重疊面積的關(guān)系為shs2-s3〉s4。此外，圖中的"+ " 和"-"表示注入膜中的正電荷和負(fù)電荷。另外，圖中的空心箭頭 表示由進(jìn)行形成柵極電極的圖案化時(shí)所用的等離子蝕刻而導(dǎo)致的 離子注入。
為了形成柵極電極14a的圖案而利用等離子蝕刻，在柵極電極 14a上形成抗蝕劑18。實(shí)施等離子蝕刻時(shí)，等離子中的離子被注入 抗蝕劑18，帶正電。被該電荷感應(yīng)，柵極電極14a中帶負(fù)電荷。能 夠想到其結(jié)果是正電荷被注入柵極絕緣膜13，使TFT的特性中產(chǎn) 生偏差。通過(guò)這種機(jī)構(gòu)，如圖4 8所示，能夠說(shuō)明柵極電極的膜厚 越大并且重疊面積越小，在TFT的特性中越會(huì)產(chǎn)生偏差這一結(jié)果。
在圖9-l示出的TFT中，柵極電極14a的膜厚較薄，因此，進(jìn)行 等離子蝕刻的時(shí)間較短，注入柵極絕緣膜13的電荷量變少。在圖9-2 和圖9-3所示的TFT中，增加?xùn)艠O電極14a的膜厚，因此，進(jìn)行等離 子蝕刻的時(shí)間變長(zhǎng)，注入柵極絕緣膜13的電荷增加。另外，如圖9-4 示出的TFT那樣，在形成重疊面積較小的TFT的情況下，柵極電極 14a上的抗蝕劑18的單位體積的開(kāi)口面積較大，因此，電荷的注入 量較大，容易引入電荷。能夠想到其結(jié)果是柵極絕緣膜13中的每 單位體積的電荷變多，引起特性偏差。根據(jù)上述理由，在縮小重疊面積的情況下，通過(guò)使柵極電極的 膜厚變薄，能夠減少注入柵極絕緣膜的電荷量，因此，能夠?qū)崿F(xiàn)特 性偏差較少的TFT。
此外，本申請(qǐng)以2007年8月24日申請(qǐng)的日本國(guó)專(zhuān)利申請(qǐng) 2007-218769號(hào)為基礎(chǔ)，主張基于巴黎公約以及進(jìn)入國(guó)的法律的優(yōu) 先權(quán)。該申請(qǐng)的內(nèi)容的全部作為參照而被引入本申請(qǐng)中。
權(quán)利要求
1.一種電路基板，在基板上具備單片電路，其中所述單片電路具有薄膜晶體管，所述電路基板的特征在于在該薄膜晶體管中，半導(dǎo)體層、柵極絕緣膜以及柵極電極按該順序?qū)盈B，該柵極電極與半導(dǎo)體層重疊的面積為40μm2以下，膜厚為300nm以下。
2. 根據(jù)權(quán)利要求l所述的電路基板，其特征在于上述柵極電極的膜厚為200nm以下。
3. 根據(jù)權(quán)利要求1或2所述的電路基板，其特征在于上述電路基板具有連接到柵極電極的柵極配線，該柵極配線是在柵極電極的層結(jié)構(gòu)中增加配線層而構(gòu)成的。
4. 根據(jù)權(quán)利要求1 3中的任一項(xiàng)所述的電路基板，其特征在于上述柵極絕緣膜包含氧化硅。
5. 根據(jù)權(quán)利要求1 3中的任一項(xiàng)所述的電路基板，其特征在于上述柵極絕緣膜包含氮化硅。
6. —種顯示裝置，其特征在于具備權(quán)利要求1 5中的任一項(xiàng)所述的電路基板。
全文摘要
本發(fā)明提供一種電路基板和具備該電路基板的顯示裝置，所述電路基板在單片電路中具有抑制特性偏差的高性能薄膜晶體管。本發(fā)明的電路基板是在基板上具備單片電路的電路基板，其中所述單片電路具有薄膜晶體管，在上述薄膜晶體管中，半導(dǎo)體層、柵極絕緣膜以及柵極電極按該順序?qū)盈B，上述柵極電極與半導(dǎo)體層重疊的面積為40μm²以下，膜厚為300nm以下。
文檔編號(hào)H01L29/786GK101647121SQ20088001029
公開(kāi)日2010年2月10日 申請(qǐng)日期2008年4月25日 優(yōu)先權(quán)日2007年8月24日
發(fā)明者森脅弘幸 申請(qǐng)人:夏普株式會(huì)社