專利名稱：多層疊堆自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存取存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明整體涉及 一 種自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存取存儲(chǔ) (STT-MRAM)器件，更具體地說(shuō)，本發(fā)明涉及一種這樣的多層疊 堆STT-MRAM器件及其制造方法，該STT-MRAM器件包括相鄰單 元的分別在不同層中形成的磁性隧道結(jié)(MTJ)。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)占有最大的存儲(chǔ)器市場(chǎng)。DRAM 包括用作1位的成對(duì)的MOS晶體管和電容器。因?yàn)镈RAM通過(guò)將 電荷存儲(chǔ)在電容器中來(lái)寫入數(shù)據(jù)，因此DRAM是一種需要周期性地 執(zhí)行刷新操作以避免丟失數(shù)據(jù)的易失性存儲(chǔ)器。
作為非易失性存儲(chǔ)器的實(shí)例，NAND/NOR閃速存儲(chǔ)器與硬盤一 樣，即使電源關(guān)斷也不會(huì)丟失所存儲(chǔ)的信號(hào)。具體地說(shuō)，在常見(jiàn)的存 儲(chǔ)器中NAND閃速存儲(chǔ)器具有最高的集成度。這種閃速存儲(chǔ)器由于 可以制成體積小于硬盤因而重量較輕，并且耐物理沖擊，存取速度高， 功率損耗小。因此，已經(jīng)將NAND閃速存儲(chǔ)器用作可移動(dòng)產(chǎn)品的存 儲(chǔ)介質(zhì)。然而，閃速存儲(chǔ)器的速度比DRAM的速度慢，并且具有高 的操作電壓。
存儲(chǔ)器的用途是各式各樣的。如上所述，因?yàn)镈RAM和閃速存 儲(chǔ)器具有不同的特性，因而分別適合于不同的產(chǎn)品。近來(lái)，已經(jīng)做出 各種嘗試來(lái)開(kāi)發(fā)兼具這兩種存儲(chǔ)器的優(yōu)點(diǎn)的存儲(chǔ)器。例如，相變RAM (PCRAM)、磁阻式RAM (MRAM)、聚合物RAM (PoRAM)、 以及電阻式RAM (ReRAM)。
在這些存儲(chǔ)器中，MRAM利用由磁性物質(zhì)的極化變化所產(chǎn)生的 電阻變化作為數(shù)字信號(hào)，該存儲(chǔ)器在低容量產(chǎn)品的商業(yè)化上是一種成 功的存儲(chǔ)器。此外，即使在暴露于輻射的情況下，利用磁性的MRAM
7也不會(huì)損壞，從而使其成為最穩(wěn)定的存儲(chǔ)器。
然而，包括與字線平行的數(shù)字線的傳統(tǒng)MRAM利用當(dāng)電流同時(shí) 在位線和數(shù)字線中流動(dòng)時(shí)所產(chǎn)生的磁場(chǎng)的矢量相加來(lái)寫入數(shù)據(jù)。也就
是說(shuō)，傳統(tǒng)MRAM需要包括位線和附加的數(shù)字線。因此，單元尺寸 變得較大，并且與其它存儲(chǔ)器相比單元效率降低。此外，當(dāng)傳統(tǒng) MRAM選擇一個(gè)單元來(lái)寫入數(shù)據(jù)時(shí)，未選擇的單元暴露在磁場(chǎng)中， 這被稱為半選擇(half-selection)現(xiàn)象。因此，會(huì)發(fā)生使相鄰單元反 轉(zhuǎn)的惱人現(xiàn)象。
近來(lái)，己經(jīng)開(kāi)發(fā)出來(lái)一種STT-MRAM，該存儲(chǔ)器不需要數(shù)字線 從而促進(jìn)了小型化，并且避免了由于寫入模式下的半選擇而產(chǎn)生惱人 現(xiàn)象。STT-MRAM利用一種自旋轉(zhuǎn)移力矩(spin transfer torque)現(xiàn) 象。當(dāng)具有對(duì)準(zhǔn)的自旋方向的高密度電流流過(guò)鐵磁體(ferromagnet) 時(shí)，若鐵磁體的磁化方向與電流的自旋方向不同，則鐵磁體的磁化方 向轉(zhuǎn)變?yōu)殡娏鞯淖孕较颉?br> 圖1是示出普通STT-MRAM的電路圖。
STT-MRAM可以包括連接在位線BL0、 BL1和電源線SLO至 SL3之間的MTJ和晶體管。
當(dāng)讀出/寫入數(shù)據(jù)時(shí)，根據(jù)通過(guò)字線WLO至WL3施加的電壓使 連接在電源線SLO至SL3和MTJ之間的晶體管導(dǎo)通，因而電流在電 源線SLO至SL3和位線BLO、 BLl之間流動(dòng)。在字線WLO至WL3 之間形成虛(dummy)字線DWL。根據(jù)形成源極/漏極的工序，可以 不形成虛字線DWL。
連接在位線BL與晶體管的源極/漏極區(qū)域之間的MTJ包括兩個(gè) 磁體層以及位于這兩個(gè)磁體層之間的隧道阻擋物。底部磁體層包括磁 化方向固定的固定(pinned)鐵磁體層。頂部磁體層包括自由鐵磁體 層，該自由鐵磁體層的磁化方向根據(jù)施加到MTJ上的電流方向改變。
MTJ寫入數(shù)據(jù)"0"或"1"，這是因?yàn)镸TJ的電阻值根據(jù)電流 方向改變。也就是說(shuō)，當(dāng)電流從電源線SL流向位線BL時(shí)，自由鐵 磁體層的磁化方向轉(zhuǎn)換成與固定鐵磁體層的磁化方向平行，從而存儲(chǔ) 數(shù)據(jù)"0"。另一方面，當(dāng)電流從位線BL流向電源線SL時(shí)，自由鐵磁體層的磁化方向轉(zhuǎn)換成與固定鐵電體層的磁化方向逆平行，從而存 儲(chǔ)數(shù)據(jù)"1"。
通過(guò)根據(jù)MTJ的磁化狀態(tài)檢測(cè)流過(guò)MTJ的電流量的差異來(lái)讀出 存儲(chǔ)在MTJ中的數(shù)據(jù)。
圖2是示出圖1的電路的剖視圖。
在具有器件隔離膜(FOX) 2和有源區(qū)3的硅基板1上形成柵電 極4 。在柵電極4之間形成連接插塞觸點(diǎn)(landing plug contact) 5 。
在連接插塞觸點(diǎn)5上形成電源線觸點(diǎn)6和底部電極觸點(diǎn)8。電源 線觸點(diǎn)6將電源線7連接至連接插塞觸點(diǎn)5。底部電極觸點(diǎn)8將MTJ 連接至連接插塞觸點(diǎn)5。 MTJ形成在同一表面上。
然而，當(dāng)芯片尺寸變小時(shí)，在相鄰的MTJ之間產(chǎn)生磁場(chǎng)干擾現(xiàn) 象。也就是說(shuō)，隨著MTJ之間的距離變小，因?yàn)橄嗤艠O的干擾而 使得自由鐵磁體層的磁化方向轉(zhuǎn)變。
因此，在減小傳統(tǒng)STT-MRAM的單元尺寸方面受到限制。
在MTJ中，熱穩(wěn)定性隨著MTJ的寬度與長(zhǎng)度的比例變大而增強(qiáng)。 此外，當(dāng)MTJ形成在同一表面上時(shí)，對(duì)尺寸的增大也有所限制。

發(fā)明內(nèi)容
本發(fā)明的各個(gè)實(shí)施例旨在改善STT-MRAM的單元結(jié)構(gòu)，以確保 MTJ的熱穩(wěn)定性并使相鄰MTJ之間的干擾最小化，從而改善 STT-MRAM的操作特性。
根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種多層疊堆自旋轉(zhuǎn)移力矩磁阻式 隨機(jī)存取存儲(chǔ)(STT-MRAM)器件可以包括第一磁性隧道結(jié)(MTJ)， 其連接至第一單元的第一源極/漏極區(qū)域；以及第二 MTJ，其連接至 與所述第一單元相鄰的第二單元的第一源極/漏極區(qū)域。所述第一 MTJ和所述第二 MTJ分別形成在不同的層中。
優(yōu)選的是，所述多層疊堆STT-MRAM還可以包括第一電源線， 其連接至所述第一單元的第二源極/漏極區(qū)域；以及第二電源線，其 連接至所述第二單元的第二源極/漏極區(qū)域。
在所述多層疊堆STT-MRAM器件中，所述第一電源線和所述第二電源線可以形成在同一層中。
在所述多層疊堆STT-MRAM器件中，所述第一單元和所述第二 單元可以分別形成在不同的有源區(qū)中。
優(yōu)選的是，所述多層疊堆STT-MRAM器件還可以包括共同的
電源線，其連接至由所述第一單元和所述第二單元所共享的第三源極 /漏極區(qū)域。
在所述多層疊堆STT-MRAM器件中，所述第一 MTJ和所述第 二 MTJ可以形成為具有正方形或矩形的形狀。
在所述多層疊堆STT-MRAM器件中，所述第一 MTJ和所述第 二MTJ各自的寬度與長(zhǎng)度的比例可以為1: l至l: 5。
在所述多層疊堆STT-MRAM器件中，所述第一 MTJ和所述第 二MTJ可以形成為具有圓形或橢圓形的形狀。
在所述多層疊堆STT-MRAM器件中，所述第一 MTJ和所述第 二MTJ各自的長(zhǎng)軸與短軸的比例可以為1: l至l: 5。
根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種制造多層疊堆STT-MRAM器件
的方法可以包括在半導(dǎo)體基板上形成第一柵電極和第二柵電極；在 所述第一柵電極和所述第二柵電極的上方形成第一電源線和第二電 源線，所述第一電源線連接至與所述第一柵電極相鄰的第一源極/漏 極區(qū)域，并且所述第二電源線連接至與所述第二柵電極相鄰的第二源 極/漏極區(qū)域；在所述第一電源線和所述第二電源線的上方形成第一 MTJ，所述第一 MTJ連接至與所述第一柵電極相鄰的第三源極/漏極 區(qū)域；以及在所述第一MTJ的上方形成第二MTJ，所述第二MTJ連 接至與所述第二柵電極相鄰的第四源極/漏極區(qū)域。
優(yōu)選的是，形成所述第一電源線和所述第二電源線的步驟包括 在所述第一柵電極和所述第二柵電極上形成第一層間絕緣膜；選擇性 地蝕刻所述第一層間絕緣膜以形成第一電源線觸點(diǎn)和第二電源線觸 點(diǎn)，所述第一電源線觸點(diǎn)和所述第二電源線觸點(diǎn)分別連接至所述第一 源極/漏極區(qū)域和所述第二源極/漏極區(qū)域；以及在所述第一層間絕緣 膜、所述第一電源線觸點(diǎn)以及所述第二電源線觸點(diǎn)上形成金屬膜，并 使所述金屬膜圖案化。優(yōu)選的是，形成所述第一 MTJ的步驟包括在所述第一電源線、 所述第二電源線以及所述第一層間絕緣膜上形成第二層間絕緣膜；選 擇性地蝕刻所述第二層間絕緣膜和所述第一層間絕緣膜，以形成連接 至所述第三源極/漏極區(qū)域的第一底部電極觸點(diǎn)；在所述第二層間絕 緣膜和所述第一底部電極觸點(diǎn)上依次地形成第一固定鐵磁體層、第一 隧道結(jié)層以及第一自由鐵磁體層；以及使所述第一固定鐵磁體層、所 述第一隧道結(jié)層以及所述第一自由鐵磁體層圖案化。
優(yōu)選的是，形成所述第二 MTJ的步驟包括在所述第一 MTJ
和所述第二層間絕緣膜上形成第三層間絕緣膜；選擇性地蝕刻所述第 三層間絕緣膜、所述第二層間絕緣膜以及所述第一層間絕緣膜，以形 成連接至所述第四源極/漏極區(qū)域的第二底部電極觸點(diǎn)；在所述第三
層間絕緣膜和所述第二底部電極觸點(diǎn)上依次地形成第二固定鐵磁體
層、第二隧道結(jié)層以及第二自由鐵磁體層；以及使所述第二固定鐵磁 體層、所述第二隧道結(jié)層以及所述第二自由鐵磁體層圖案化。
根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種制造多層疊堆STT-MRAM器件 的方法可以包括在半導(dǎo)體基板上形成第一柵電極和第二柵電極；在 所述第一柵電極和所述第二柵電極的上方形成共同的電源線，所述共 同的電源線連接至與所述第一柵電極和所述第二柵電極共同相鄰的 第一源極/漏極區(qū)域；在所述共同的電源線上方形成第一 MTJ，所述 第一MTJ連接至與所述第一柵電極相鄰的第二源極/漏極區(qū)域；以及 在所述第一 MTJ上方形成第二 MTJ，所述第二 MTJ連接至與所述第 二柵電極相鄰的第三源極/漏極區(qū)域。
優(yōu)選的是，形成所述共同的電源線的步驟可以包括在所述第 一柵電極和所述第二柵電極上形成第一層間絕緣膜；選擇性地蝕刻所 述第一層間絕緣膜以形成連接至所述第一源極/漏極區(qū)域的電源線觸 點(diǎn)；以及在所述第一層間絕緣膜和所述電源線觸點(diǎn)上形成金屬膜，并 使所述金屬膜圖案化。
優(yōu)選的是，形成所述第一MTJ的步驟可以包括在所述共同的
電源線和所述第一層間絕緣膜上形成第二層間絕緣膜；選擇性地蝕刻 所述第二層間絕緣膜和所述第一層間絕緣膜，以形成連接至所述第二源極/漏極區(qū)域的第一底部電極觸點(diǎn)；在所述第二層間絕緣膜和所述 第一底部電極觸點(diǎn)上依次地形成第一固定鐵磁體層、第一隧道結(jié)層以 及第一自由鐵磁體層；以及使所述第一固定鐵磁體層、所述第一隧道 結(jié)層以及所述第一自由鐵磁體層圖案化。
優(yōu)選的是，形成所述第二 MTJ的步驟可以包括在所述第一 MTJ和所述第二層間絕緣膜上形成第三層間絕緣膜；選擇性地蝕刻 所述第三層間絕緣膜、所述第二層間絕緣膜和所述第一層間絕緣膜， 以形成連接至所述第三源極/漏極區(qū)域的第二底部電極觸點(diǎn)；在所述
第三層間絕緣膜和所述第二底部電極觸點(diǎn)上依次地形成第二固定鐵
磁體層、第二隧道結(jié)層以及第二自由鐵磁體層；以及使所述第二固定 鐵磁體層、所述第二隧道結(jié)層以及所述第二自由鐵磁體層圖案化。


圖1是示出普通STT-MRAM的電路圖。 圖2是示出圖1的電路的剖視圖。
圖3是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的STT-MRAM的剖視圖。 圖4至圖8是示出圖3的STT-MRAM的制造方法的剖視圖。 圖9是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的STT-MRAM的視圖。
具體實(shí)施例方式
圖3是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的STT-MRAM的剖視圖。 在具有器件隔離膜12和有源區(qū)13的硅基板11上形成有柵電極14。 在柵電極14之間形成有連接插塞觸點(diǎn)15。源極/漏極區(qū)域形成在柵 電極14的兩側(cè)，在位于源極/漏極區(qū)域的一側(cè)的連接插塞觸點(diǎn)15上 形成有電源線觸點(diǎn)17。在位于源極/漏極區(qū)域的另一側(cè)的連接插塞觸 點(diǎn)15上形成有底部電極觸點(diǎn)20和22。在電源線觸點(diǎn)17上形成有電 源線18。在底部電極觸點(diǎn)20和22上分別形成有MTJ1和MTJ2。電 源線18形成為筆直地平行于柵電極14。 MTJ1和MTJ2每個(gè)都包括 兩個(gè)磁體層和位于這兩個(gè)磁體層之間的隧道阻擋層。底部磁體層包括 磁化方向固定的固定鐵磁體層。頂部磁體層包括磁化方向根據(jù)施加到
12MTJ上的電流方向而改變的自由鐵磁體層。
在電源線18和MTJ1之間、以及在MTJ1和MTJ2之間分別形 成層間絕緣膜19和21。也就是說(shuō)，相鄰的MTJ1和MTJ2未形成在 同一表面上，并且將層間絕緣膜21置于分別位于不同層上的MTJ1 和MTJ2之間。因此，在相鄰的MTJ之間，自由鐵磁體層彼此是不 相鄰的，從而抑制了 MTJ之間的磁性干擾。MTJ的尺寸可以形成為 大于圖2的MTJ的尺寸。MTJ的寬度與長(zhǎng)度的比例在1: 1至1: 5 的范圍內(nèi)。
在MTJ1和MTJ2上形成有通過(guò)頂部電極觸點(diǎn)(未示出)連接的 位線(未示出)。
圖4至圖8是示出圖3的STT-MRAM的制造方法的剖視圖。
參照?qǐng)D4，利用淺溝槽隔離(STI)法在硅基板11上形成限定有 源區(qū)13的器件隔離膜12。在器件隔離膜12和有源區(qū)13上形成包括 字線WL的柵電極14。在器件隔離膜12中形成的字線WL是虛字線 DWL。柵電極14可以形成為具有疊堆結(jié)構(gòu)，該結(jié)構(gòu)包括柵極氧化物 膜(未示出)、多晶硅層(未示出)以及硬掩模層(未示出)。
將雜質(zhì)以離子注入方式注入到在柵電極14之間露出的有源區(qū) 13的硅基板中，以形成源極/漏極區(qū)域(未示出)。
在硅基板11和柵電極14上形成連接插塞多晶硅，以填充柵電 極14之間的空間。將連接插塞多晶硅平坦化以形成連接插塞觸點(diǎn)15。
柵電極14、源極/漏極區(qū)域(未示出)以及連接插塞觸點(diǎn)15以 與在傳統(tǒng)DRAM中形成上述部分的方式相同的方式形成。
參照?qǐng)D5，在柵電極14和連接插塞觸點(diǎn)15上形成第一層間絕緣 膜16。對(duì)第一層間絕緣膜16進(jìn)行蝕刻和平坦化。
對(duì)第一層間絕緣膜16進(jìn)行選擇性地蝕刻，直到源極/漏極區(qū)域的 連接插塞觸點(diǎn)15露出為止，從而獲得電源線觸點(diǎn)孔(未示出)。在 形成導(dǎo)電膜來(lái)填充電源線觸點(diǎn)孔之后，使導(dǎo)電膜平坦化直到第一層間 絕緣膜16露出為止，從而獲得電源線觸點(diǎn)17。
在包括電源線觸點(diǎn)17的第一層間絕緣膜16上形成金屬層(未 示出)。利用限定電源線18的掩模(未示出)對(duì)金屬層圖案化，從而獲得電連接至電源線觸點(diǎn)17的電源線18。電源線18形成為筆直
地平行于柵電極。
參照?qǐng)D6，在電源線18和第一層間絕緣膜16上形成第二層間絕 緣膜19。對(duì)第二層間絕緣膜19進(jìn)行蝕刻和平坦化。對(duì)第二層間絕緣 膜19和第一層間絕緣膜16依次地進(jìn)行選擇性蝕刻，以便使源極/漏 極區(qū)域的未形成有電源線觸點(diǎn)17的連接插塞觸點(diǎn)15露出，從而獲得 第一底部電極觸點(diǎn)孔(未示出)。第一底部電極觸點(diǎn)孔未形成在所有 的單元中，而是形成在偶數(shù)或奇數(shù)柵極線中。
在形成導(dǎo)電膜來(lái)填充第一底部電極觸點(diǎn)孔之后，對(duì)導(dǎo)電膜進(jìn)行 蝕刻直到第二層間絕緣膜19露出為止，從而獲得第一底部電極觸點(diǎn) 20。
參照?qǐng)D7，將磁化方向固定的固定鐵磁體層、隧道阻擋物以及磁 化方向根據(jù)電流方向而改變的自由鐵磁體層依次地形成在第一底部 電極觸點(diǎn)20和第二層間絕緣膜19上，并且進(jìn)行圖案化以形成與第一 底部電極觸點(diǎn)20連接的MTJ1。
MTJ1的寬度與長(zhǎng)度的比例在1:1至1:5的范圍內(nèi)，因此MTJ1 可以具有所需的自旋方向。例如，MTJ1形成為在字線方向上具有1F 的長(zhǎng)度并且在位線方向上具有1F至5F的長(zhǎng)度，反之亦然。MTJ1可 以形成為具有正方形或矩形的形狀、或具有圓形或橢圓形的形狀。當(dāng) MTJ1形成為具有橢圓形的形狀時(shí)，長(zhǎng)軸和短軸的比例在l: l至l: 5的范圍內(nèi)。
在形成MTJ1之后，在第二層間絕緣膜19上形成第三層間絕緣 膜21。對(duì)第三層間絕緣膜21進(jìn)行蝕刻和平坦化。
參照?qǐng)D8，依次蝕刻第三層間絕緣膜21、第二層間絕緣膜19以 及第一層間絕緣膜16，以便使源極/漏極區(qū)域的未形成有電源線觸點(diǎn) 17的連接插塞觸點(diǎn)15露出，從而獲得第二底部電極觸點(diǎn)孔(未示出)。 第二底部電極觸點(diǎn)孔和第一底部電極觸點(diǎn)孔交替地形成。例如，當(dāng)?shù)?一底部電極觸點(diǎn)孔形成為與偶數(shù)柵極線的連接插塞觸點(diǎn)連接時(shí)，第二 底部電極觸點(diǎn)孔形成為與奇數(shù)柵極線的連接插塞觸點(diǎn)連接。
在形成導(dǎo)電膜來(lái)填充第二底部電極觸點(diǎn)孔之后，對(duì)導(dǎo)電膜進(jìn)行
14蝕刻直到第三層間絕緣膜21露出為止，從而獲得第二底部電極觸點(diǎn)
22。第一底部電極觸點(diǎn)20和第二底部電極觸點(diǎn)22可以包括從由W、 Ru、 Ta及Cu所構(gòu)成的群組中選出的一者。
將固定鐵磁體層、隧道阻擋物以及自由鐵磁體層依次地形成在 第二底部電極觸點(diǎn)22和第三層間絕緣膜21上，并且進(jìn)行圖案化以獲 得與第二底部電極觸點(diǎn)22連接的MTJ2。
與MTJ1—樣，MTJ2形成為寬度與長(zhǎng)度的比例在1: l至l: 5 的范圍內(nèi)，并且具有矩形的形狀或橢圓形的形狀。
在MTJ2和第三層間絕緣膜21上形成第四層間絕緣膜(未示 出)。對(duì)第四層間絕緣膜進(jìn)行蝕刻和平坦化。對(duì)第四層間絕緣膜和第 三層間絕緣膜21進(jìn)行選擇性地蝕刻，直到MTJ1和MTJ2的自由鐵 磁體層露出為止，從而獲得頂部電極觸點(diǎn)孔(未示出)。形成導(dǎo)電層 (未示出)來(lái)填充頂部電極觸點(diǎn)孔。對(duì)導(dǎo)電層進(jìn)行蝕刻直到露出第四 層間絕緣膜為止，從而獲得頂部電極觸點(diǎn)(未示出)。在頂部電極觸 點(diǎn)上形成位線(未示出)。
如上所述，相鄰的STT-MRAM單元的MTJ未形成在同一層上， 而是分別形成在不同的層上，以避免MTJ之間產(chǎn)生干擾。在釆用集 成度相同的STT-MRAM的情況下，可以增大MTJ的尺寸以保證熱 穩(wěn)定性。
盡管在該實(shí)施例中以每個(gè)有源區(qū)具有在晶體管中形成的一個(gè)單 元為例，但本發(fā)明并不限于每個(gè)有源區(qū)具有一個(gè)單元。
圖9是示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的STT-MRAM的剖視圖。
與圖3的STT-MRAM相比，圖9的STT-MRAM包括在一個(gè)有 源區(qū)中形成的兩個(gè)單元，因而兩個(gè)柵電極共享一個(gè)電源線。
也就是說(shuō)，圖9的共同源電極(source electrode) SL連接至由 兩個(gè)相鄰的柵電極共享的源極/漏極區(qū)域。MTJ (MTJ1、 MTJ2)依次 (one by one)連接至不由兩個(gè)相鄰的柵電極共享的源極/漏極區(qū)域。 如圖3所示，MTJ (MTJ1、 MTJ2)分別形成在不同的層上。
器件隔離膜限定圖9中的有源區(qū)，在具有器件隔離膜的硅基板上形成的柵電極可以以與形成傳統(tǒng)DRAM的柵電極相同的方式來(lái)形 成。圖9中的層間絕緣膜、源電極觸點(diǎn)和底部電極觸點(diǎn)也可以以與圖 4至圖8相同的方式來(lái)形成，層間絕緣膜形成在柵電極和源電極SL 之間、在源電極SL與MTJ1之間、以及在MTJ1與MTJ2之間。
如上所述，在根據(jù)本發(fā)明的一個(gè)實(shí)施例的STT-MRAM中，相鄰 的單元的MTJ未形成在同一層上，而是分別形成在不同的層上，從 而防止在相鄰的MTJ之間產(chǎn)生干擾。此外，可以形成較大的MTJ， 從而保證熱穩(wěn)定性。
本發(fā)明的上述實(shí)施例是示例性的而非限制性的。各種替代及等 同的方式都是可行的。本發(fā)明并不限于本文所述的沉積、蝕刻、拋光 和圖案化步驟的類型。本發(fā)明也不限于任何特定類型的半導(dǎo)體器件。 舉例來(lái)說(shuō)，本發(fā)明可以用于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)器件或非易 失性存儲(chǔ)器件。對(duì)本發(fā)明內(nèi)容所作的其它增加、刪減或修改是顯而易 見(jiàn)的并且落入所附權(quán)利要求書的范圍內(nèi)。
本申請(qǐng)要求2008年7月25日提交的韓國(guó)專利申請(qǐng)No. 10-2008-0072823的優(yōu)先權(quán)，該韓國(guó)專利申請(qǐng)的全部?jī)?nèi)容通過(guò)引用并 入本文。
權(quán)利要求
1.一種多層疊堆自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存取存儲(chǔ)(STT-MRAM)器件，包括第一磁性隧道結(jié)(MTJ)，其連接至第一單元的第一源極/漏極區(qū)域；以及第二MTJ，其連接至與所述第一單元相鄰的第二單元的第一源極/漏極區(qū)域；其中，所述第一MTJ和所述第二MTJ分別形成在不同的層中。
2. 根據(jù)權(quán)利要求1所述的多層疊堆STT-MRAM器件，還包括 第一電源線，其連接至所述第一單元的第二源極/漏極區(qū)域；以及第二電源線，其連接至所述第二單元的第二源極/漏極區(qū)域。
3. 根據(jù)權(quán)利要求2所述的多層疊堆STT-MRAM器件，其中，所述第一電源線和所述第二電源線形成在同一層中。
4. 根據(jù)權(quán)利要求1所述的多層疊堆STT-MRAM器件，其中，所述第一單元和所述第二單元分別形成在不同的有源區(qū)中。
5. 根據(jù)權(quán)利要求1所述的多層疊堆STT-MRAM器件，還包括共同的電源線，其連接至由所述第一單元和所述第二單元所共 享的第三源極/漏極區(qū)域。
6. 根據(jù)權(quán)利要求1所述的多層疊堆STT-MRAM器件，其中， 所述第一MTJ和所述第二MTJ中的每一者都形成為具有正方形或矩形的形狀。
7. 根據(jù)權(quán)利要求6所述的多層疊堆STT-MRAM器件，其中，所述第一MTJ和所述第二MTJ中的每一者各自的寬度與長(zhǎng)度的比例都為1: 1至1: 5。
8. 根據(jù)權(quán)利要求1所述的多層疊堆STT-MRAM器件，其中， 所述第一MTJ和所述第二MTJ中的每一者都形成為具有圓形或橢圓形的形狀。
9. 根據(jù)權(quán)利要求8所述的多層疊堆STT-MRAM器件，其中， 所述第一MTJ和所述第二MTJ中的每一者各自的長(zhǎng)軸與短軸的 比例都為1: 1至1: 5。
10. —種制造多層疊堆自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存取存儲(chǔ) (STT-MRAM)器件的方法，所述方法包括在半導(dǎo)體基板上形成第一柵電極和第二柵電極；在所述第一柵電極和所述第二柵電極上方形成第一電源線和第 二電源線，所述第一電源線連接至與所述第一柵電極相鄰的第一源極 /漏極區(qū)域，所述第二電源線連接至與所述第二柵電極相鄰的第二源 極/漏極區(qū)域；在所述第一電源線和所述第二電源線上方形成第一磁性隧道結(jié) (MTJ)，所述第一MTJ連接至與所述第一柵電極相鄰的第三源極/漏極區(qū)域；以及在所述第一 MTJ上方形成第二 MTJ，所述第二 MTJ連接至與 所述第二柵電極相鄰的第四源極/漏極區(qū)域。
11. 根據(jù)權(quán)利要求IO所述的方法，其中， 形成所述第一電源線和所述第二電源線的步驟包括 在所述第一柵電極和所述第二柵電極上形成第一層間絕緣膜； 選擇性地蝕刻所述第一層間絕緣膜以形成第一電源線觸點(diǎn)和第二電源線觸點(diǎn)，所述第一電源線觸點(diǎn)和所述第二電源線觸點(diǎn)分別連接 至所述第一源極/漏極區(qū)域和所述第二源極/漏極區(qū)域；以及在所述第一層間絕緣膜、所述第一電源線觸點(diǎn)以及所述第二電 源線觸點(diǎn)上形成金屬膜，并使所述金屬膜圖案化。
12. 根據(jù)權(quán)利要求11所述的方法，其中， 形成所述第一 MTJ的步驟包括在所述第一電源線、所述第二電源線以及所述第一層間絕緣膜 上形成第二層間絕緣膜；選擇性地蝕刻所述第二層間絕緣膜和所述第一層間絕緣膜，以 形成連接至所述第三源極/漏極區(qū)域的第一底部電極觸點(diǎn)；在所述第二層間絕緣膜和所述第一底部電極觸點(diǎn)上依次地形成第一固定鐵磁體層、第一隧道結(jié)層以及第一自由鐵磁體層；以及使所述第一固定鐵磁體層、所述第一隧道結(jié)層以及所述第一自 由鐵磁體層圖案化。
13. 根據(jù)權(quán)利要求12所述的方法，其中， 形成所述第二 MTJ的步驟包括-在所述第一 MTJ和所述第二層間絕緣膜上形成第三層間絕緣膜；選擇性地蝕刻所述第三層間絕緣膜、所述第二層間絕緣膜以及 所述第一層間絕緣膜，以形成連接至所述第四源極/漏極區(qū)域的第二 底部電極觸點(diǎn)；在所述第三層間絕緣膜和所述第二底部電極觸點(diǎn)上依次地形成 第二固定鐵磁體層、第二隧道結(jié)層以及第二自由鐵磁體層；以及使所述第二固定鐵磁體層、所述第二隧道結(jié)層以及所述第二自 由鐵磁體層圖案化。
14. 一種制造多層疊堆自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存取存儲(chǔ) (STT-MRAM)器件的方法，所述方法包括在半導(dǎo)體基板上形成第一柵電極和第二柵電極；在所述第一柵電極和所述第二柵電極上方形成共同的電源線，所述共同的電源線連接至與所述第一柵電極和所述第二柵電極共同 相鄰的第一源極/漏極區(qū)域；在所述共同的電源線上方形成第一磁性隧道結(jié)(MTJ)，所述 第一 MTJ連接至與所述第一柵電極相鄰的第二源極/漏極區(qū)域；以及在所述第一 MTJ上方形成第二 MTJ，所述第二 MTJ連接至與 所述第二柵電極相鄰的第三源極/漏極區(qū)域。
15. 根據(jù)權(quán)利要求14所述的方法，其中， 形成所述共同的電源線的步驟包括在所述第一柵電極和所述第二柵電極上形成第一層間絕緣膜； 選擇性地蝕刻所述第一層間絕緣膜以形成連接至所述第一源極/漏極區(qū)域的電源線觸點(diǎn)；以及在所述第一層間絕緣膜和所述電源線觸點(diǎn)上形成金屬膜，并將所述金屬膜圖案化。
16. 根據(jù)權(quán)利要求15所述的方法，其中， 形成所述第一 MTJ的步驟包括在所述共同的電源線和所述第一層間絕緣膜上形成第二層間絕緣膜；選擇性地蝕刻所述第二層間絕緣膜和所述第一層間絕緣膜，以 形成連接至所述第二源極/漏極區(qū)域的第一底部電極觸點(diǎn)；在所述第二層間絕緣膜和所述第一底部電極觸點(diǎn)上依次地形成 第一固定鐵磁體層、第一隧道結(jié)層以及第一自由鐵磁體層；以及將所述第一固定鐵磁體層、所述第一隧道結(jié)層以及所述第一自 由鐵磁體層圖案化。
17. 根據(jù)權(quán)利要求16所述的方法，其中， 形成所述第二 MTJ的步驟包括在所述第一 MTJ和所述第二層間絕緣膜上形成第三層間絕緣膜；選擇性地蝕刻所述第三層間絕緣膜、所述第二層間絕緣膜以及 所述第一層間絕緣膜，以形成連接至所述第三源極/漏極區(qū)域的第二 底部電極觸點(diǎn)；在所述第三層間絕緣膜和所述第二底部電極觸點(diǎn)上依次地形成 第二固定鐵磁體層、第二隧道結(jié)層以及第二自由鐵磁體層；以及將所述第二固定鐵磁體層、所述第二隧道結(jié)層以及所述第二自 由鐵磁體層圖案化。
全文摘要
本發(fā)明公開(kāi)一種多層疊堆自旋轉(zhuǎn)移力矩磁阻式隨機(jī)存取存儲(chǔ)(STT-MRAM)器及其制造方法，所述存儲(chǔ)器包括磁性隧道結(jié)(MTJ)，相鄰的磁性隧道結(jié)(MTJ)分別形成在不同層中，從而防止在MTJ之間產(chǎn)生干擾并且保證熱穩(wěn)定性。
文檔編號(hào)H01L27/22GK101635303SQ200810177549
公開(kāi)日2010年1月27日 申請(qǐng)日期2008年11月21日 優(yōu)先權(quán)日2008年7月25日
發(fā)明者黃祥珉 申請(qǐng)人:海力士半導(dǎo)體有限公司