專利名稱：鄰近于硅化物而結(jié)晶的與介電反熔絲串聯(lián)的p-i-n二極管及其形成方法
鄰近于硅化物而結(jié)晶的與介電反熔絲串聯(lián)的
P小N 二極管及其形成方法
相關(guān)申請(qǐng)案交叉參者
此申請(qǐng)案主張2006年11月15日申請(qǐng)的標(biāo)題為"鄰近于硅化物而結(jié)晶的與介電 反熔絲串聯(lián)的P-1-N 二極管(P-I-N Diode Crystallized Adjacent to a Silicide in Series with a Dielectric Antifuse)"的美國(guó)專利申請(qǐng)案第11/560,289號(hào)以及2006年11月15日申 請(qǐng)的標(biāo)題為"用于制作鄰近于硅化物而結(jié)晶的與介電反熔絲串聯(lián)的P-I-N 二極管的方 法(Method for Making a P-I-N Diode Crystallized Adjacent to a Silicide in Series with a Dielectric Antifuse,)"的美國(guó)專利申請(qǐng)案第11/560,283號(hào)的優(yōu)先權(quán)，所述申請(qǐng)案的每 一者均出于所有目的以全文引用的方式并入本文中。
背景技術(shù)：
本發(fā)明涉及包括電串聯(lián)地形成于導(dǎo)體之間的二極管及介電破裂反熔絲的非易失 性存儲(chǔ)器單元。 一般來(lái)說(shuō)，其有利于將編程此存儲(chǔ)器單元所需的電壓降到最低。

發(fā)明內(nèi)容
本發(fā)明由以上權(quán)利要求書界定，且此段落中任何內(nèi)容均不應(yīng)視為對(duì)那些權(quán)利要求 的限制。 一般來(lái)說(shuō)，本發(fā)明針對(duì)非易失性存儲(chǔ)器單元，其包括由高介電常數(shù)反熔絲材 料形成的介電破裂反熔絲及由低電阻率半導(dǎo)體材料形成的半導(dǎo)體二極管。
本發(fā)明的第一方面提供一種用于形成及編程非易失性存儲(chǔ)器單元的方法，所述方 法包含形成相連式p-i-n 二極管，所述相連式p-i-n二極管包含沉積的半導(dǎo)體材料； 形成與所述沉積的半導(dǎo)體材料接觸的硅化物、硅化物-鍺化物、或鍺化物層；使與所述 硅化物、硅化物-鍺化物、或鍺化物層接觸的所述沉積的半導(dǎo)體材料結(jié)晶；形成具有大 于8的介電常數(shù)的介電材料層；及使所述介電材料層的一部分經(jīng)受介電擊穿，其中所 述存儲(chǔ)器單元包含所述相連式p-i-n 二極管及所述介電材料層。
本發(fā)明的另一方面提供一種第一存儲(chǔ)器層級(jí)，所述第一存儲(chǔ)器層級(jí)包含在襯底 上方形成的多個(gè)第一大致平行大致共面的導(dǎo)體；在所述第一導(dǎo)體上方形成的多個(gè)第二 大致平行大致共面的導(dǎo)體；包含半導(dǎo)體材料的多個(gè)垂直定向的相連式p-i-n 二極管，所 述半導(dǎo)體材料鄰近于硅化物、硅化物-鍺化物、或鍺化物層而結(jié)晶；由具有大于約8的 介電常數(shù)的介電材料形成的多個(gè)介電破裂反熔絲，其中所述相連式p-i-n 二極管的每一 者安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間，且其中所述介電破裂反熔絲的每一者安置于所述第一導(dǎo)體中的一者與所述相連式p-i-n 二極管中的一者之 間或所述第二導(dǎo)體中的一者與所述相連式p-i-n 二極管中的一者之間；及多個(gè)存儲(chǔ)器單 元，每一存儲(chǔ)器單元包含所述相連式p-i-n 二極管中的一者及所述介電破裂反熔絲中的 一者。
本發(fā)明的優(yōu)選實(shí)施例提供一種形成于襯底上方的單片三維存儲(chǔ)器陣列，所述單片 三維存儲(chǔ)器陣列包含a)單片地形成于所述襯底上方的第一存儲(chǔ)器層級(jí)，所述第一存 儲(chǔ)器層級(jí)包含i)沿第一方向延伸的多個(gè)第一大致平行大致共面的導(dǎo)體；ii)沿不同于所 述第一方向的第二方向延伸的多個(gè)第二大致平行大致共面的導(dǎo)體，所述第二導(dǎo)體在所 述第一導(dǎo)體上方；iii)由沉積的半導(dǎo)體材料形成的多個(gè)垂直定向的相連式p-i-n 二極管，
所述半導(dǎo)體材料鄰近于硅化物、硅化物-鍺化物、或鍺化物層而結(jié)晶，每一二極管垂直 安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間；iv)由具有大于8的介電 常數(shù)的介電材料形成的多個(gè)介電破裂反熔絲；及V)多個(gè)存儲(chǔ)器單元，每一存儲(chǔ)器單元 包含串聯(lián)布置的所述二極管中的一者及所述介電破裂反熔絲中的一者；及b)單片地形 成于所述第一存儲(chǔ)器層級(jí)上方的第二存儲(chǔ)器層級(jí)。
本發(fā)明的再一方面提供一種裝置，所述裝置包含包含半導(dǎo)體材料的相連式p-i-n 二極管；與所述相連式p-i-n 二極管的半導(dǎo)體材料接觸的硅化物或硅化物-鍺化物層； 及包含介電材料的介電破裂反熔絲，所述介電材料具有8或更大的介電常數(shù)，其中所 述相連式p-i-n 二極管及所述介電破裂反熔絲電串聯(lián)地布置于第一導(dǎo)體與第二導(dǎo)體之 間。
本發(fā)明的又一方面提供一種用于形成及編程非易失性存儲(chǔ)器單元的方法，所述方 法包含形成相連式p-i-n 二極管，所述相連式p-i-n 二極管包含沉積的半導(dǎo)體材料； 形成與所述沉積的半導(dǎo)體材料接觸的硅化物、硅化物-鍺化物、或鍺化物層；使與所述 硅化物、硅化物-鍺化物、或鍺化物層接觸的所述沉積的半導(dǎo)體材料結(jié)晶；形成具有大 于8的介電常數(shù)的介電材料層；及使所述介電材料層的一部分經(jīng)受介電擊穿，其中所 述存儲(chǔ)器單元包含所述相連式p-i-n 二極管及所述介電材料層。
本發(fā)明的額外方面提供一種用于在襯底上方單片地形成第一存儲(chǔ)器層級(jí)的方法， 所述方法包含在所述襯底上方形成多個(gè)第一大致平行大致共面的導(dǎo)體，所述第一導(dǎo) 體沿第一方向延伸；在所述第一導(dǎo)體上方形成多個(gè)垂直定向的相連式p-i-n 二極管，所 述相連式p-i-n 二極管包含與硅化物、硅化物-鍺化物、或鍺化物層接觸而結(jié)晶的半導(dǎo) 體材料；形成多個(gè)第二大致平行大致共面的導(dǎo)體，所述第二導(dǎo)體在所述相連式p-i-n 二 極管上方，所述第二導(dǎo)體沿不同于所述第一方向的第二方向延伸，每一相連式p-i-n 二 極管垂直安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間；及形成多個(gè)介 電破裂反熔絲，每一介電破裂反熔絲安置于所述相連式p-i-n 二極管中的一者與所述第 一導(dǎo)體中的一者之間或所述相連式p-i-n 二極管中的一者與所述第二導(dǎo)體中的一者之 間，其中所述介電破裂反熔絲包含介電材料，所述介電材料具有大于約8的介電常數(shù)。
本發(fā)明的優(yōu)選實(shí)施例提供一種用于在襯底上方形成單片三維存儲(chǔ)器陣列的方法，所述方法包含a)在所述襯底上方單片地形成第一存儲(chǔ)器層級(jí)，所述第一存儲(chǔ)器層級(jí) 通過(guò)包含以下步驟的方法形成i)形成沿第一方向延伸的多個(gè)第一大致平行大致共面 的導(dǎo)體；ii)形成沿不同于所述第一方向的第二方向延伸的多個(gè)第二大致平行大致共面 的導(dǎo)體，所述第二導(dǎo)體在所述第一導(dǎo)體上方；iii)形成由沉積的半導(dǎo)體材料形成的多個(gè) 垂直定向的相連式p-i-n 二極管，所述沉積的半導(dǎo)體材料與硅化物、硅化物-鍺化物、 或鍺化物層接觸而結(jié)晶，每一二極管垂直布置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)
體中的一者之間；W)形成由具有大于8的介電常數(shù)的介電材料形成的多個(gè)介電破裂反
熔絲；及V)形成多個(gè)存儲(chǔ)器單元，每一存儲(chǔ)器單元包含串聯(lián)布置的所述二極管中的一 者及所述介電破裂反熔絲中的一者；及b)在所述第一存儲(chǔ)器層級(jí)上方單片地形成第二 存儲(chǔ)器層級(jí)。
本文中描述的本發(fā)明的各方面及實(shí)施例的每一者可單獨(dú)地使用或者可彼此組合 地使用。
現(xiàn)在，將參照附圖描述這些優(yōu)選的方面及實(shí)施例。


圖1是美國(guó)專利第6,952,030號(hào)的存儲(chǔ)器單元的透視圖。 圖2是包含若干存儲(chǔ)器單元的存儲(chǔ)器層級(jí)的透視圖。
圖3是電路圖，其顯示用于編程選定單元S同時(shí)避免無(wú)意中編程交叉點(diǎn)陣列中的
半選定單元H和F及未選單元U的偏置方案。
圖4是電路圖，其顯示交叉點(diǎn)陣列中在減小的編程電壓下選定單元S、半選定單
元H和F及未選單元U上的電壓。
圖5是根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成的存儲(chǔ)器單元的截面圖。
圖6是根據(jù)本發(fā)明的替代實(shí)施例形成的存儲(chǔ)器單元的截面圖。
圖7是根據(jù)本發(fā)明另一替代實(shí)施例形成的存儲(chǔ)器單元的截面圖。
圖8a-8c是顯示在形成根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成的單片三維存儲(chǔ)器陣列的第
一存儲(chǔ)器層級(jí)中的各階段的截面圖。
具體實(shí)施例方式
圖1顯示赫爾內(nèi)(Herner)等人的美國(guó)專利第6,952,030號(hào)"高密度三維存儲(chǔ)器單 元(High-density three-dimensional memory cell)"中描述的存儲(chǔ)器單元的實(shí)施例，后 文中將此專利稱為'030專利。在此非易失性存儲(chǔ)器單元中，柱300 (包含二極管302 及介電破裂反熔絲118)電串聯(lián)地布置于頂部導(dǎo)體400與底部導(dǎo)體200之間。在此存 儲(chǔ)器單元的初始狀態(tài)中，當(dāng)在頂部導(dǎo)體400與底部導(dǎo)體200之間施加讀取電壓時(shí)，極 小的電流在所述頂部導(dǎo)體400與所述底部導(dǎo)體200之間流動(dòng)。持久地施加相對(duì)大的編 程電流改變圖1的存儲(chǔ)器單元，使得在編程之后，在同一讀取電壓下更多電流流動(dòng)。同一所施加讀取電壓下的此電流差允許將經(jīng)編程單元與未編程單元區(qū)分開；例如，將 數(shù)據(jù)"0"與數(shù)據(jù)"1"區(qū)分開。
如在赫爾內(nèi)等人于2004年9月29日申請(qǐng)的美國(guó)專利申請(qǐng)案第10/955,549號(hào)"不 包括具有高及低阻抗?fàn)顟B(tài)的介電反熔絲的非易失性存儲(chǔ)器單元(Nonvolatile Memory Cell Without a Dielectric Antifuse Having High- and Low-Impedance States)"且后文中 將此專利申請(qǐng)案稱為'549申請(qǐng)案中，且在赫爾內(nèi)等人于2005年6月8日申請(qǐng)的美國(guó)專 利申請(qǐng)案第11/148,530號(hào)"在多晶半導(dǎo)體材料中以升序操作的非易失性存儲(chǔ)器單元 (Nonvolatile Memory Cell Operating by Increasing Order in Polycrystalline Semiconductor Material,)"且后文中將此專利申請(qǐng)案稱為'530申請(qǐng)案中(所述兩個(gè)申 請(qǐng)案由本發(fā)明的受讓人擁有且以引用的方式并入本文中)的詳細(xì)描述，二極管302由 在初始未編程裝置中處于相對(duì)高電阻率狀態(tài)的半導(dǎo)體材料形成。在二極管302上施加 編程電壓將半導(dǎo)體材料從高電阻率狀態(tài)改變?yōu)檩^低電阻率狀態(tài)。
在類似圖1中所示單元的單元中，編程電壓必須執(zhí)行兩種任務(wù)。所述編程電壓必 須將二極管302的半導(dǎo)體材料從高電阻率狀態(tài)轉(zhuǎn)換為低電阻率狀態(tài)，且還必須致使介 電破裂反熔絲118的介電材料經(jīng)歷介電擊穿，在介電擊穿期間永久地形成穿過(guò)介電破 裂反熔絲118的至少一個(gè)傳導(dǎo)路徑。
圖2顯示布置于包含多個(gè)存儲(chǔ)器單元的交叉點(diǎn)陣列中的類似圖1的那些單元的單 元的第一存儲(chǔ)器層級(jí)的一部分。每一存儲(chǔ)器單元包含安置于頂部導(dǎo)體400中的一者與 底部導(dǎo)體200中的一者之間的柱300(其包含圖1中所示的二極管302及反熔絲118)。 頂部導(dǎo)體400在底部導(dǎo)體200上方且沿不同方向(優(yōu)選地，垂直于底部導(dǎo)體200)延 伸。兩個(gè)、三個(gè)或更多個(gè)此類存儲(chǔ)器層級(jí)可彼此上下垂直堆疊，以形成單片三維存儲(chǔ) 器陣列。
圖3圖解說(shuō)明可用于編程類似圖2中所示交叉點(diǎn)存儲(chǔ)器陣列的交叉點(diǎn)存儲(chǔ)器陣列 中的存儲(chǔ)器單元的偏置方案。假設(shè)選定單元S將經(jīng)受10伏的編程電壓(此處供應(yīng)的電 壓僅為實(shí)例)。將選定位線B0設(shè)定為10伏且將選定字線W0設(shè)定為0伏，從而跨越選 定單元S置放10伏。為避免無(wú)意中編程單元F (其與選定單元S共享位線BO)，將 未選字線W1設(shè)定為9伏；因此單元F僅經(jīng)受1伏，此低于二極管的接通電壓。類似 地，將未選位線B1設(shè)定為1伏；因此單元H (其與選定單元S共享字線WO)僅經(jīng)受 l伏。未選單元U (其不與選定單元S共享字線或位線)經(jīng)受-8伏。注意，在此簡(jiǎn)化 圖中，顯示僅一個(gè)未選位線B1及僅一個(gè)未選字線W1?，F(xiàn)實(shí)中，將存在許多未選字線 及未選位線。具有N個(gè)位線及M個(gè)字線的陣列將包括N-l個(gè)F單元、M-l個(gè)H單元 以及極大數(shù)量(N-1"(M-1)的U單元。
所述U單元的每一者中的二極管在電壓低于所述二極管的擊穿電壓時(shí)處在反向 偏置下，從而使流過(guò)此單元的電流降到最低。(二極管不對(duì)稱地傳導(dǎo)電流，從而在一個(gè) 方向上比在另一方向上更容易地傳導(dǎo)電流。)然而，將不可避免地存在一些反向泄露電 流，且由于大數(shù)量的U單元，因此編程選定單元期間的反向泄露電流可浪費(fèi)顯著量的電力。在編程選定單元S期間，已編程的H單元及F單元上的正向電流盡管小但還是
類似地浪費(fèi)電力。高編程電壓本身通常難以產(chǎn)生。出于所有這些原因，需要使編程此 交叉點(diǎn)存儲(chǔ)器陣列中的選定存儲(chǔ)器單元所需的電脈沖的量值降到最低。
特征大小是可通過(guò)光刻工藝形成的最小特征。注意，對(duì)于水平定向的裝置(例如， 晶體管)， 一般來(lái)說(shuō)，隨著特征大小降低，操作所述裝置所需的電壓也降低。然而， 在圖1的存儲(chǔ)器單元中，由于存儲(chǔ)器單元的垂直定向，因此一般來(lái)說(shuō)變換二極管的半 導(dǎo)體材料及使反熔絲破裂所需的電脈沖的量值不隨著特征大小降低。
在'510申請(qǐng)案中，將介電破裂反熔絲與由半導(dǎo)體材料(例如，硅)形成的半導(dǎo)體 二極管配成對(duì)，其中所述二極管的半導(dǎo)體材料處于其形成時(shí)的低電阻率狀態(tài)，且無(wú)需 轉(zhuǎn)換。
'030專利及'549申請(qǐng)案的二極管是通過(guò)以下步驟形成的沉積半導(dǎo)體材料，例如 處在無(wú)定形狀態(tài)的硅，接著執(zhí)行熱退火以使硅結(jié)晶，形成多晶硅(polycrystalline silicon) 或多晶硅(poty^/co" 二極管。如'530申請(qǐng)案中所述，當(dāng)沉積的無(wú)定形硅唯獨(dú)與所述 沉積的無(wú)定形硅與之具有高晶格失配的材料(例如，二氧化硅及氮化鈦)接觸而結(jié)晶 時(shí)，多晶硅形成有高數(shù)量的晶體缺陷，從而致使其成為高電阻率。通過(guò)此高缺陷多晶 硅施加編程脈沖顯而易見地改變所述多晶硅，致使其成為較低電阻率。
然而，已發(fā)現(xiàn)當(dāng)沉積的無(wú)定形硅與適當(dāng)?shù)墓杌?例如，硅化鈦或硅化鈷)層接 觸而結(jié)晶時(shí)，所得的經(jīng)結(jié)晶硅的質(zhì)量高得多，缺陷更少，且具有低得多的電阻率。硅 化鈦或硅化鈷的晶格間距非常接近于硅的晶格間距，且據(jù)信無(wú)定形硅與適當(dāng)?shù)墓杌?層接觸而以有利的定向結(jié)晶時(shí)，所述硅化物為硅的晶體生長(zhǎng)提供模板，從而使缺陷的 形成降到最低。不同于僅鄰近于高缺陷硅與之具有高晶格失配的材料結(jié)晶的高缺陷硅， 施加大電脈沖不會(huì)可觀地改變與硅化物層接觸而結(jié)晶的此低缺陷、低電阻率硅的電阻 率。
通過(guò)將介電破裂反熔絲與此低缺陷、低電阻率二極管配成對(duì)，可形成編程電壓僅 需足以使介電破裂反熔絲破裂的存儲(chǔ)器單元；二極管由在其初始狀態(tài)己經(jīng)是低電阻率 且無(wú)需遭受高電阻率到低電阻率轉(zhuǎn)換的半導(dǎo)體材料形成。
在'510申請(qǐng)案的實(shí)施例中，將低缺陷二極管與由常規(guī)介電材料(二氧化硅)形成 的介電破裂反熔絲配成對(duì)。此裝置中的介電破裂反熔絲必須足夠厚以實(shí)現(xiàn)可靠絕緣， 因此需要相對(duì)大的編程電壓?？赏ㄟ^(guò)減小二氧化硅反熔絲的厚度來(lái)減小此編程電壓。 然而，當(dāng)二氧化硅反熔絲變得較薄時(shí)，所述反熔絲變得更容易有缺陷，此將允許不想 要的泄露電流。
所述二氧化硅層(其充當(dāng)反熔絲)通常是熱生長(zhǎng)的?？赏ㄟ^(guò)使反熔絲在較高溫度 (例如，1000攝氏度)下生長(zhǎng)來(lái)改善反熔絲的質(zhì)量，并降低缺陷。然而，高溫具有其 它缺點(diǎn)，導(dǎo)致?lián)诫s劑在二極管中且在形成于存儲(chǔ)器層級(jí)下面的CMOS控制電路中不想 要的擴(kuò)散，從而損壞且可能毀壞所述裝置。
材料具有特性介電常數(shù)k。材料的介電常數(shù)描述其作為絕緣體的行為。好的絕緣體(例如，以常規(guī)方式形成的二氧化硅)具有3.9的低介電常數(shù)。真空被定義為具有l(wèi) 的最低可能介電常數(shù)。許多材料(例如，包括Hf02及Al2Cb)被視為電介質(zhì)，但具有
的介電常數(shù)高于二氧化硅的介電常數(shù)。
充當(dāng)介電破裂反熔絲的較高-k材料(例如，Hf02或Al203)層可厚于在質(zhì)量上差
別不大同時(shí)具有相同電行為的較低-k材料(例如，二氧化硅)層。
麥克珀森(McPherson)等人在2002正DM學(xué)報(bào)第633-636頁(yè)的"建議的介電擊 穿與介電常數(shù)之間的通用關(guān)系(Proposed universal relationship between dielectric breakdown and dielectric constant,)"中演示了具有較高介電常數(shù)k的材料在比較低介 電常數(shù)材料低的電場(chǎng)下遭受介電擊穿。出于早期已描述的原因，需要減小存儲(chǔ)器陣列 中的編程電壓。在本發(fā)明中，將由鄰近于硅化物而結(jié)晶的低缺陷沉積半導(dǎo)體材料形成 的二極管與由具有大于約8的介電常數(shù)k的高-k材料形成的介電破裂反熔絲配成對(duì)。 術(shù)語(yǔ)"沉積的半導(dǎo)體材料"是指已沉積的半導(dǎo)體材料(例如，硅、鍺、或硅-鍺合金)， 且排除其上方可構(gòu)造所述裝置的單晶晶片襯底。編程單元所需的電壓僅是通過(guò)使反熔 絲經(jīng)受介電擊穿而使所述反熔絲破裂所需的電壓。形成高-k材料的反熔絲是用于在以 低泄漏電流進(jìn)行編程之前在編程之后維持高可靠性的反熔絲的同時(shí)減小編程電壓。
注意，已對(duì)高-k介電材料進(jìn)行了研究以供在晶體管的閘極氧化物中使用，因?yàn)楦?-k介電材料可比閘極氧化物(g卩，二氧化硅)制作得更薄同時(shí)具有相同或更好的電容。 然而，這些閘極氧化物在晶體管中起到不同于此處所述反熔絲的作用。并不打算使這 些閘極氧化物在所述裝置的壽命中的任一點(diǎn)時(shí)經(jīng)歷介電擊穿。
在優(yōu)選實(shí)施例中，使用原子層沉積(ALD)來(lái)形成高-k材料的介電破裂反熔絲。ALD 技術(shù)最近取得的進(jìn)步己允許形成極薄且質(zhì)量極高的高-k材料層，例如，50、 30、 20、 或10?；蚋佟４藰O薄層具有如此高的質(zhì)量而使得泄漏電流在可接受的低程度，且此 薄層需要較低的擊穿電壓。
麥克珀森等人描述較高-k電介質(zhì)具有以下額外優(yōu)點(diǎn)所述高-k電介質(zhì)往往展現(xiàn)比 較低-k電介質(zhì)(例如，二氧化硅)更均勻的擊穿行為。當(dāng)存儲(chǔ)器陣列的介電破裂反熔 絲跨越寬范圍的編程電壓而破裂時(shí)，所述編程電壓必須足夠高以使反熔絲在分布的高 端破裂，即使較低電壓將滿足陣列中的多數(shù)存儲(chǔ)器單元。較緊密的分布允許進(jìn)一步降 低編程電壓。
許多高-k電介質(zhì)可通過(guò)各種沉積工藝(包括ALD)在相對(duì)低的溫度下形成。 一般 來(lái)說(shuō)，減小處理溫度對(duì)制作復(fù)雜半導(dǎo)體裝置總是有利的，因?yàn)榇丝墒箵诫s劑擴(kuò)散、剝 落等降到最低。
二極管不對(duì)稱地傳導(dǎo)電流，從而在正向偏置下比在反向偏置下更容易傳導(dǎo)。反向 泄漏電流，即在反向偏置下流動(dòng)的電流是不需要的。反向泄漏電流隨著二極管上減小 的負(fù)電壓而超線性地減小。例如，如在本發(fā)明中，在具有由低電阻率半導(dǎo)體材料形成 的0.15微米特征大小的二極管中，當(dāng)二極管在-7伏下時(shí)，反向泄漏電流為-7.5 x 10—11 安。當(dāng)電壓為-5.5伏時(shí)，反向泄漏電流大致減小到-3.0xl0—u安。在-4.5伏電壓下，反向泄漏電流減小到1.6x 10-n安。在圖2中所描繪的交叉點(diǎn)陣列中，恢復(fù)編程選定單元 S所需的較低電壓會(huì)跨越未選單元U產(chǎn)生較低負(fù)電壓，例如，翻到圖4，假設(shè)選定單 元S上的編程電壓僅需為5.4伏。在跨越選定單元S為5.4伏的情況下，選定位線B0 上的電壓為5伏，選定字線W0處在0伏。如果未選位線Bl設(shè)定為1伏且未選字線 Wl設(shè)定為4.4伏，那么單元H和F兩者均經(jīng)受1伏。未選單元U經(jīng)受-3.4伏，此顯 著地低于圖3的實(shí)例中的-8伏。
在迄今所描述的單片存儲(chǔ)器陣列中， 一般來(lái)說(shuō)優(yōu)選地使用硅來(lái)形成二極管。鍺具 有比硅小的帶隙，且己發(fā)現(xiàn)由硅及鍺的合金形成的二極管具有比純硅二極管高的反向 泄漏電流。泄漏電流隨著鍺的份數(shù)而增加。在交叉點(diǎn)存儲(chǔ)器陣列中，由于未選單元U 僅處在-3.4伏，因此泄漏電流將明顯較低，從而減輕此缺點(diǎn)。如在赫爾內(nèi)等人于2005 年5月9日申請(qǐng)的美國(guó)專利申請(qǐng)案11/125,606 "在低溫下制作的包含半導(dǎo)體二極管的 高密度非易失性存儲(chǔ)器陣列(High-Density Nonvolatile Memory Array Fabricated at Low Temperature Comprising Semiconductor Diodes，)"中所描述，此申請(qǐng)案由本發(fā)明的受 讓人擁有且以引用的方式并入本文中并在后文中稱為'606申請(qǐng)案，以常規(guī)方法沉積硅 且使其結(jié)晶所需的溫度通常不與鋁及銅金屬化(其不可容忍高溫)兼容。如此申請(qǐng)案 中所述，使用具有充足高鍺含量的硅-鍺二極管可使總的制作溫度降低，從而允許使用 這些低電阻率金屬，改善裝置性能。
圖5顯示根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成的存儲(chǔ)器單元。底部導(dǎo)體200包括優(yōu)選地 為氮化鈦的粘附層104及優(yōu)選地為鎢的傳導(dǎo)層106。由高-k介電材料形成的介電破裂 反熔絲118形成于底部導(dǎo)體200上方。例如為氮化鈦的阻擋層110介于介電破裂反熔 絲118與垂直定向的相連式p-i-n二極管302之間。在一些實(shí)施例中，可省略層110。 柱300包括阻擋層110及二極管302。硅化物層122 (優(yōu)選地為硅化鈷或硅化鈦)是頂 部導(dǎo)體400的一部分，頂部導(dǎo)體400進(jìn)一步包括例如氮化鈦層404及鎢層406的傳導(dǎo) 層。(如將看到，硅化物僅形成在硅化物形成金屬與二極管302的硅接觸之處；層122 的畫有交叉陰影線的部分是未反應(yīng)的金屬，而非硅化物。)頂部導(dǎo)體400 (其顯示為 與下伏柱300稍微不對(duì)準(zhǔn))優(yōu)選地為軌道形狀，以延伸出圖頁(yè)的截面形式顯示。供在 反熔絲118中使用的優(yōu)選材料包括Hf02、 A1203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfSiON、 ZrSiA10x、 HfSiA10x、 HfSiAlON、及 ZrSiAlON。 二極管302的硅優(yōu)選地以無(wú)定形形式沉積，且接著使其結(jié)晶。在一些實(shí)施 例中，使二極管302結(jié)晶，接著剝離硅化物122以使最終裝置中不存在硅化物可是優(yōu) 選的?？纱嬖谌舾深~外層(未顯示)，例如，阻擋層及粘附層；另一選擇是，在一些 實(shí)施例中可省略所包括的一些阻擋層。
圖6顯示替代實(shí)施例。底部導(dǎo)體200如同圖5的實(shí)施例中那樣形成。柱300包括 阻擋層110(優(yōu)選地為氮化鈦)、相連式p-i-n 二極管302、硅化物層122、傳導(dǎo)阻擋層 123、高-k介電材料形成的介電破裂反熔絲118及傳導(dǎo)阻擋層125。頂部導(dǎo)體400包括 傳導(dǎo)粘附層404 (優(yōu)選地為氮化鈦)及傳導(dǎo)層406 (例如，鎢)。
13圖7顯示另一替代實(shí)施例。底部導(dǎo)體200如同圖5及6的實(shí)施例中那樣形成。柱 300包括阻擋層110(優(yōu)選地為氮化鈦)及相連式p-i-n二極管302。短柱304 (以不同的 蝕刻步驟從柱300蝕刻而成)包括硅化物層122及傳導(dǎo)阻擋層123。頂部導(dǎo)體400包 括傳導(dǎo)粘附層402 (優(yōu)選地為氮化鈦)及傳導(dǎo)層406 (例如，鉤)。高-k介電材料形 成的介電破裂反熔絲118介于頂部導(dǎo)體400與傳導(dǎo)阻擋層123之間。介電破裂反熔絲 118可以是連續(xù)的毯覆物，或可與頂部導(dǎo)體400 —起圖案化，如圖所示?？稍O(shè)想出類 似地包括相連式p-i-n 二極管及高-k介電破裂反熔絲的許多其它替代實(shí)施例。
這些實(shí)施例的每一者均是包含以下各項(xiàng)的半導(dǎo)體裝置由沉積的半導(dǎo)體材料形成 的相連式p-i-n 二極管，其中所述半導(dǎo)體材料已鄰近于硅化物、鍺化物、或硅化物-鍺 化物層而結(jié)晶；及與所述二極管電串聯(lián)布置的介電破裂反熔絲，所述介電破裂反熔絲 包含具有大于8的介電常數(shù)的介電材料。在每一實(shí)施例中，垂直定向的二極管均安置 于底部導(dǎo)體與頂部導(dǎo)體之間，介電破裂反熔絲均安置于二極管與頂部導(dǎo)體之間或二極 管與底部導(dǎo)體之間。在這些實(shí)例中，無(wú)論頂部導(dǎo)體還是底部導(dǎo)體均不包含硅層。
術(shù)語(yǔ)"相連式p-i-n 二極管"描述由半導(dǎo)體材料形成的在一端具有重?fù)诫sp-型半 導(dǎo)體材料且在另一端具有重?fù)诫sn-型半導(dǎo)體材料的二極管，在p-型區(qū)與n-型區(qū)之間具 有本征或輕摻雜的半導(dǎo)體材料，但沒(méi)有介于p-型區(qū)與n-型區(qū)之間在其破裂之前足以防 止多數(shù)電流流動(dòng)的介電破裂反熔絲。p-i-n二極管優(yōu)選地供在大存儲(chǔ)器陣列中使用，因 為此二極管可使反向偏置下的泄漏電流降到最低。
在這些單元中的任一者中，在編程之前，反熔絲118是完整無(wú)缺的且阻止電流流 動(dòng)。在編程期間，當(dāng)在頂部導(dǎo)體400與底部導(dǎo)體200之間供應(yīng)編程電壓時(shí)，介電破裂 反熔絲的一部分經(jīng)歷介電擊穿，,從而在相連式p-i-n 二極管302與頂部導(dǎo)體400之間或 在相連式p-i-n二極管302與底部導(dǎo)體200之間形成穿過(guò)介電破裂反熔絲118的傳導(dǎo)路 徑。
在本發(fā)明的實(shí)施例中，優(yōu)選地可將由高-k介電材料形成的介電破裂反熔絲安置于 兩個(gè)金屬或金屬性層(例如，氮化鈦或傳導(dǎo)金屬硅化物)之間。這些傳導(dǎo)層幫助跨越 反熔絲建立電容，從而允許反熔絲比在反熔絲安置于半導(dǎo)體層之間或半導(dǎo)體層與金屬 或金屬性層之間的情況下更容易地破裂。
將提供形成根據(jù)本發(fā)明的優(yōu)選實(shí)施例形成的單片三維存儲(chǔ)器陣列的詳細(xì)實(shí)例。出 于完整目的，將提供特定工藝條件、尺寸、方法及材料。然而，應(yīng)了解，此類細(xì)節(jié)并 不打算成為限制性的，且可修改、省略或擴(kuò)大這些細(xì)節(jié)中的許多細(xì)節(jié)，而結(jié)果仍屬于 本發(fā)明的范圍之內(nèi)。例如，來(lái)自'030專利，'549、 '530及'510申請(qǐng)案的一些細(xì)節(jié)可以是 有用的。為避免使本發(fā)明變得模糊，本發(fā)明并未將來(lái)自所述專利及這些申請(qǐng)案的所有 細(xì)節(jié)都包括在內(nèi)，但將了解并不打算排除相關(guān)的教示。 實(shí)例
翻到圖8a，存儲(chǔ)器的形成開始于襯底100。此襯底100可以是此項(xiàng)技術(shù)中己知的
任何半傳導(dǎo)襯底，例如，單晶硅、iv-iv化合物(例如，硅-鍺、或硅-鍺-碳)、ni-v化合物、II-VII化合物、此類襯底上的外延層、或任何其它半傳導(dǎo)材料。所述襯底可 包括制造于其中的集成電路。
在襯底100上方形成絕緣層102。絕緣層102可以是氧化硅、氮化硅、Si-C-O-H 膜，或任一其它合適的絕緣材料。
在襯底100及絕緣體102上方形成第一導(dǎo)體200。絕緣層102與傳導(dǎo)層106之間 可包括粘附層104以幫助將傳導(dǎo)層106粘附到絕緣層102。如果上覆傳導(dǎo)層106為鎢， 那么優(yōu)選地使用氮化鈦?zhàn)鳛檎掣綄?04。傳導(dǎo)層106可包含此項(xiàng)技術(shù)中已知的任何傳 導(dǎo)材料，例如，鎢或其它材料，包括鉅、鈦、銅、鈷或其合金。
一旦沉積了將形成導(dǎo)體軌道的所有層，那么將使用任何適合的掩蔽及蝕刻工藝來(lái) 圖案化及蝕刻所述層，以形成如圖8a中以截面形式所示的大致平行大致共面的導(dǎo)體 200。導(dǎo)體200延伸出圖頁(yè)。在一個(gè)實(shí)施例中，沉積并通過(guò)光刻圖案化光致抗蝕劑，且 蝕刻所述層，并接著使用標(biāo)準(zhǔn)工藝技術(shù)來(lái)移除所述光致抗蝕劑。
接下來(lái)，在導(dǎo)體軌道200上及其之間沉積介電材料108。介電材料108可以是任 何已知的電絕緣材料，例如氧化硅、氮化硅或氧氮化硅。在優(yōu)選實(shí)施例中，將通過(guò)高 密度等離子方法沉積的二氧化硅用作介電材料108。
最后，移除導(dǎo)體軌道200頂部上的過(guò)量介電材料108，暴露由介電材料108分離 的導(dǎo)體軌道200的頂部，并留下大致平面表面。所得結(jié)構(gòu)顯示于圖8a中?？赏ㄟ^(guò)此項(xiàng) 技術(shù)中己知的任何工藝(例如，化學(xué)機(jī)械平面化(CMP)或回蝕)來(lái)執(zhí)行此電介質(zhì)過(guò) 填充物的移除以形成平面表面。在替代實(shí)施例中，導(dǎo)體200可改為通過(guò)鑲嵌方法來(lái)形 成。
翻到圖8b，接下來(lái)形成具有大于約8的介電常數(shù)k的高-k介電材料的薄層118。 (為簡(jiǎn)明起見，從圖8b及隨后配置中省略襯底100，但將假定其存在。)此材料的介電 常數(shù)k的值優(yōu)選地在8與50之間，最優(yōu)選地在約8與約25之間。此層優(yōu)選地在約10 與約200埃之間，例如，在約20與約100埃之間。層118的優(yōu)選材料包括Hf02、 A1203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfSiON、 ZrSiA10x、 HfSiA10x、 HfSiA10N、及ZrSiA10N。在一些實(shí)施例中，可混合這些材料中的兩種或 兩種以上材料。最優(yōu)選的材料包括Hf02 (其具有約25的介電常數(shù))或A1203 (其具有 約9的介電常數(shù))。在優(yōu)選實(shí)施例中，層118通過(guò)ALD形成，以形成極高質(zhì)量的膜。 優(yōu)選地，高質(zhì)量膜是致密的(盡可能接近其理論密度)；具有幾乎沒(méi)有針孔的完整覆 蓋；具有低密度的電缺陷。 一般來(lái)說(shuō)，使在膜質(zhì)量上差別不大具有較高介電常數(shù)的材 料厚于具有較低介電常數(shù)的材料將是優(yōu)選的。例如，通過(guò)ALD形成的Al203膜優(yōu)選地 具有在約5與約80埃之間，優(yōu)選地約30埃的厚度，而通過(guò)ALD形成的HfOj莫優(yōu)選 地具有在約5與約100埃之間，優(yōu)選地約40埃的厚度。層118將充當(dāng)介電破裂反熔絲。 在一些實(shí)施例中，在沉積層118之前沉積傳導(dǎo)阻擋層(未顯示)可以是優(yōu)選的。此阻擋 層(例如，約100埃的氮化鈦)將提供均勻表面，在所述均勻表面上沉積高-k介電破 裂反熔絲層118，此可改善所述高-k介電破裂反熔絲層的均勻性。阻擋層111沉積于層118上。所述阻擋層可以是具有任何適當(dāng)?shù)暮穸?例如，50 到200埃，優(yōu)選地100埃)的任何適當(dāng)?shù)膫鲗?dǎo)阻擋材料，例如，氮化鈦。在一些實(shí)施 例中，可省略阻擋層lll。
接下來(lái)，沉積將被圖案化成若干柱的半導(dǎo)體材料。所述半導(dǎo)體材料可以是硅、鍺、 硅-鍺合金或其它適合的半導(dǎo)體或半導(dǎo)體合金。為簡(jiǎn)明起見，此說(shuō)明將半導(dǎo)體材料稱為 硅，但應(yīng)了解，所屬領(lǐng)域的技術(shù)人員可改為選擇這些其它適合材料中的任何材料。
可通過(guò)此項(xiàng)技術(shù)中已知的任何沉積及摻雜方法來(lái)形成底部重?fù)诫s區(qū)112。可沉積 硅且接著對(duì)其摻雜，但優(yōu)選地通過(guò)在沉積硅期間使提供n型摻雜劑原子(例如磷)的 供體氣體流動(dòng)來(lái)原位摻雜所述硅。重?fù)诫s區(qū)112優(yōu)選地在約100與約800埃厚之間。
接著，可通過(guò)此項(xiàng)技術(shù)中已知的任何方法形成本征區(qū)114。區(qū)114可以是硅、鍺 或者硅或鍺的任何合金且具有在約1100與約3300埃之間，優(yōu)選地約2000埃的厚度。 重?fù)诫s區(qū)112及本征區(qū)114的硅在沉積時(shí)優(yōu)選地為無(wú)定形的。
剛剛沉積的半導(dǎo)體區(qū)114及112連同下伏阻擋層111、高-k介電層118及阻擋層 110將被圖案化及蝕刻以形成柱300。柱300應(yīng)具有與下方的導(dǎo)體200約相同的間距和 約相同的寬度，以使每一柱300都形成在導(dǎo)體200的頂部上?？扇萑桃恍┎粚?duì)準(zhǔn)。
可使用任一適合的掩蔽及蝕刻工藝來(lái)形成柱.300。例如，可沉積、使用標(biāo)準(zhǔn)光刻 技術(shù)圖案化及蝕刻光致抗蝕劑，接著移除所述光致抗蝕劑。另一選擇是，可在半導(dǎo)體 層堆疊頂部上形成某種其它材料(例如，二氧化硅)的硬掩模，其上面具有底部抗反 射涂層(BARC)，接著圖案化并蝕刻所述硬掩模。類似地，可將介電抗反射涂層(DARC) 用作硬掩模。
在陳(Chen)于2003年12月5日申請(qǐng)的美國(guó)申請(qǐng)案第10/728436號(hào)"具有使用 交替相移的內(nèi)部非印刷窗口的光掩模特征(hotomask Features with Interior Nonprinting Window Using Alternating Phase Shifting)"或陳(Chen)于2004年4月1日申請(qǐng)的美 國(guó)申請(qǐng)案第10/815312號(hào)"具有無(wú)鉻非印刷相移窗口的光掩模特征(hotomask Features with Chromeless Nonprinting Phase Shifting Window)"中(所述兩個(gè)申請(qǐng)案由本發(fā)明 的受讓人擁有并以引用的方式并入本文中)描述的光刻技術(shù)可有利地用于執(zhí)行在根據(jù) 本發(fā)明形成存儲(chǔ)器陣列中使用的任何光刻步驟。
在半導(dǎo)體柱300上及其之間沉積介電材料108，以填充所述半導(dǎo)體柱之間的間隙。 介電材料108可以是任何已知的電絕緣材料，例如氧化硅、氮化硅或氧氮化硅。在優(yōu) 選實(shí)施例中，使用二氧化硅作為絕緣材料。
接下來(lái)，移除柱300頂部上的介電材料，暴露由介電材料108分離的柱300的頂 部，并留下大致平面表面?？赏ㄟ^(guò)此項(xiàng)技術(shù)中已知的任何工藝(例如，CMP或回蝕) 來(lái)執(zhí)行電介質(zhì)過(guò)填充物的此移除。在CMP或回蝕之后，執(zhí)行離子植入，以形成重?fù)?雜p-型頂部區(qū)116。所述p-型摻雜劑優(yōu)選地為淺植入的硼，其中植入能量例如為2keV， 且劑量約為3x，10/cm。此植入步驟完成二極管302的形成。所得結(jié)構(gòu)顯示于圖8b中。 在剛剛形成的二極管中，底部重?fù)诫s區(qū)112為n-型而頂部重?fù)诫s區(qū)116為p-型；明顯地，可反轉(zhuǎn)二極管的極性。
總之，通過(guò)在第一導(dǎo)體200上方沉積半導(dǎo)體層堆疊；在單個(gè)圖案化步驟中以柱300 的形式圖案化并蝕刻所述半導(dǎo)體層堆疊來(lái)形成柱300。在完成裝置之后，將相連式p-i-n 二極管安置于所述柱內(nèi)。
翻到圖8c，在清理已形成在柱300頂部上的任何原生氧化物之后，沉積一層120 硅化物形成金屬，例如、鈦、鈷、鉻、鉭、鉑、鎳、鈮或鈀。層120優(yōu)選地為鈦或鈷； 如果層120為鈦，那么其厚度優(yōu)選地在約10與約100埃之間，最優(yōu)選地約20埃。層 120的后面是氮化鈦層404。兩個(gè)層120及404優(yōu)選地在約20與約100埃之間，最優(yōu) 選地約50埃。接下來(lái)，沉積一層406傳導(dǎo)材料，例如，鎢。將層406、 404及120圖 案化并蝕刻為若干軌道形狀的頂部導(dǎo)體400，所述頂部導(dǎo)體400優(yōu)選地沿垂直于底部 導(dǎo)體200的方向延伸。
接下來(lái)，在導(dǎo)體400上及其之間沉積介電材料(未顯示)。所述介電材料可以是任 何已知的電絕緣材料，例如，氧化硅、氮化硅或氧氮化硅。在優(yōu)選實(shí)施例中，將氧化 硅用作此介電材料。
已描述了第一存儲(chǔ)器層級(jí)的形成。可在此第一存儲(chǔ)器層級(jí)上方形成若干額外的存 儲(chǔ)器層級(jí)以形成單片三維存儲(chǔ)器陣列。剛剛描述的陣列僅是一個(gè)實(shí)例；且可以其它方 式變化，例如，包括圖6及7中所示的存儲(chǔ)器單元的任一者。
參照?qǐng)D10c，注意硅化物形成金屬的層120與頂部重?fù)诫s區(qū)116的硅接觸。在隨 后升溫步驟期間，層120的金屬將與重?fù)诫s區(qū)116的硅的某一部分反應(yīng)，以形成硅化 物層(未顯示)。此硅化物層在低于使硅結(jié)晶所需的溫度下形成，且因此將在區(qū)112、 114 及116在很大程度上仍為無(wú)定形時(shí)形成。如果將硅-鍺合金用于頂部重?fù)诫s區(qū)116，那 么可形成例如硅化鈷-鍺化鈷或硅化鈦-鍺化鈦的硅化物-鍺化物層。
優(yōu)選地，在已形成所有存儲(chǔ)器層級(jí)之后，執(zhí)行單個(gè)結(jié)晶退火以使二極管302例如 在750攝氏度下保持約60秒而結(jié)晶，雖然可在形成每一存儲(chǔ)器層級(jí)時(shí)對(duì)其進(jìn)行退火。 所得二極管通常將是多晶的。由于這些二極管的半導(dǎo)體材料是與所述半導(dǎo)體材料與之 具有良好晶格匹配的硅化物或硅化物-鍺化物層接觸而結(jié)晶，因此二極管302的半導(dǎo)體 材料將是低缺陷及低電阻率的。
如果將Hf02用于介電破裂反熔絲118，那么應(yīng)留意將處理溫度保持在Hf02的結(jié) 晶溫度以下，所述結(jié)晶溫度可以是約700到約800攝氏度。完整無(wú)缺的晶體Hf02反熔 絲層具有比無(wú)定形Hf02層高得多的泄露。
在一些實(shí)施例中，可在存儲(chǔ)器層級(jí)之間共享導(dǎo)體，即，頂部導(dǎo)體400將充當(dāng)下一 存儲(chǔ)器層級(jí)的底部導(dǎo)體。在其它實(shí)施例中，在圖8c的第一存儲(chǔ)器層級(jí)上方形成層級(jí)間 電介質(zhì)(未顯示)，其表面經(jīng)平面化，且由于第二存儲(chǔ)器層級(jí)的構(gòu)造在此經(jīng)平面化的 層級(jí)間電介質(zhì)上開始，因此不具有共享的導(dǎo)體。
本發(fā)明允許減小編程電壓。在'030專利的實(shí)施例中，足以編程陣列中的幾乎所有 (例如，99%以上)的單元的編程電壓包括跨越將要編程的單元至少為8伏的脈沖。在
17本發(fā)明的實(shí)施例中，類似剛剛描述的陣列，可減小編程電壓。例如，可以小于約8伏
(且在一些實(shí)施例中，以小于6伏或小于4.0伏)的編程脈沖來(lái)編程陣列中的幾乎所
有單元。
在一些實(shí)施例中，在二極管處于反向偏置中時(shí)施加編程脈沖可是優(yōu)選的。此可具
有以下優(yōu)點(diǎn)減小或消除跨越陣列中的未選單元的泄露；如在庫(kù)瑪(Kumar)等人于 2006年7月28日申請(qǐng)的美國(guó)專利申請(qǐng)案第11/496,986號(hào)"使用包含具有可修整電阻 的可切換半導(dǎo)體存儲(chǔ)器元件的存儲(chǔ)器單元的方法(Method For Using A Memory Cell
所述，所述專利申請(qǐng)案由本發(fā)明的受讓人擁有且以引用的方式并入本文中。
單片三維存儲(chǔ)器陣列是一種其中多個(gè)存儲(chǔ)器層級(jí)形成于單個(gè)襯底(例如，晶片) 上方而無(wú)中間襯底的存儲(chǔ)器陣列。形成一個(gè)存儲(chǔ)器層級(jí)的若干層直接沉積或生長(zhǎng)于現(xiàn) 有的一或多個(gè)層級(jí)的若干層上。相反，如在利迪(Leedy)的美國(guó)專利第5,915,167號(hào) "三維結(jié)構(gòu)存儲(chǔ)器(Three dimensional structure memory)"中，已通過(guò)在單獨(dú)襯底上 形成若干存儲(chǔ)器層級(jí)并使所述存儲(chǔ)器層級(jí)彼此上下黏附在一起而構(gòu)造出若干堆疊式存 儲(chǔ)器。可在接合之前使所述襯底變薄或?qū)⑵渥源鎯?chǔ)器層級(jí)移除，但由于存儲(chǔ)器層級(jí)最 初形成于單獨(dú)襯底上，因此此類存儲(chǔ)器并非真正的單片三維存儲(chǔ)器陣列。
形成于襯底上方的單片三維存儲(chǔ)器陣列至少包括第一存儲(chǔ)器層級(jí)，其形成于所 述襯底上方的第一高度處；及第二存儲(chǔ)器層級(jí)，其形成于與所述第一高度不同的第二 高度處。在此多層級(jí)陣列中，可在襯底上方形成三個(gè)、四個(gè)、八個(gè)或任何實(shí)際數(shù)目的 存儲(chǔ)器層級(jí)。
瑞迪根(Radigan)等人于2006年5月31日申請(qǐng)的美國(guó)專利申請(qǐng)案第11/444,936 號(hào)"用以在溝槽蝕刻期間保護(hù)經(jīng)圖案化特征的傳導(dǎo)硬掩模(Conductive Hard Mask to Protect Patterned Features During Trench Etch，)"中描述了用于形成其中使用鑲嵌構(gòu)造 形成導(dǎo)體的類似陣列的替代方法，所述專利申請(qǐng)案受讓與本發(fā)明的受讓人且借此以引 用的方式并入本文中?？筛臑槭褂萌鸬细热说姆椒▉?lái)形成根據(jù)本發(fā)明的陣列。
本文已描述了詳細(xì)的制作方法，但還可使用形成相同結(jié)構(gòu)的任何其它方法而結(jié)果 仍屬于本發(fā)明的范圍。
以上詳細(xì)說(shuō)明僅描述了本發(fā)明可采取的許多形式中的幾種形式。出于此原因，此 詳細(xì)說(shuō)明打算作為說(shuō)明性而非限定性說(shuō)明。本發(fā)明的范圍將僅由以上權(quán)利要求(包括 所有等效的權(quán)利要求)來(lái)界定。
權(quán)利要求
1、一種半導(dǎo)體裝置，其包含由沉積的半導(dǎo)體材料形成的相連式p-i-n二極管，其中所述半導(dǎo)體材料已鄰近于硅化物、鍺化物、硅化物-鍺化物層而結(jié)晶；及與所述二極管電串聯(lián)布置的介電破裂反熔絲，所述介電破裂反熔絲包含具有大于8的介電常數(shù)的介電材料。
2、 如權(quán)利要求l所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料是多晶的。
3、 如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述介電材料選自由Hf02、Al203、Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfSiON、 ZrSiA10x、 HfSiA10x、 HfSiA10N、及ZrSiA10N組成的群組。
4、 如權(quán)利要求3所述的半導(dǎo)體裝置，其中所述介電材料是Hf02或Al203。
5、 如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述硅化物、硅化物-鍺化物、或鍺化 物層是a)硅化鈦、硅化鈦-鍺化鈦、或鍺化鈦，或者b)硅化鈷、硅化鈷-鍺化鈷、或鍺 化鈷。
6、 如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述半導(dǎo)體材料包含硅、鍺、及/或硅-鍺合金。
7、 如權(quán)利要求6所述的半導(dǎo)體裝置，其中所述相連式p-i-n二極管垂直定向且安 置于所述相連式p-i-n 二極管下方的底部導(dǎo)體與所述相連式p-i-n 二極管上方的頂部導(dǎo) 體之間，且所述介電破裂反熔絲安置于所述相連式p-i-n 二極管與所述頂部導(dǎo)體之間或 所述相連式p-i-n 二極管與所述底部導(dǎo)體之間。
8、 如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述頂部導(dǎo)體或所述底部導(dǎo)體不包含 硅層。
9、 如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述硅化物、硅化物-鍺化物、或鍺化 物層在所述相連式p-i-n 二極管上方且所述介電破裂反熔絲在所述相連式p-i-n 二極管 下方。
10、 如權(quán)利要求7所述的半導(dǎo)體裝置，其中所述介電破裂反熔絲約為50埃厚或 更少。
11、 如權(quán)利要求10所述的半導(dǎo)體裝置，其中所述介電破裂反熔絲約為20埃厚或 更少。
12、 如權(quán)利要求10所述的半導(dǎo)體裝置，其中所述介電破裂反熔絲是通過(guò)原子層 沉積形成的。
13、 如權(quán)利要求10所述的半導(dǎo)體裝置，其中所述介電破裂反熔絲的一部分已經(jīng) 歷介電擊穿，從而在所述相連式p-i-n 二極管與所述頂部導(dǎo)體之間或在所述相連式p-i-n 二極管與所述底部導(dǎo)體之間形成穿過(guò)所述介電破裂反熔絲的傳導(dǎo)路徑。
14、 如權(quán)利要求6所述的半導(dǎo)體裝置，其中所述底部導(dǎo)體、所述相連式p-i-n 二 極管及所述頂部導(dǎo)體均形成在半導(dǎo)體襯底上方。
15、 如權(quán)利要求6所述的半導(dǎo)體裝置，其中所述相連式p-i-n 二極管呈柱形式。
16、 如權(quán)利要求l所述的半導(dǎo)體裝置，其中所述硅化物、硅化物-鍺化物、或鍺化 物層不存在于完成的裝置中。
17、 一種第一存儲(chǔ)器層級(jí)，其包含 形成于襯底上方的多個(gè)第一大致平行大致共面的導(dǎo)體； 形成于所述第一導(dǎo)體上方的多個(gè)第二大致平行大致共面的導(dǎo)體； 包含半導(dǎo)體材料的多個(gè)垂直定向的相連式p-i-n 二極管，所述半導(dǎo)體材料鄰近于硅化物、硅化物-鍺化物、或鍺化物層而結(jié)晶；由具有大于約8的介電常數(shù)的介電材料形成的多個(gè)介電破裂反熔絲， 其中所述相連式p-i-n 二極管的每一者安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間，且其中所述介電破裂反熔絲的每一者安置于所述第一導(dǎo)體中的一者與所述相連式 p-i-n 二極管中的一者之間或所述第二導(dǎo)體中的一者與所述相連式p-i-n 二極管中的一 者之間；及多個(gè)存儲(chǔ)器單元，每一存儲(chǔ)器單元包含所述相連式P-i-n 二極管中的一者及所 述介電破裂反熔絲中的一者。
18、 如權(quán)利要求17所述的第一存儲(chǔ)器層級(jí)，其中所述介電材料選自由Hf02、Al203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfS認(rèn)、ZrSiA10x、 HfSiA10x、 HfSiA10N、及ZrSiAlON組成的群組。
19、 如權(quán)利要求17所述的第一存儲(chǔ)器層級(jí)，其中所述半導(dǎo)體材料包含硅、鍺、 及/或硅-鍺合金。
20、 如權(quán)利要求17所述的第一存儲(chǔ)器層級(jí)，其中所述介電破裂反熔絲安置于所 述相連式p-i-n 二極管下方。
21、 如權(quán)利要求17所述的第一存儲(chǔ)器層級(jí)，其中所述介電破裂反熔絲安置于所 述相連式p-i-n 二極管下方且所述硅化物、硅化物-鍺化物、或鍺化物層安置于所述相 連式p-i-n 二極管上方。
22、 如權(quán)利要求17所述的第一存儲(chǔ)器層級(jí)，其中至少第二存儲(chǔ)器層級(jí)單片地形 成于所述第一存儲(chǔ)器層級(jí)上方。
23、 一種形成于襯底上方的單片三維存儲(chǔ)器陣列，其包含a)單片地形成于所述襯底上方的第一存儲(chǔ)器層級(jí)，所述第一存儲(chǔ)器層級(jí)包含i) 沿第一方向延伸的多個(gè)第一大致平行大致共面的導(dǎo)體；ii) 沿不同于所述第一方向的第二方向延伸的多個(gè)第二大致平行大致共面的 導(dǎo)體，所述第二導(dǎo)體在所述第一導(dǎo)體上方；iii) 由沉積的半導(dǎo)體材料形成的多個(gè)垂直定向的相連式p-i-n 二極管，所述半導(dǎo)體材料鄰近于硅化物、硅化物-鍺化物、或鍺化物層而結(jié)晶，每一二極管垂直安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間；iv)由具有大于8的介電常數(shù)的介電材料形成的多個(gè)介電破裂反熔絲；及V)多個(gè)存儲(chǔ)器單元，每一存儲(chǔ)器單元包含串聯(lián)布置的所述二極管中的一者及所述介電破裂反熔絲中的一者；及 b)單片地形成于所述第一存儲(chǔ)器層級(jí)上方的第二存儲(chǔ)器層級(jí)。
24、 如權(quán)利要求23所述的單片三維存儲(chǔ)器陣列，其中所述介電材料選自由Hf02、 A1203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfS認(rèn)、 ZrSiA10x、 HfSiA10x、 HfSiA10N、及ZrSiA10N組成的群組。
25、 一種用于形成及編程非易失性存儲(chǔ)器單元的方法，所述方法包含 形成相連式p-i-n 二極管，所述相連式p-i-n 二極管包含沉積的半導(dǎo)體材料； 形成與所述沉積的半導(dǎo)體材料接觸的硅化物、硅化物-鍺化物、或鍺化物層； 使與所述硅化物、硅化物-鍺化物、或鍺化物層接觸的所述沉積的半導(dǎo)體材料結(jié)晶； 形成具有大于8的介電常數(shù)的介電材料層；及使所述介電材料層的一部分經(jīng)受介電擊穿，其中所述存儲(chǔ)器單元包含所述相連式p-i-n 二極管及所述介電材料層。
26、 如權(quán)利要求25所述的方法，其中通過(guò)原子層沉積來(lái)沉積所述介電材料層。
27、 如權(quán)利要求25所述的方法，其中所述介電材料層為50埃厚或更少。
28、 如權(quán)利要求27所述的方法，其中所述介電材料層為20埃厚或更少。
29、 如權(quán)利要求25所述的方法，其中從由Hf02、 A1203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfSiON、 ZrSiA10x、 HfSiA10x、 HfSiA10N、及ZrSiAlON組成的群組中選擇所述介電材料。
30、 如權(quán)利要求29所述的方法，其中所述介電材料為Hf02或Al203。
31、 如權(quán)利要求25所述的方法，其中所述沉積的半導(dǎo)體材料包含硅、鍺、或硅-鍺合金。
32、 如權(quán)利要求25所述的方法，其中所述硅化物、硅化物-鍺化物、或鍺化物是 a)硅化鈦、硅化鈦-鍺化鈦、或鍺化鈦，或b)硅化鈷、硅化鈷-鍺化鈷、或鍺化鈷。
33、 如權(quán)利要求25所述的方法，其中將所述相連式p-i-n二極管安置于第一導(dǎo)體 與第二導(dǎo)體之間，且其中將所述介電材料層安置于a)所述相連式p-i-n 二極管與所述第 一導(dǎo)體之間或b)所述相連式p-i-n 二極管與所述第二導(dǎo)體之間。
34、 如權(quán)利要求33所述的方法，其中通過(guò)在所述第一導(dǎo)體與所述第二導(dǎo)體之間 施加編程電壓來(lái)實(shí)現(xiàn)所述使所述介電層的所述部分經(jīng)受介電擊穿的步驟。
35、 如權(quán)利要求34所述的方法，其中所述編程電壓不超過(guò)約8伏。
36、 如權(quán)利要求33所述的方法，其中將所述相連式p-i-n二極管垂直定向，并垂 直安置于所述第一導(dǎo)體之間及所述第二導(dǎo)體之間，且其中所述第二導(dǎo)體在所述第一導(dǎo) 體上方。
37、 如權(quán)利要求36所述的方法，其中所述形成所述相連式p-i-n二極管的步驟包含形成所述第一導(dǎo)體；在所述形成所述第一導(dǎo)體的步驟之后，在所述第一導(dǎo)體上方沉積半導(dǎo)體層堆疊； 在單個(gè)圖案化步驟中以柱的形式圖案化及蝕刻所述半導(dǎo)體層堆疊；及在所述圖案化及蝕刻所述半導(dǎo)體層堆疊的步驟之后，在所述柱上方形成所述第二 導(dǎo)體，其中在所述裝置完成之后，將所述相連式p-i-n 二極管安置于所述柱內(nèi)。
38、 如權(quán)利要求25所述的方法，其中在所述使所述介電材料層的所述部分經(jīng)受 介電擊穿的步驟期間編程所述存儲(chǔ)器單元。
39、 如權(quán)利要求25所述的方法，其中所述半導(dǎo)體材料是多晶的。
40、 一種用于在襯底上方單片地形成第一存儲(chǔ)器層級(jí)的方法，所述方法包含 在所述襯底上方形成多個(gè)第一大致平行大致共面的導(dǎo)體，所述第一導(dǎo)體沿第一方向延伸；在所述第一導(dǎo)體上方形成多個(gè)垂直定向的相連式p-i-n 二極管，所述相連式p-i-n 二極管包含與硅化物、硅化物-鍺化物、或鍺化物層接觸而結(jié)晶的半導(dǎo)體材料；形成多個(gè)第二大致平行大致共面的導(dǎo)體，所述第二導(dǎo)體在所述相連式p-i-n 二極 管上方，所述第二導(dǎo)體沿不同于所述第一方向的第二方向延伸，每一相連式p-i-n二極 管垂直安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間；及形成多個(gè)介電破裂反熔絲，每一介電破裂反熔絲安置于所述相連式P-i-n 二極管 中的一者與所述第一導(dǎo)體中的一者之間或所述相連式p-i-n 二極管中的一者與所述第二導(dǎo)體中的一者之間，其中所述介電破裂反熔絲包含介電材料，所述介電材料具有大于約8的介電常數(shù)。
41、 如權(quán)利要求40所述的方法，其中從由Hf02、 A1203、 Zr02、 Ti02、 La203、 Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfS腿、ZrSiA10x、 HfSiA10x、 HfSiA10N、及ZrSiA10N組成的群組中選擇所述介電材料。
42、 如權(quán)利要求40所述的方法，其中所述半導(dǎo)體材料包含硅、鍺、及/或硅-鍺合金。
43、 如權(quán)利要求40所述的方法，其中a)將所述介電破裂反熔絲安置于所述二極 管下方且將所述硅化物、硅化物-鍺化物、或鍺化物層安置于所述二極管上方。
44、 如權(quán)利要求40所述的方法，其中所述襯底包含單晶硅。
45、 如權(quán)利要求40所述的方法，其中在所述第一存儲(chǔ)器層級(jí)上方單片地形成至 少第二存儲(chǔ)器層級(jí)。
46、 一種用于在襯底上方形成單片三維存儲(chǔ)器陣列的方法，所述方法包含a) 在所述襯底上方單片地形成第一存儲(chǔ)器層級(jí)，所述第一存儲(chǔ)器層級(jí)通過(guò)包含 以下步驟的方法形成i) 形成沿第一方向延伸的多個(gè)第一大致平行大致共面的導(dǎo)體；ii) 形成沿不同于所述第一方向的第二方向延伸的多個(gè)第二大致平行大致 共面的導(dǎo)體，所述第二導(dǎo)體在所述第一導(dǎo)體上方；iii) 形成由沉積的半導(dǎo)體材料形成的多個(gè)垂直定向的相連式p-i-n 二極管， 所述沉積的半導(dǎo)體材料與硅化物、硅化物-鍺化物、或鍺化物層接觸而結(jié)晶，每一 二極管垂直安置于所述第一導(dǎo)體中的一者與所述第二導(dǎo)體中的一者之間；iv) 形成由具有大于8的介電常數(shù)的介電材料形成的多個(gè)介電破裂反熔絲；及V)形成多個(gè)存儲(chǔ)器單元，每一存儲(chǔ)器單元包含串聯(lián)布置的所述二極管中的 一者及所述介電破裂反熔絲中的一者；及b)在所述第一存儲(chǔ)器層級(jí)上方單片地形成第二存儲(chǔ)器層級(jí)。
47、如權(quán)利要求46所述的方法，其中從由Hf02、 A1203、 Zr02、 Ti02、 La203、Ta205、 Ru02、 ZrSiOx、 AlSiOx、 HfSiOx、 HfA10x、 HfSiON、 ZrSiA10x、 HfSiA10x、HfSiA10N、及ZrSiA10N組成的群組中選擇所述介電材料。
全文摘要
本發(fā)明描述一種用于形成具有減小的編程電壓的非易失性一次性可編程存儲(chǔ)器單元的方法。將相連式p-i-n二極管與介電破裂反熔絲配成對(duì)，所述介電破裂反熔絲由具有大于約8的介電常數(shù)的高介電常數(shù)材料形成。在優(yōu)選實(shí)施例中，通過(guò)原子層沉積形成所述高介電常數(shù)材料。所述二極管優(yōu)選地由與硅化物接觸而結(jié)晶的沉積的低缺陷半導(dǎo)體材料形成?？稍诰r底上方的經(jīng)堆疊存儲(chǔ)器層級(jí)中形成此類單元的單片三維存儲(chǔ)器陣列。
文檔編號(hào)H01L27/102GK101553925SQ200780042606
公開日2009年10月7日 申請(qǐng)日期2007年11月13日 優(yōu)先權(quán)日2006年11月15日
發(fā)明者S·布拉德·赫納 申請(qǐng)人:桑迪士克3D公司