專利名稱：存儲器件的制作方法
存儲器件
背景技術：
快閃存儲器件具有EPROM和EEPROM的優(yōu)點，EPROM具有編 程和擦除特性，EEPROM具有電編程和擦除特性?？扉W存儲器件能夠 存儲1位數(shù)據(jù)并進行電編程和擦除操作。
如在例圖1中所示，快閃存儲器件可以包括形成在硅半導體襯底1 上和/或上方的薄隧道氧化物層3、形成在隧道氧化物層3上和/或上方 的浮置柵極4、形成在浮置柵極4上和/或上方的絕緣層5、形成在絕緣 層5上和/或上方的控制柵極6、和形成在硅半導體襯底1上和/或上方 的源極/漏極區(qū)2。

發(fā)明內(nèi)容
實施方案涉及一種存儲器件，其包括摻雜有第一導電雜質的區(qū)域； 摻雜有第二導電雜質并形成在所述摻雜有第一導電雜質的區(qū)域上和/或
上方的第一多晶硅層；形成在所述第一多晶硅層上和/或上方并摻雜有 第一導電雜質的第二多晶硅層；形成在所述第一多晶硅層的橫向側的電 荷捕獲層；和形成在所述電荷捕獲層的橫向側的控制柵極。
實施方案涉及一種存儲器件，其包括摻雜有第一導電雜質的區(qū)域； 摻雜有第二導電雜質并形成在所述摻雜有第一導電雜質的區(qū)域上和/或
上方的第一多晶硅層；形成在所述第一多晶硅層上和/或上方并摻雜有 第一導電雜質的第二多晶硅層；形成在所述第一多晶硅層的兩個橫向側 的電荷捕獲層；和形成在所述電荷捕獲層的橫向側的第一和第二控制柵 極。
實施方案涉及一種存儲器件，其包括形成在半導體襯底中的源極 和漏極區(qū)；形成在所述源極和漏極區(qū)之間的溝道區(qū)；與所述溝道區(qū)相鄰 的電荷捕獲層；和與所述電荷捕獲層相鄰的控制柵極，其中所述源極區(qū)、 溝道區(qū)和漏極區(qū)垂直對準，并且所述溝道區(qū)、電荷捕獲層和控制柵極水 平對準。
實施方案涉及一種存儲器件，其包括形成在半導體襯底中的源極 區(qū)、共溝道區(qū)和漏極區(qū)，其中所述源極區(qū)、共溝道區(qū)和漏極區(qū)沿第一方 向對準；在所述共溝道區(qū)中捕獲電荷的多個電荷捕獲層；和向其施加控
制電壓的多個控制柵極。


例圖l示出快閃存儲器件。
例圖2 ~ 9示出根據(jù)實施方案的快閃存儲器件。
具體實施例方式
在以下實施方案的說明中，當描述層(膜)、區(qū)域、圖案或結構形 成形成在層(膜)、區(qū)域、圖案或結構的"上/上面/上方/上部，，或"下/下面 /下方/下部"時，是指它們直接與所述層(膜)、區(qū)域、圖案或結構接 觸，或它們通過在其間插入其它的層(膜)、區(qū)域、圖案或結構而與所 述層(膜)、區(qū)域、圖案或結構間接接觸。因此，其含義必須基于本發(fā) 明的范圍來確定。
如在例圖2和3中說明的，根據(jù)實施方案的快閃存儲器件可包括半 導體襯底，在其上形成摻雜有第一導電雜質的區(qū)域110。第一導電雜質 可以包括N-型雜質如磷(P)或砷(As)，或P-型雜質如硼(B)。才艮據(jù)實施方 案，第一導電雜質包括N-型雜質。此外，所述半導體襯底可以摻雜有 N-型雜質。
可以在摻雜有第一導電雜質的區(qū)域110上和/或上方形成第一多晶 硅層120。第一多晶硅層120可以摻雜有不同于所述第一導電雜質的第 二導電雜質。如果第一導電雜質是N-型雜質，那么第二導電雜質是P-型雜質，因此第一多晶硅層120形成P-阱。
可以在第一多晶珪層120上和/或上方形成第二多晶珪層130。第二 多晶硅層130可以摻雜有第一導電雜質。
因此，摻雜有第一導電雜質的區(qū)域110、第一多晶硅層120和第二 多晶硅層130可以形成垂直堆疊結構，其順序摻雜有N-型雜質/P-型雜 質/N-型雜質。
可以在第一多晶硅層120和第二多晶硅層130的兩側橫向形成電荷 捕獲層140。電荷捕獲層140可以包括絕緣層。如例圖3中所示，根據(jù) 實施方案，電荷捕獲層140可以包括ONO層，其中順序沉積第一氧化 物層141、氮化物層142和第二氧化物層143。具有ONO層的電荷捕獲 層140可包括選自Si02-Si3N4-Si02、 Si02-Si3N4-Al203、 Si02-Si3N4-Al203、 和Si02-Si3N4-Si02-Si3N4-Si02中的一種。可以在電荷捕獲層140上和/或上方形成包括多晶硅的第一控制柵 極150和第二控制柵極160。具體而言，第一控制柵極150和第二控制 柵極160可以形成在摻雜有第一導電雜質的區(qū)域110上和/或上方和形成 在第一多晶硅層120和第二多晶硅層130的橫向兩側。
如例圖4中所示，根據(jù)實施方案的快閃存儲器件可以包括形成得比 第一控制柵極150和第二控制柵極160更高的第二多晶硅層130。
如例圖5中所示，根據(jù)實施方案的快閃存儲器件可以包括形成在第 一多晶硅層120和第二多晶硅層130的橫向側的電荷捕獲層140。電荷 捕獲層可通過順序沉積第一氧化物層141、氮化物層142和第二氧化物 層143形成具有ONO結構。具有ONO結構的電荷捕獲層140可以包 括選自 Si02-Si3N4-Si02 、 Si02-Si3N4-Al203 、 Si02-Si3N4-Al203和 Si02-Si3N4-Si02-Si3N4-Si02中的一種。
另外，具有不同于電荷捕獲層140的ONO層的結構的絕緣層144 可以形成在第一控制柵極150和第二控制柵極160與摻雜有第一導電雜 質的區(qū)域110之間。
如例圖6中所示，根據(jù)實施方案的快閃存儲器件可以包括從摻雜有 第一導電雜質的區(qū)域110的預定部分突出的突出部111。第一多晶硅層 120可以形成在突出部111上和/或上方。突出部111可以包括與摻雜有 第一導電雜質的區(qū)域IIO的材料相同的材料。
如例圖7中所示，根據(jù)實施方案的快閃存儲器件可以包括形成在半 導體襯底100上和/或上方的絕緣層105并包括溝槽103。摻雜有第一導 電雜質的區(qū)域110可以形成在溝槽103中。
如例圖8中所示，根據(jù)實施方案的快閃存儲器件可以包括半導體襯 底IOO，其是P-型半導體襯底。摻雜有第一導電雜質的區(qū)域110可以作 為N-型多晶硅層形成在P-型半導體襯底100的預定區(qū)域上和/或上方。 另外，絕緣層105可以形成在摻雜有第一導電雜質的區(qū)域110的兩個橫 向側面。
如例圖9中所示，根據(jù)實施方案的快閃存儲器件可以包括摻雜有第 二雜質并包括P-型多晶硅的區(qū)域210。可以在摻雜有第二雜質的區(qū)域 210上和/或上方形成摻雜有N-型雜質以形成N-阱的第一多晶硅層220 和摻雜有P-型雜質的第二多晶硅層230。電荷捕獲層240可以形成在第 一多晶硅層220和笫二多晶硅層230的兩個橫向側。包括多晶硅的第一
控制柵極250和第二控制柵極260可以形成在電荷捕獲層240上和/或上 方。
根據(jù)實施方案，包括摻雜有第一雜質的區(qū)域110和摻雜有第二雜質 的區(qū)域210的快閃存儲器件可以與第二多晶硅層130和230共同形成具 有垂直結構的源極/漏極區(qū)。此外，摻雜有P-型雜質以形成P-阱的第一 多晶硅層120和摻雜有N-型雜質以形成N-阱的第一多晶硅層220可以 用作作為電荷(或空穴)通道的溝道。
電荷捕獲層140可以形成為具有ONO層，所述ONO層包括順序 沉積的第一氧化物層141、氮化物層142和第二氧化物層143，電荷可 以在氮化物層142上編程或擦除，第一氧化物層141可用作隧道氧化物 層，以將電荷從溝道引導到氮化物物層142，并且第二氧化層143可用 作阻擋氧化物層，以防止電荷從氮化物層142移動到第一控制柵極150 和第二控制柵極160。
同時，當對第一控制柵極150施加電壓時，電荷(或空穴)從摻雜有 第一雜質并作為源極的區(qū)域IIO中釋放，并且釋放出的電荷可以在電荷 捕獲層140的氮化物層142中編程。然后，如果關閉施加于第一控制柵 極150的電壓，則可以擦除在氮化物層142中編程的電荷(或空穴)。
同樣地，當對第二控制柵極160施加電壓時，從摻雜有第一雜質并 且作為源極的區(qū)域110釋放出電荷(或空穴)，并且釋放出的電荷可以 在電荷捕獲層140的氮化物層142中編程。然后，如果關閉施加于第二 控制柵極160的電壓，可以擦除在氮化物層142中編程的電荷(或空穴)。
因此，根據(jù)實施方案，在形成于具有垂直結構的源極和漏極之間的 溝道的兩側提供電荷捕獲層，使得快閃存儲器件可儲存2位數(shù)據(jù)而不增 加快閃存儲器件的尺寸。另外，如果快閃存儲器件與多級位技術結合， 那么一個單元可存儲四位到八位。
在本說明書中對"一個實施方案"、"實施方案"、"例示實施方案" 等的任何引用都表示與實施方案相關的具體特征、結構、或性能包括在 本發(fā)明的至少一個實施方案中。在本說明書中不同地方出現(xiàn)的這些術語 不必都表示相同的實施方案。此外，當關于任何實施方案記載具體特征、 結構或性能時，認為其在本領域技術人員實現(xiàn)與其他的實施方案相關這 些特征、結構或性能的范圍內(nèi)。
盡管已經(jīng)在本文中描述了實施方案，但應該理解本領域技術人員可以
設計大量其它的變化和實施方案，而這些也在本公開內(nèi)容原理的精神和范 圍內(nèi)。更具體地，在公開文件、附圖和所附的權利要求的范圍內(nèi)，在本發(fā) 明的組合排列的構件和/或結構中可能具有各種變化和變型。除構件和/或 結構的變化和變型之外，對本領域技術人員而言，可替代的用途將是顯而 易見的。
權利要求
1.一種器件，包括摻雜有第一導電雜質的區(qū)域；摻雜有第二導電雜質并形成在所述摻雜有第一導電雜質的區(qū)域上的第一多晶硅層；形成在所述第一多晶硅層上并摻雜有第一導電雜質的第二多晶硅層；形成在所述第一多晶硅層的橫向側的電荷捕獲層；和形成在所述電荷捕獲層的橫向側的控制柵極。
2. 權利要求l的器件，其中所述電荷捕獲層包括第一氧化物層、氮化 物層和第二氧化物層。
3. 權利要求1的器件，其中所述電荷捕獲層包括選自Si02-Si3N4-Si02、 Si02-Si3N4-Al203、 Si02-Si3N4-Al203和Si02-Si3N4-Si02-Si3N4-Si02中的 一種。
4. 權利要求l的器件，其中所述第二多晶硅層突出超過所述控制柵極。
5. 權利要求l的器件，還包括形成在所述摻雜有第一導電雜質的區(qū)域 上的突出部，并所述第一多晶硅層形成在所述突出部上。
6. 權利要求l的器件，還包括形成在所述摻雜有第一導電雜質的區(qū)域 兩側的絕緣層。
7. —種器件，包括 摻雜有第一導電雜質的區(qū)域；摻雜有第二導電雜質并形成在所述摻雜有第一導電雜質的區(qū)域上的 第一多晶硅層；形成在所述第一多晶硅層上并摻雜有第一導電雜質的第二多晶硅層；形成在所述第一多晶硅層的兩個橫向側的電荷捕獲層；和 形成在所述電荷捕獲層的橫向側的第一和第二控制柵極。
8. 權利要求7的器件，其中所述電荷捕獲層包含第一氧化物層、氮化 物層和第二氧化物層。
9. 權利要求7的器件，其中所述電荷捕獲層包括選自Si02-Si3N4-Si02、 Si02-Si3N4-Al203、 Si02-Si3N4-Al203、和Si02-Si3N4-Si02-Si3N4-Si02中 的一種。
10. 權利要求7的器件，其中所述第二多晶硅層突出超過所述控制柵極。
11. 權利要求7的器件，還包括形成在所述摻雜有第一導電雜質的區(qū)域 上的突出部，并且所述第一多晶硅層形成在所述突出部上。
12. 權利要求7的器件，還包括形成在所述摻雜有第一導電雜質的區(qū)域 兩側的絕緣層。
13. 權利要求7的器件，其中所述電荷捕獲層形成在所述第二多晶硅層 的兩側。
14. 權利要求7的器件，其中所述電荷捕獲層形成在所述摻雜有第一導 電雜質的區(qū)域與所述第 一和第二柵極之間。
15. 權利要求7的器件，還包括形成在所述摻雜有第一導電雜質的區(qū)域 與所述第一和第二柵極之間的絕緣層。
16. —種存儲器件，包括 源極區(qū)；漏極區(qū)；形成在所述源極區(qū)與漏極區(qū)之間的溝道區(qū)； 與所述溝道區(qū)相鄰的至少一個電荷捕獲層；和 與所述電荷捕獲層相鄰的至少一個控制柵極， 其中所述源極區(qū)、所述溝道區(qū)和所述漏極區(qū)垂直對準，并且所述溝 道區(qū)、所述電荷捕獲層和所述控制柵極水平對準。
17. 權利要求16的器件，其中所述溝道區(qū)、所述電荷捕獲層和所述控制 柵極的至少一些部分在相同的水平面上對準。
18. 權利要求16的器件，其中所述電荷捕獲層包括水平對準的第一氧化 物層、氮化物層和第二氧化物層。
19. 權利要求16的器件，其中所述電荷捕獲層形成在所述第一多晶硅層 的兩側。
20. 權利要求16的器件，其中所述至少一個電荷捕獲層包括在所述溝道 區(qū)中捕獲電荷的多個電荷捕獲層，并且所述至少一個控制柵極包括向其 施加控制電壓的多個控制柵極。
全文摘要
一種存儲器件，其包括摻雜有第一導電雜質的區(qū)域；摻雜有第二導電雜質并形成在所述摻雜有第一導電雜質的區(qū)域上的第一多晶硅層；形成在所述第一多晶硅層上并摻雜有第一導電雜質的第二多晶硅層；形成在所述第一多晶硅層橫向側的電荷捕獲層；和形成在所述電荷捕獲層橫向側的控制柵極。
文檔編號H01L29/792GK101192626SQ20071018159
公開日2008年6月4日 申請日期2007年10月29日 優(yōu)先權日2006年11月30日
發(fā)明者鄭真孝 申請人:東部高科股份有限公司