專利名稱：后道互連介質(zhì)堆層的實(shí)施方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域，具體涉及一種改進(jìn)的后道介質(zhì)堆層的實(shí)施方法。
背景技術(shù)：
近幾十年來，CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)技術(shù)一直按摩爾定律規(guī)定的路線而高速發(fā)展，芯片集成度不斷提高，性能不斷提升，單位器件成本逐漸下降。隨著特征尺寸的不斷減小，互連延遲逐漸取代器件延遲成為影響芯片性能的主要因素。為了滿足器件集成度和性能的需求，銅(Cu)材料/低介電常數(shù)(k)材料的互連逐漸取代傳統(tǒng)的鋁(Al)互連成為主流。
對(duì)90nm及以下技術(shù)代而言，一般采用低k材料作層間介質(zhì)(ILD)和層內(nèi)介質(zhì)(IMD)，以降低后道產(chǎn)生的延遲，提高芯片整體性能。所謂低k材料的k值一般在1-3.9之間。目前而言，基于二氧化硅的低k材料即摻碳的氧化硅(carbon doped oxide，CDO)材料，是業(yè)界首選的材料，因?yàn)樗邆渑c傳統(tǒng)二氧化硅介質(zhì)互連工藝相兼容的優(yōu)異特性。CDO材料由于制備工藝的影響，一般含有一定量的H，所以也稱之為SiCO或SiCOH。根據(jù)制備工藝條件的不同，其k值可以在2.7-3.0之間變化，應(yīng)用到后道的ILD和IMD中，可以使電容降低20％左右，互連延遲(即RC延遲)可以降低了25-30％。
但是，CDO材料具有低k介質(zhì)材料的共同缺點(diǎn)，即機(jī)械性能較差，且CDO材料的應(yīng)力屬于張應(yīng)力。一般邏輯電路都會(huì)有多層金屬互連結(jié)構(gòu)，多層CDO薄膜的張應(yīng)力會(huì)給芯片帶來嚴(yán)重的影響；同時(shí)，其機(jī)械性能也會(huì)嚴(yán)重影響芯片的整體性能。針對(duì)這些特點(diǎn)，業(yè)界一般使用SiO2作為第一層和最高層金屬互連的介質(zhì)層。請(qǐng)參閱圖1所示的應(yīng)用示意圖，其中圖中“-”代表壓應(yīng)力，“+”代表張應(yīng)力。因?yàn)镾iO2具有壓應(yīng)力，可以平衡CDO引入的張應(yīng)力，同時(shí)也能增強(qiáng)整個(gè)互連多層堆棧結(jié)構(gòu)的機(jī)械強(qiáng)度，因而整個(gè)后道介質(zhì)堆層的可靠性被大幅度提升，并極大地提高了后道的可靠性和成品率。
然而，根據(jù)國(guó)際半導(dǎo)體技術(shù)路線圖(ITRS)和按比例縮小原則，第一層金屬互連具有最具挑戰(zhàn)性的特征尺寸，其布線最密集。也就是說，如果在第一層金屬間使用SiO2作介質(zhì)，其高布線密度會(huì)帶來嚴(yán)重的層內(nèi)寄生電容，并導(dǎo)致后道的互連延遲增加，大幅度降低芯片性能。因此，業(yè)界需要找出一種合適的實(shí)施方法來解決性能和可靠性之間的平衡問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種可以平衡后道介質(zhì)堆層性能和可靠性的后道互連介質(zhì)堆層的實(shí)施方法。
為了解決上述技術(shù)問題，本發(fā)明提供了一種新的后道互連介質(zhì)堆層的實(shí)施方法，該方法包括應(yīng)用具有壓應(yīng)力的二氧化硅材料作為金屬前介質(zhì)及最高層金屬互連介質(zhì)；應(yīng)用具有張應(yīng)力的低介電常數(shù)材料作為第一層金屬互連介質(zhì)和后道的其他層金屬互連介質(zhì)。
進(jìn)一步地，所述的低k材料是基于摻碳氧化硅的。
進(jìn)一步地，所述摻碳氧化硅的含碳量在5％到30％之間。
進(jìn)一步地，由二氧化硅材料形成的金屬前介質(zhì)和最高層金屬互連介質(zhì)是采用高密度等離子體化學(xué)氣相淀積技術(shù)制備的，其中形成金屬前介質(zhì)和最高層金屬互連介質(zhì)的制備過程中，介質(zhì)淀積速率與濺射速率比例在1.5到10之間。
相對(duì)于現(xiàn)有技術(shù)，本發(fā)明的實(shí)施方法通過將具有張應(yīng)力的低介電常數(shù)材料作為布線密度最高的第一層金屬互連介質(zhì)，不僅平衡了后道應(yīng)力改善整個(gè)后道機(jī)械性能，而且極大地降低了后道的寄生電容，從而起到了提高了整個(gè)后道的可靠性和性能的有益效果。


通過以下對(duì)本發(fā)明一實(shí)施例結(jié)合其附圖的描述，可以進(jìn)一步理解其發(fā)明的目的、具體結(jié)構(gòu)特征和優(yōu)點(diǎn)。其中，附圖為圖1為現(xiàn)有后道結(jié)構(gòu)應(yīng)力示意圖；圖2為采用本發(fā)明的實(shí)施方法形成的后道部分截面結(jié)構(gòu)示意圖。
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。
請(qǐng)參閱圖2，本發(fā)明后道互連介質(zhì)堆層的實(shí)施方法包括應(yīng)用具有壓應(yīng)力的二氧化硅(SiO2)材料作為金屬前介質(zhì)20；應(yīng)用具有張應(yīng)力的低k(介電常數(shù))材料作為第一層至僅次于最高層金屬互連介質(zhì)；應(yīng)用具有壓應(yīng)力的SiO2材料作為最高層金屬互連介質(zhì)。
值得提出的是，在本實(shí)施方式中，后道的最高層金屬互連介質(zhì)包括最高金屬線間介質(zhì)1、最高層金屬層間介質(zhì)3及位于兩者之間的刻蝕阻擋層2。在很多工藝方案中，最高金屬線間介質(zhì)1和最高層金屬層間介質(zhì)3是采用相同的介質(zhì)材料，一次成膜工藝形成，則就不會(huì)設(shè)置刻蝕阻擋層2。后道的第一層金屬互連介質(zhì)是指第一層金屬線間介質(zhì)21。后道的其他層結(jié)構(gòu)與最高層金屬互連相同，在此不再贅述。
在本發(fā)明中，低k材料是基于摻碳氧化硅(CDO)的介質(zhì)材料，所使用的摻碳氧化硅的含碳量在5％到30％之間，k值較佳范圍是1.5-3.3。由于含碳量和摻碳氧化硅薄膜的硬度、k值、應(yīng)力、孔隙結(jié)構(gòu)、孔隙密度等參數(shù)直接相關(guān)，其具體指標(biāo)可以根據(jù)實(shí)際工藝和應(yīng)用要求來調(diào)整?；贑DO的低k介質(zhì)材料能夠很好地與傳統(tǒng)CMOS技術(shù)相兼容，且具有張應(yīng)力，可以對(duì)其制造工藝進(jìn)行調(diào)準(zhǔn)來得到不同的薄膜性能，以滿足不同產(chǎn)品實(shí)際應(yīng)用的需要。應(yīng)用于金屬前介質(zhì)和最高層金屬互連介質(zhì)SiO2是采用高密度等離子體化學(xué)氣相淀積(HDP-CVD)技術(shù)制備的。在制備SiO2介質(zhì)層的過程中，對(duì)半導(dǎo)體襯底施加偏壓，并調(diào)節(jié)制備裝置的反應(yīng)腔內(nèi)的氣體比例。其中增加惰性氣體百分比，可以在SiO2介質(zhì)層薄膜淀積的同時(shí)，實(shí)現(xiàn)部分離子對(duì)半導(dǎo)體襯底表面薄膜的轟擊和濺射效應(yīng)，即是會(huì)刻蝕掉一部分淀積的薄膜，從而提高了介質(zhì)填充能力，因此HDP-CVD制備工藝中的淀積速率/離子濺射速率比例是很重要的參數(shù)。由于離子轟擊效應(yīng)，使表面SiO2薄膜產(chǎn)生很強(qiáng)的壓應(yīng)力。通過調(diào)節(jié)其淀積速率/離子濺射速率比例在1.5到10之間，實(shí)現(xiàn)對(duì)淀積速率和轟擊程度很好的控制，從而實(shí)現(xiàn)對(duì)SiO2介質(zhì)薄膜應(yīng)力的控制。
對(duì)于90nm及以下技術(shù)代而言，本發(fā)明的實(shí)施方法通過使用具有壓應(yīng)力的SiO2作為金屬前介質(zhì)和最高層金屬互連介質(zhì)材料，將具有張應(yīng)力的低k介質(zhì)材料作為其他層金屬互連的介質(zhì)，起到了平衡后道應(yīng)力改善整個(gè)后道機(jī)械性能的效果。另外通過將低k介質(zhì)材料作為布線密度最高的第一層金屬互連介質(zhì)，極大地降低了后道的寄生電容，減少了后道的互連延遲，從而提高了整個(gè)后道的可靠性、成品率和性能。
權(quán)利要求
1.一種后道互連介質(zhì)堆層的實(shí)施方法，其特征在于該方法包括應(yīng)用具有壓應(yīng)力的二氧化硅材料作為金屬前介質(zhì)及最高層金屬互連介質(zhì)；應(yīng)用具有張應(yīng)力的低介電常數(shù)材料作為第一層金屬互連介質(zhì)和后道的其他層金屬互連介質(zhì)。
2.如權(quán)利要求1所述的實(shí)施方法，其特征在于所述的低介電常數(shù)材料是基于摻碳氧化硅的。
3.如權(quán)利要求2所述的實(shí)施方法，其特征在于所述摻碳氧化硅的含碳量在5％到30％之間。
4.如權(quán)利要求1所述的實(shí)施方法，其特征在于由二氧化硅材料形成的金屬前介質(zhì)和最高層金屬互連介質(zhì)是采用高密度等離子體化學(xué)氣相淀積技術(shù)制備的，其淀積速率與濺射速率比例在1.5到10之間。
5.如權(quán)利要求1所述的實(shí)施方法，其特征在于所述低介電常數(shù)材料的介電常數(shù)在1.5-3.3之間。
全文摘要
本發(fā)明公開了一種后道互連介質(zhì)堆層的實(shí)施方法，其涉及半導(dǎo)體集成電路制造工藝技術(shù)領(lǐng)域。本發(fā)明的實(shí)施方法通過使用具有壓應(yīng)力的SiO
文檔編號(hào)H01L21/02GK101030567SQ20071003918
公開日2007年9月5日 申請(qǐng)日期2007年4月6日 優(yōu)先權(quán)日2007年4月6日
發(fā)明者康曉旭 申請(qǐng)人:上海集成電路研發(fā)中心有限公司