專利名稱：具有供電參考梳的基于引線框架的ic封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及封裝的集成電路，具體地，本發(fā)明涉及存在 電磁干擾問題的封裝的集成電路。
背景技術(shù)：
現(xiàn)代集成電路(IC)通常具有需要特別注意電磁兼容性(EMC) 的高速輸入/輸出(I/O)接合焊盤。EMC受在電源和地之間形成的導(dǎo) 電電路環(huán)路的影響。示例的導(dǎo)電環(huán)路包括IC、 IC封裝引腳、將IC I/O 接合焊盤連接至IC封裝引腳的接合線、安裝IC的金屬引線框架、以 及外部電源去耦電容之間的電源通路。解決IC的EMC通常需要很多 外圍接地及供電IC接合焊盤，并且每個(gè)可用封裝引腳的接合焊盤的 數(shù)量持續(xù)增大，接合焊盤與封裝引腳之間的接合效果對于電路性能是 很關(guān)鍵的。^
己經(jīng)提出了多種方法來解決這種接合。例如，美國專利5,563,443 在用于引線框架的芯片上引線接合(lead-over-chip, LOC)類型的IC 上使用了匯流條。類似地，美國專利5,763,945說明了使用延伸的引 線和U形來構(gòu)建用于多個(gè)(電源)接合焊盤連接的條(bar)。在美 國專利6,144,089中，另一種方法也使用了用于LOC架構(gòu)的條，該架 構(gòu)中的條位于整個(gè)片上并被用于提供到芯片的連接。這些條還可以將 多個(gè)接合焊盤連接至較少數(shù)量的封裝引腳。然而，這些形狀不同的條 不足以解決EMC問題。
對于這些和其它的引線框架封裝設(shè)計(jì)，由于選擇的封裝中可用 的封裝引腳的數(shù)目是有限的，所以IC的EMC通常是折衷的。當(dāng)接 合焊盤被引線接合至專用的引線接頭，或接合至用以接地連接的引線 框架-芯片焊盤時(shí)，就產(chǎn)生了 一個(gè)這樣的示例。如名為 "Deep-Submicron COMS ICs" (Harry Veendrick， 2000，第二版)的書中所討論的那樣，高速外圍I/O IC信號軌和具有高電流瞬態(tài)容量的輸出驅(qū)動器是IC/PCB級的電磁干擾和芯片級的電源噪聲的主要源頭。通過結(jié)合不同的方法，可以減小這些不利影響，這些方法包括片上供電環(huán)和驅(qū)動器局部的焊盤到環(huán)連接；靠近和/或鄰近外圍接地 (Vssp)和供電軌(Vddp)，該供電軌具有小的封閉區(qū)域以允許電磁場的第一級抵消(通過靠近地耦合的供電對軌)；以及i/o信號軌，該軌位于外圍接地和供電軌之間以提供與它們的返回通路的靠近耦合。上述和其它困難繼續(xù)挑戰(zhàn)著在適合于例如具有預(yù)定引腳數(shù)量和其它經(jīng)濟(jì)目的的封裝類型的同時(shí)對基于引線框架的IC封裝中的EMC 性能的管理。發(fā)明內(nèi)容本發(fā)明旨在戰(zhàn)勝上文提及的挑戰(zhàn)以及與上文討論的器件和應(yīng)用 的類型相關(guān)的其它挑戰(zhàn)。本發(fā)明的這些和其它方面在多個(gè)說明的實(shí)現(xiàn) 和應(yīng)用中得到例證，其中一些示出在附圖中，并在所附的權(quán)利要求部 分得到表征。本發(fā)明的多個(gè)方面適用于集成電路封裝，該封裝包括集成電路 芯片、多個(gè)I/0引腳、引線框架-芯片焊盤以及供電參考梳。集成電 路芯片具有參考接合焊盤以及多個(gè)1/0接合焊盤，其中，參考接合焊 盤包括接地參考接合焊盤和供電參考接合焊盤，多個(gè)I/O引腳用于連 接至各個(gè)1/0接合焊盤。引線框架-芯片焊盤附著在集成電路芯片上，并包括芯片焊盤接頭以及延長的部分。該引線框架-芯片焊盤電連接 至接地參考接合焊盤。該供電參考梳還具有延長的隆起部分，沿著引 線框架-芯片焊盤的延長部分鄰近地布置該隆起部分，以促進(jìn)它們之 間的電磁耦合，并促進(jìn)對返回電流的局部約束，并且該供電參考梳電 連接至供電參考接合焊盤。供電參考梳還具有從延長的隆起部分以基本相同的方向向外延伸的多個(gè)接頭，并在用于I/O引腳的接頭之間提 供了足夠的空間。該梳接頭促進(jìn)了與芯片焊盤接頭以及1/0引腳之間的電磁耦合。本發(fā)明的另一個(gè)方面涉及基于引線框架的IC封裝，該封裝具有 供電參考梳，其允許供電和接地封裝引腳的數(shù)量與供電和接地接合焊 盤的數(shù)量不同。由于通過保持增大的電磁耦合的級別，減小了封裝引 腳的數(shù)量，所以供電參考梳還用于限制EMC性能的降低。關(guān)于本發(fā)明的上述綜述不是為了盡述每個(gè)說明的實(shí)施例或本發(fā) 明的每一種實(shí)現(xiàn)。附圖和下文的詳細(xì)描述更具體地說明了這些實(shí)施例。


結(jié)合附圖，通過參考下文中本發(fā)明的多個(gè)實(shí)施例的詳細(xì)描述， 可以更完全地理解本發(fā)明，其中圖l是根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的半導(dǎo)體封裝裝置；圖2是根據(jù)本發(fā)明的示例實(shí)施例的另一種半導(dǎo)體封裝裝置，該 裝置具有充電和放電環(huán)路方案的示例。本發(fā)明可以修改為多種修改和可替換形式，通過附圖中的示例， 示出并將詳細(xì)描述了它們的細(xì)節(jié)。然而，應(yīng)當(dāng)理解的是，這并不是要 ,將本發(fā)明限制為描述的特定實(shí)施例。相反，本發(fā)明涵蓋了落在由所附 權(quán)利要求限定的本發(fā)明范圍內(nèi)的所有修改、等效和替換。
具體實(shí)施方式
本發(fā)明被認(rèn)為在設(shè)計(jì)ic封裝方面有用，該IC封裝在增強(qiáng)IC的EMC性能的同時(shí)，提供了具有預(yù)定引腳數(shù)量的封裝類型。本發(fā)明不必 局限于這樣的實(shí)施例，通過利用上下文的多個(gè)示例的討論，可以理解 本發(fā)明的多個(gè)方面。結(jié)合本發(fā)明的示例實(shí)施例，集成電路封裝包括集成電路芯片、多個(gè)I/0引腳、引線框架-芯片焊盤以及供電參考梳。集成電路芯片具有包括接地參考接合焊盤和供電參考接合焊盤在內(nèi)的參考接合焊 盤，并具有多個(gè)1/0接合焊盤，其中，多個(gè)1/0引腳用于連接到各個(gè)I/O接合焊盤。引線框架-芯片焊盤附著在集成電路芯片上，并包括芯片焊盤接頭以及延長的部分。引線框架-芯片焊盤電連接至接地參考接合焊盤。供電參考梳還具有延長的隆起部分，沿著引線框架-芯 片焊盤的延長部分鄰近地布置該隆起部分，以促進(jìn)它們之間的電磁耦 合，并促進(jìn)對返回電流的局部約束，并且該供電參考梳電連接至供電 參考接合焊盤。供電參考梳還具有多個(gè)從延長的隆起部分以基本相同 的方向向外延伸的接頭，并在用于I/O引腳的接頭之間提供了足夠的 空間。該梳接頭促進(jìn)了與芯片焊盤接頭以及I/O引腳之間的電磁耦合o芯片焊盤和引線接頭之間供電參考梳的存在改進(jìn)了與多個(gè)方面相關(guān)的IC的EMC。例如，即使在提供了較少的供電封裝引腳時(shí)，仍 可以連接供電接合焊盤。而且，由于引線框架-芯片焊盤可以用于接 地焊盤連接，以及供電參考梳對返回電流進(jìn)行局部約束，所以典型地 通常允許可以連接比可接地封裝引腳更多的接地焊盤。在沒有供電參 考梳的情況下，返回電流不被約束，可以在靈敏的芯片位置引入噪聲。 相應(yīng)地，用較少的引腳、更低的成本、更大的引腳間距(其可以允許 更便宜的波峰焊PCB制造)以及足夠的EMC性能實(shí)現(xiàn)IC封裝。而且， 受供電參考梳影響的引線框架與外部去耦電容器的連接減小了去耦 電流環(huán)的閉環(huán)面積。這減小了導(dǎo)致供電噪聲和電磁輻射的有效電感。 在一個(gè)更具體的示例實(shí)施例中，基于引線框架的封裝包括具有 一個(gè)或多個(gè)引腳連接(或接頭)的供電參考梳，其中，可以配置更多 的接頭，以更進(jìn)一步地改善EMC性能和機(jī)械穩(wěn)定性。供電參考梳還可 以包括接頭，通過依靠在封裝中的外繞帶上，該接頭支撐該梳。以大 致相同的方向布置這些接頭，以便它們在不跨越或重疊的情況下從該 梳的背部(隆起)部分延伸出去，這樣可以縮短1/0引腳連接。從而， 支撐接頭不影響總的引腳數(shù)。盡可能靠近引線框架-芯片焊盤來定位 供電參考梳的背部，以得到對引線框架-芯片焊盤的鄰近邊緣的返回 電流的優(yōu)化耦合以及局部約束。另外，引線框架-芯片焊盤至少具有 一個(gè)引線接頭，該引線接頭連接至引線框架-芯片焊盤，并鄰近地定 位于或至少盡可能靠近供電參考梳的引腳連接。應(yīng)當(dāng)理解的是，對于 優(yōu)化這個(gè)耦合，考慮的是IC制造限制的可行性方面以及特定應(yīng)用的 電路功耗/信號屬性；從而，只在可行的情況下，以盡可能彼此靠近的方式實(shí)現(xiàn)這樣的導(dǎo)電路徑，從而優(yōu)化性能。按照一個(gè)示例實(shí)施例，圖1示出了這樣的基于引線框架的封裝，其包括附著在引線框架上的芯片iio，該引線框架具有供電參考梳。 該引線框架包括附著了芯片110的引線框架-芯片焊盤112和供電參 考梳114。供電參考梳114包括梳接頭(一個(gè)示例的接頭被標(biāo)示為參 考標(biāo)號116)，其中一個(gè)梳接頭被布置成鄰近芯片焊盤接頭118，該 芯片焊盤接頭連接至引線框架-芯片焊盤112。供電參考梳還被配置 為具有背部部分120，背部部分與引線框架-芯片焊盤112的延長部 分靠近對齊。在某些實(shí)施例中，供電參考梳114還包括一個(gè)或多個(gè)支 撐接頭122，其依靠在外繞帶或封裝中的其他支撐固定物上，并且不 影響封裝的引腳數(shù)。包括在引線框架中的其他引腳連接是1/0信號引 腳(一個(gè)示例被標(biāo)示為參考標(biāo)號124)和外圍接地引腳(一個(gè)例子被 標(biāo)示為參考標(biāo)號126)。芯片no具有多個(gè)接合焊盤，其包括外圍接地接合焊盤(一個(gè) 示例被標(biāo)示為參考標(biāo)號128)、供電接合焊盤(一個(gè)示例被標(biāo)示為參 考標(biāo)號130)以及I/O信號接合焊盤(一個(gè)示例被標(biāo)示為參考標(biāo)號 132)。外圍接地接合焊盤連接至芯片上的外圍接地環(huán)路，供電接合 焊盤連接至芯片上的外圍供電環(huán)路。各個(gè)接合焊盤分別通過接合線連 接至引線框架-芯片焊盤112、供電參考梳114和I/O引腳124。在外 圍接地接合焊盤128和引線框架-芯片焊盤112之間的連接包括與引 線接頭118的連接。而且，在供電接合焊盤130與供電參考梳114 之間的連接包括與背部部分120的連接以及與供電參考梳114的梳接 頭116的連接。該IC封裝連接至外部電路。例如，IC由外圍電源在節(jié)點(diǎn)134 供電。線圈144使高頻電流保持在局部。外圍接地連接位于節(jié)點(diǎn)136。 通過去耦電容器138提供了外圍供電去耦，包括了三個(gè)外圍接地回路 140。由于輸出驅(qū)動器(圖l中未示出)驅(qū)動高電流和高速1/0切換 的電流瞬態(tài)，所以使用了諸如電容器138之類的大(從而是外部的) 去耦電容用以去耦。去耦電容器138位于靠近芯片焊盤接頭118和梳 接頭116的位置，該梳接頭位于引線接頭118附近的位置。供電參考梳的配置創(chuàng)建了適于大電流瞬態(tài)的低電感通路。例如， 供電和接地信號之間的近距離耦合沿梳120的背部和梳接頭116發(fā)生，梳接頭116位于芯片焊盤接頭118的附近，這是因?yàn)檫@些部分靠 近引線框架-芯片焊盤112的延長邊沿并且靠近芯片焊盤接頭118。 在圖1中，在環(huán)繞區(qū)域142處圖示說明了這種近距離信號耦合的例子， 環(huán)繞區(qū)域142與引線框架-芯片焊盤112和梳120的背部部分重疊。 這種架構(gòu)使高頻去耦電流環(huán)的封閉區(qū)域盡可能地小，以實(shí)現(xiàn)更小的有 效電感、更小的電壓反彈和更小的電磁輻射。這些近距離鄰近參考路 徑將去耦電流約束在這些特定區(qū)域，以便它們不會在引線框架-芯片 焊盤112上流通，否則，它們將把噪聲引入芯片110的靈敏區(qū)域。而 且，這種配置允許外圍接地接合焊盤128向下接合至引線框架-芯片 焊盤112，還允許引線框架-芯片焊盤112的其他部分被連接，并被 用于其他功能的公共電路接地。圖2圖示了 IC封裝的另一個(gè)示例實(shí)施例，該實(shí)施例包括用于封 裝內(nèi)的輸出驅(qū)動器210的充電和放電電流環(huán)的圖示說明。在這些不同 的電流環(huán)之后，這些輸出驅(qū)動器被(從左到右地)表示為210A、 210B、 210C和210D，類似地，它們的電流環(huán)情形被描述為A、 B、 C、 D。關(guān) 于輸出驅(qū)動器210A，示出了具有外圍接地引腳作為最近耦合引腳的 一個(gè)示例充電環(huán)路。更具體地，輸出驅(qū)動器210A提供在I/O引腳224 上的充電，該引腳具有作為最近耦合電感的外圍接地引腳226A。在 I/O引腳224驅(qū)動外部電路的情況下，經(jīng)由梳接頭216A和隆起220 的部分，通過驅(qū)動器210A對驅(qū)動器輸出端的供電，從電容238提供 實(shí)際充電電流至1/0引腳224。由軌240A形成返回通路，該軌以最 靠近1/0引腳224的方式定位，并連接至外圍接地引腳226A。返回 通路繼續(xù)通過引線框架-芯片焊盤和芯片焊盤接頭218靠近隆起220 的區(qū)域和用于充電的梳接頭226A，并靠近在電容238的接地連接的 環(huán)路。上述充電環(huán)路具有小的封閉面積。類似地圖示說明了對于每個(gè)輸出驅(qū)動器210B、 210C和210D的 這些流。情形B示出了輸出驅(qū)動器210B的流方向，該驅(qū)動器提供了 具有最近耦合導(dǎo)體Vddp梳接頭216B的充電。情形C示出了輸出驅(qū)動器210C的流方向，該驅(qū)動器提供了具有最近耦合導(dǎo)體Vddp梳接頭 216C的放電。情形D示出了輸出驅(qū)動器210D的流方向，該驅(qū)動器提 供了具有最近耦合導(dǎo)體Vddp梳接頭216D的放電。輸入或輸出信號承載高電流瞬態(tài)。從而，優(yōu)選地，對每個(gè)I/O 信號均存在低感應(yīng)(耦合良好)高頻電流返回路徑，如圖2所示，供 電參考梳接頭216和外圍接地引腳226提供了這些路徑。當(dāng)降低供電 引腳與信號引腳的比值時(shí)，靠近一些I/O引線接頭的封閉環(huán)面積增 大，這降低了 EMC性能。在印刷電路板(PCB)上有IC封裝的情況下，通過一個(gè)或多個(gè) 鄰近的Vssp路徑，或者在以兩層或多層實(shí)現(xiàn)PCB時(shí)通過PCB Vss板， 實(shí)現(xiàn)電流返回路徑。在出現(xiàn)外部去耦的另一個(gè)實(shí)施例中，供電參考梳接頭被作為高頻電流源返回路徑源的外圍接地參考引腳所代替。即使沒有被用作高頻電流返回路徑，仍然需要供電參考梳接頭來提供對穩(wěn)定梳配置的必要支撐。例如，在沒有供電參考梳接頭的情況下，供電參考梳的機(jī)械穩(wěn)定性限制了供電參考梳的背部的長度。環(huán)繞帶可以提供對于供電參考梳的背部的必要機(jī)械支撐延伸的固定點(diǎn)，這還防止了機(jī)械考慮所必需的引腳數(shù)量的增加。類似地，供電參考梳接頭可以被用作高頻電流返回路徑的單個(gè)源(例如，所有外圍接地參考引腳可能都被供電參考梳接頭所取代)。在涉及具有交錯(cuò)的接合焊盤配置的芯片的應(yīng)用中，存在接合限制。例如，在一個(gè)這樣的配置中，內(nèi)部接合焊盤列不能被引線接合至 引線框架-芯片焊盤，也不能被引線接合至供電參考梳的背部。根據(jù) 本發(fā)明的另一個(gè)方面，這種配置中的供電接合焊盤被直接接合至外圍 接地引腳或供電參考梳接頭。當(dāng)參照一些特定示例實(shí)施例對本發(fā)明的某些方面進(jìn)行描述后， 本領(lǐng)域技術(shù)人員可以認(rèn)識到可以對這些實(shí)施例進(jìn)行很多修改。例如， 當(dāng)上文說明的實(shí)施例提出常規(guī)的模式用于供電參考梳接頭、外圍接地 引腳以及I/O信號引腳時(shí)，可以認(rèn)識到，這樣的模式應(yīng)該適于I/O 信號和輸出驅(qū)動器的參數(shù)(例如，斜率、信號的規(guī)律性)，以獲得優(yōu)化的EMC性能；例如，EMC性能從鄰近諸如時(shí)鐘信號的規(guī)律信號的耦 合路徑中得到改善。這樣的變化或改變不必是意在脫離本發(fā)明的精神 和范圍的。在所附的權(quán)利要求中設(shè)定了本發(fā)明的各個(gè)方面。
權(quán)利要求
1. 一種集成電路封裝，其包括集成電路芯片(110)，其具有參考接合焊盤，所述參考接合焊盤包括外圍接地參考接合焊盤(128)和供電參考接合焊盤(130)，所述集成電路芯片還具有多個(gè)輸入/輸出(I/O)接合焊盤(132)；多個(gè)I/O引腳(124)，其被布置為連接到各個(gè)所述I/O接合焊盤；引線框架-芯片焊盤(112)，其附著在所述集成電路芯片上，并具有芯片焊盤接頭(118)和延長的部分，所述引線框架-芯片焊盤電連接至所述的外圍接地參考接合焊盤；供電參考梳(114)，其具有延長的隆起部分(120)，沿著所述引線框架-芯片焊盤的延長部分鄰近地布置所述延長的隆起部分，從而促進(jìn)它們之間的耦合和對返回電流的局部限制，并且所述供電參考梳具有多個(gè)接頭(116)，所述多個(gè)接頭以基本相同的方向從所述延長的隆起部分向外延伸并在它們之間為I/O引腳提供了足夠的空間，所述供電參考梳電連接至所述供電參考接合焊盤。
2. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，根據(jù)電磁兼容 性影響來相對于引線框架-芯片焊盤布置所述供電參考梳。
3. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，相對于所述引 線框架-芯片焊盤來布置所述供電參考梳，以增強(qiáng)分別由所述外圍接 地參考接合焊盤、所述供電參考接合焊盤和所述1/0接合焊盤所承載 的髙頻電流之間的電磁兼容性。
4. 根據(jù)權(quán)利要求l所述的集成電路封裝，其中，所述芯片焊盤 接頭被熔融到所述引線框架-芯片焊盤。
5. 根據(jù)權(quán)利要求4所述的集成電路封裝，其中，從所述供電參考梳的延長的隆起部分向外延伸的所述多個(gè)接頭中的一個(gè)接頭被布 置成鄰近所述芯片焊盤接頭。
6. 根據(jù)權(quán)利要求4所述的集成電路封裝，其中，從所述供電參 考梳的延長的隆起部分向外延伸的所述多個(gè)接頭中的一個(gè)接頭被布 置成靠近所述芯片焊盤接頭。
7. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，所述I/0引腳 用于將各個(gè)所述1/0接合焊盤連接至所述封裝外部的電路。
8. 根據(jù)權(quán)利要求7所述的集成電路封裝，其中，相對于所述多 個(gè)供電參考梳接頭來布置所述I/O引腳，以限制高頻電流環(huán)路面積。
9. 根據(jù)權(quán)利要求7所述的集成電路封裝，其中，相對于所述多 個(gè)供電參考梳接頭并相對于多個(gè)外圍接地參考接頭來布置所述I/O 引腳，以限制高頻電流環(huán)路面積。
10. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，從所述供電 參考梳的延長的隆起部分向外延伸的所述多個(gè)接頭被布置成鄰近所 述芯片焊盤接頭，并且相對于所述多個(gè)供電參考梳接頭來布置所述 1/0引腳，以限制高頻電流通路環(huán)路面積。
11. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，每一個(gè)所述 參考接合焊盤均被連接。
12. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，外圍接地參 考接合焊盤被連接至所述引線框架-芯片焊盤。
13. 根據(jù)權(quán)利要求l所述的集成電路封裝，其中，外圍接地參 考接合焊盤被連接至外圍接地接頭。
14. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，外圍接地接 頭被連接至所述引線框架-芯片焊盤。
15. 根據(jù)權(quán)利要求1所述的集成電路封裝，其中，每一個(gè)所述 供電參考接合焊盤均被連接至所述供電參考梳。
全文摘要
一種IC封裝包括引線框架-芯片焊盤(112)和供電參考梳(114)，用于以有助于實(shí)現(xiàn)充分理想的EMC性能的方式使芯片(110)和封裝I/O引腳(124)互聯(lián)。引線框架-芯片焊盤包括芯片焊盤接頭(118)以及延長的部分。該引線框架-芯片焊盤和芯片焊盤接頭連接至接地參考接合焊盤(128)。供電參考梳具有延長的隆起部分(120)和接頭，它們分別非?？拷⒀刂€框架-芯片焊盤的延長部分和芯片焊盤接頭而布置，從而促進(jìn)其間的電磁耦合并促進(jìn)對返回電流的局部約束。供電參考梳還具有從延長的隆起部分以基本相同的方向向外延伸的多個(gè)接頭(116)并在它們之間為引腳提供了足夠空間。
文檔編號H01L23/495GK101305461SQ200680041511
公開日2008年11月12日 申請日期2006年11月6日 優(yōu)先權(quán)日2005年11月8日
發(fā)明者維克托·卡爾 申請人:Nxp股份有限公司