專利名稱：半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路元件的技術(shù)，尤其涉及一種半導(dǎo)體元件及其 制造方法。
背景技術(shù)：
集成電路使用多種元件以實現(xiàn)所欲達成的電路功能。這些元件可以包 括雙極和金屬氧化物半導(dǎo)體場效應(yīng)晶體管、接面二極管、電阻器以及電容器等。隨著電子產(chǎn)品不斷的發(fā)展，人們對于集成電路(Integrated Circuit,簡 稱IC)的性質(zhì)，例如高容量、高效率、小體積等的要求標準，也不斷的在提 高當(dāng)中。舉例來說，現(xiàn)今業(yè)界對于電容器的要求，是在未施加電壓的情況下， 電容器仍能有著極高的精確度，即電容器需有著良好的電荷儲存能力，且 將電荷流失的現(xiàn)象降至最低。其中，廣為業(yè)界所采用的電容器類型之一， 為多晶硅-絕緣層-多晶硅(Polysilicon-Insulator-Polysilicon,筒稱PIP)電容器。一般而言，在集成電路工藝中需整合PIP電容器與晶體管元件時，會 增加一道光掩模工藝來圖案化多晶硅層，以定義出PIP電容器的上電極。另 外，若欲進行硅化工藝，則在不需形成金屬硅化物的部分，會藉由覆蓋一 層阻擋層，以避免硅化反應(yīng)的發(fā)生。而上述的阻擋層的制作同樣需要增加 一道光掩模工藝，來定義出欲覆蓋的區(qū)域。特別是，由于阻擋層所覆蓋的 區(qū)域，因不需再額外覆蓋其他的膜層，即可以避免硅化反應(yīng)的發(fā)生，因此 此阻擋層又稱為自對準金屬硅化物阻擋層(Salicide Block Layer ， SAB Layer)。由于采用PIP型電容器將使整個集成電路元件的工藝至少增加兩道光 掩模工藝，例如多晶硅層的圖案化以及自對準金屬硅化物阻擋層的定義等 皆需使用到光掩模工藝，因此工藝上較為繁復(fù)，且會提高工藝成本。此外，在一些美國的專利技術(shù)中也有揭露關(guān)于上述提及的相關(guān)技術(shù)， 例如US 6,218,234以及US 5,434,098等。以上可作為本發(fā)明的參考文獻
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種半導(dǎo)體元件的制造方法，能夠整合PIP電容 器、電阻器與晶體管元件工藝，子各元件上形成全屬硅化物層，工藝上鉸 為簡易不繁復(fù)，且可節(jié)省工藝成本。本發(fā)明的再一目的是提供一種半導(dǎo)體元件的制造方法，能夠整合PIP 電容器與晶體管元件工藝，以于各元件上形成金屬硅化物層。本發(fā)明的又一 目的是提供一種半導(dǎo)體元件，具有自對準金屬硅化物層 表面的晶體管、電容器與電阻器。本發(fā)明的另一目的是提供一種半導(dǎo)體元件，具有自對準金屬硅化物層 表面的晶體管與電容器。本發(fā)明提出一種半導(dǎo)體元件的制造方法，此制造方法包括提供一基底， 基底上至少具有晶體管區(qū)域、電容器區(qū)域以及電阻器區(qū)域，其中電容器區(qū) 域與電阻器區(qū)域皆包括隔離結(jié)構(gòu)。接著，于晶體管區(qū)域的基底上形成柵極 結(jié)構(gòu)，以及于電容器區(qū)域形成第一電極，且于電阻器區(qū)域形成第二電極。 隨后，于柵極結(jié)構(gòu)、第一電極以及第二電極的側(cè)壁上形成第一間隙壁。之 后，于柵極結(jié)構(gòu)兩側(cè)的基底中形成源極/漏極區(qū)。接下來，于基底上方順應(yīng) 性地依序形成介電層以及第一導(dǎo)體材料層。然后，進行第一圖案化工藝， 定義第一導(dǎo)體材料層，以同時于電容器區(qū)域的介電層上形成第三電極以及 于電阻器區(qū)域的介電層上形成導(dǎo)體層。接著，于第三電極以及導(dǎo)體層側(cè)壁 上形成第二間隙壁。之后，移除未被第三電極、導(dǎo)體層以及第二間隙壁所 覆蓋住的介電層。然后，進行自對準金屬硅化物工藝，于柵極結(jié)構(gòu)、源極/ 漏極區(qū)、第一電極、第三電極、導(dǎo)體層以及第二電極的表面形成金屬硅化 物層。依照本發(fā)明的實施例所述的半導(dǎo)體元件制造方法，上述的第 一 圖案化 工藝例如是包括一光刻工藝以及一蝕刻工藝。第一電極以及第二電極的形成方法例如是，于晶體管區(qū)域的基底上形成一 介電材料層。然后，于基底上方形成第二導(dǎo)體材料層，覆蓋介電材料層以 及隔離結(jié)構(gòu)。接著，進行第二圖案化工藝，定義第二導(dǎo)體材料層，以同時 于晶體管區(qū)域的基底上形成柵極、于電容器區(qū)域形成第 一 電極以及于電阻
器區(qū)域形成第二電極。隨后，移除未凈皮4冊才及覆蓋的介電材料層，以形成才冊 介電層，柵介電層與柵極作為柵極結(jié)構(gòu)。上述的第二導(dǎo)體材料層的材質(zhì)例 如是多晶硅或摻雜多晶硅。第二圖案化工藝例如是包括一光刻工藝以及一 蝕刻工藝。依照本發(fā)明的實施例所述的半導(dǎo)體元件制造方法，上述的第 一導(dǎo)體材 料層的材質(zhì)例如是多晶硅或摻雜多晶硅。質(zhì)例如是氧化硅或氮化硅。層例如是一耐熱金屬硅化物。耐熱金屬是選自鎳、鴒、鈷、鈦、鉬與鉑所 組成的族群。本發(fā)明提出 一種半導(dǎo)體元件的制造方法，此制造方法包括提供一基底， 基底上至少具有晶體管區(qū)域以及電容器區(qū)域，其中電容器區(qū)域包括隔離結(jié) 構(gòu)。接著于晶體管區(qū)域的基底上形成第一介電層。然后，于基底上方依序 形成第一導(dǎo)體層、第二介電層與第二導(dǎo)體層，以覆蓋隔離結(jié)構(gòu)與第一介電 層。隨后，進行第一圖案化工藝，定義第二導(dǎo)體層與第二介電層，以于電 容器區(qū)域形成作為電容器的第一電極與電容介電層。接下來，進行第二圖 案化工藝，定義第一導(dǎo)體層，以于電容器區(qū)域形成作為電容器的第二電極 以及于晶體管區(qū)域形成柵極。之后，移除未被柵極覆蓋的第一介電層，以形成柵介電層。然后，于柵極兩側(cè)的基底中形成LDD。隨后，于柵極、柵 介電層、第一電極、電容介電層以及第二電極的側(cè)壁上形成第一間隙壁。 之后，于晶體管區(qū)域的第一間隙壁兩側(cè)的基底中形成摻雜區(qū)。其中，LDD 與摻雜區(qū)作為一源極/漏極區(qū)。以及進行自對準金屬硅化物工藝，形成金屬 硅化物層，以覆蓋柵極、源極/漏極區(qū)、第一電極以及第二電極的表面。依照本發(fā)明的實施例所述的半導(dǎo)體元件制造方法，上述的第 一圖案化 工藝例如是包括一光刻工藝以及一蝕刻工藝。依照本發(fā)明的實施例所述的半導(dǎo)體元件制造方法，上述的第二圖案化 工藝例如是包括一光刻工藝以及一蝕刻工藝。依照本發(fā)明的實施例所述的半導(dǎo)體元件制造方法，上述的第一導(dǎo)體材 料層與第二導(dǎo)體材料層的材質(zhì)例如是多晶硅或摻雜多晶硅。
的材質(zhì)例如是氧化硅或氮化硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件制造方法，上述的金屬硅化物 層例如是一耐熱金屬硅化物。耐熱金屬是選自于鎳、鴒、鈷、鈦、鉬與鉑 所組成的族群。本發(fā)明提出一種半導(dǎo)體元件，此半導(dǎo)體元件包括基底、晶體管、電容 器以及電阻器。其中，基底上具有晶體管區(qū)域、電容器區(qū)域以及電阻器區(qū) 域，電容器區(qū)域以及電阻器區(qū)域皆包括隔離結(jié)構(gòu)。晶體管位于晶體管區(qū)域 的基底上，晶體管包括位于基底上的柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)兩側(cè)的基底 中的源極/漏極區(qū)、位于柵極結(jié)構(gòu)側(cè)壁的間隙壁以及位于柵極結(jié)構(gòu)與源極/漏 極區(qū)的表面的第一金屬硅化物層。其中，柵極結(jié)構(gòu)包括柵介電層與柵極。 電容器位于電容器區(qū)域的隔離結(jié)構(gòu)上，電容器包括第一電極、電容介電層、 第二電極以及第二金屬硅化物層。第一電極位于電容器區(qū)域內(nèi)隔離結(jié)構(gòu)上。 電容介電層位于第一電極上，且覆蓋住部分第一電極表面。第二電極位于 電容介電層上。第二金屬硅化物層位于所棵露出的第 一 電極上以及位于第 二電極上。另外，電阻器位于電阻器區(qū)域的隔離結(jié)構(gòu)上，電阻器包括第三 電極以及第三金屬硅化物層。第三電極位于電阻器區(qū)域內(nèi)的隔離結(jié)構(gòu)上。 第三金屬硅化物層位于第三電極之上，且覆蓋住第三電極邊緣。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的柵極、第一電極與第 三電極的材質(zhì)相同，其材質(zhì)例如是多晶硅或摻雜多晶硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的第二電極與導(dǎo)體層的 材質(zhì)例如是多晶硅或摻雜多晶硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的電容介電層與介電層 的材質(zhì)例如是氧化硅或氮化硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的第一、第二、第三金 屬硅化物層例如是一耐熱金屬硅化物。耐熱金屬是選自鎳、鴒、鈷、鈦、 鉬與鉑所組成的族群。本發(fā)明提出一種半導(dǎo)體元件，此半導(dǎo)體元件包括基底、晶體管以及電 容器。其中，基底上至少具有晶體管區(qū)域以及電容器區(qū)域，電容器區(qū)域包 括隔離結(jié)構(gòu)。晶體管位于晶體管區(qū)域的基底上，晶體管包括位于基底上的 柵極結(jié)構(gòu)、位于柵極結(jié)構(gòu)兩側(cè)的基底中的源極/漏極區(qū)、位于柵極結(jié)構(gòu)側(cè)壁 的間隙壁以及位于柵極結(jié)構(gòu)與源極/漏極區(qū)的表面的第 一金屬硅化物層。其
中，柵極結(jié)構(gòu)包括槺介電層與柵極。電容器位于電容器區(qū)域的隔離結(jié)構(gòu)上， 電容器包括第一電極、電容介電層、第二電極以及第二金屬硅化物層。第 一電極位于電容器區(qū)域的隔離結(jié)構(gòu)上。電容介電層位于第一電極上，且覆 蓋部分第一電極表面。第二電極位子電容介電層上。第二金屬硅化物層位 于所棵露出的第一電極上以及位于第二電極上。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的柵極以及第一電極的 材質(zhì)相同，其材質(zhì)例如是多晶硅或摻雜多晶硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的第二電極的材質(zhì)例如 是多晶硅或摻雜多晶硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的電容介電層的材質(zhì)例 如是氧化硅或氮化硅。依照本發(fā)明的實施例所述的半導(dǎo)體元件，上述的第一、第二金屬硅化 物層例如是一耐熱金屬硅化物。耐熱金屬是選自鎳、鴒、鈷、鈦、鉬與柏 所組成的族群。本發(fā)明利用一道光掩模工藝，即可定義出PIP電容器的上電極，且同 時定義出自對準金屬硅化物阻擋層，以使得在不需形成金屬硅化物的部分， 能夠避免硅化反應(yīng)的發(fā)生，因此本發(fā)明的方法可使工藝較為簡化，且可節(jié) 省成本。另外，本發(fā)明可在電容器及電阻器上形成金屬硅化物層，因此可 提高電容器的準確度以及元件效能。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉 數(shù)個實施例，并配合附圖，作詳細說明如下。


圖1A到圖1G為依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的制造流 程剖面示意圖；圖2A到圖2E為依照本發(fā)明的另一實施例所繪示的半導(dǎo)體元件的制造 方法的流程剖面示意圖。 主要元件符號說明 100、 200:基底 102、 202:晶體管區(qū)域 104、 204:電容器區(qū)域
106:電阻器區(qū)&戈108a、 108b、 208:隔離結(jié)構(gòu)110、 225:柵極結(jié)構(gòu)110a、 222:爐110b、 224:柵介電層112、 114、 124、 216、 220:電極116、 128、 228、 229:間隙壁118、 226:源才及/漏極區(qū)120、 127、 129、 206、 212、 218:介電層122:導(dǎo)體材料層126、 210、 214:導(dǎo)體層130a、 130b、 130c、 230a、 203b:金屬硅化物層 132、 232:晶體管134、 234:多晶硅-絕緣層-多晶硅電容器 136:電阻器 226a: LDD 226b:摻雜區(qū)具體實施方式
圖1A到圖1G為依照本發(fā)明的一實施例所繪示的半導(dǎo)體元件的制造方 法的流程剖面示意圖。首先，請參照圖1A，提供一個基底100,基底100可例如是硅主體(bulk) 基底，當(dāng)然基底100還可例如是絕緣層上覆硅(Silicon On Insulator,簡稱SOI) 基底。此基底IOO具有至少一晶體管區(qū)域102、 一電容器區(qū)域104以及一電 阻器區(qū)域106。在電容器區(qū)域104的基底100中具有一隔離結(jié)構(gòu)108a,而在 電阻器區(qū)域106的基底100中具有一隔離結(jié)構(gòu)108b,隔離結(jié)構(gòu)108a、 108b 可例如是淺溝槽隔離結(jié)構(gòu)(STI),或者是以局部區(qū)域氧化技術(shù)(LOCOS)所形 成的場隔離結(jié)構(gòu)。接著，請繼續(xù)參照圖1A,于晶體管區(qū)域102內(nèi)的基底IOO上形成一柵 極結(jié)構(gòu)110,于電容器區(qū)域104的隔離結(jié)構(gòu)108a上形成一電極112,以及于 電阻器區(qū)域106的隔離結(jié)構(gòu)108b上形成一電極114。電極114可作為一電 阻器元件。上述，柵極結(jié)構(gòu)110、電極112與電極114的形成方法例如是，先在晶 體管區(qū)域102內(nèi)的基底100上形成一層介電材料層(未繪示)，介電材料層的 材質(zhì)例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。然后，形成一層 導(dǎo)體材料層(未繪示)，以覆蓋住整個基底，導(dǎo)體材料層的材質(zhì)例如是多晶硅 或摻雜多晶硅。接著，進行一圖案化工藝，定義此導(dǎo)體材料層，以同時于 晶體管區(qū)域102內(nèi)的基底100上形成柵極110a、于電容器區(qū)域104的隔離 結(jié)構(gòu)108a上形成電極112,以及于電阻器區(qū)域106的隔離結(jié)構(gòu)108b上形成 電極114。上述的圖案化工藝例如是包括一光刻工藝與一蝕刻工藝。接著， 移除未被柵極110a覆蓋的介電材料層，以形成柵介電層110b,而柵極110a 與柵介電層110b則構(gòu)成柵極結(jié)構(gòu)110。然后，請參照圖1B,于柵極結(jié)構(gòu)110、電極112與電極114的側(cè)壁上 形成一間隙壁116。間隙壁116的形成方法例如是，先利用化學(xué)氣相沉積 (Chemical Vapor Deposition,筒稱CVD)形成一層氮化珪層，之后再進行一 干式蝕刻(DryEtching)工藝將多余的氮化硅移除。接下來，在間隙壁116形 成之后，于柵極結(jié)構(gòu)110兩側(cè)的基底100中形成一源極/漏極區(qū)118,而源 極/漏極區(qū)118的形成方法例如是利用離子注入法(Ion Implantation)以形成 的。上述晶體管區(qū)域102的柵極結(jié)構(gòu)110、間隙壁116以及源極/漏極區(qū)118 即可構(gòu)成一晶體管元件。接著，請參照圖1C，在基底100上方順應(yīng)性地形成一層介電層120, 以覆蓋住整個基底100。介電層120的材質(zhì)例如是氧化硅、氮化硅或其他合 適的介電材料，介電層120的形成方法例如是化學(xué)氣相沉積法。然后，于 介電層120上形成一層導(dǎo)體材料層122。導(dǎo)體材料層122的材質(zhì)例如是多晶 硅或摻雜多晶硅。然后，請參照圖1D，進行一圖案化工藝，定義導(dǎo)體材料層122，以于 電容器區(qū)域104的介電層120上形成電極124，且同時于電阻器區(qū)域106的 介電層120上形成導(dǎo)體層126。上述，定義導(dǎo)體材料層122的圖案化工藝例 如是包括一光刻工藝以及一蝕刻工藝。值得一提的是，本實施例是利用進行一圖案化工藝，以定義出電容器 區(qū)域104內(nèi)的電極124以及電阻器區(qū)域106內(nèi)的導(dǎo)體層126。其中，電容器 區(qū)域104的電極112、 124之間的介電層120可作為電容介電層，而導(dǎo)體層 126所覆蓋住的介電層120可當(dāng)做自對準金屬硅化物阻擋層(Salicide Block Layer, SAB Layer),以使得在不需形成金屬硅化物的部分，可避免硅化反 應(yīng)的發(fā)生。換句話說，本實施例進行一道光掩模工藝，即可同時定義出PIP 電容器的電極以及自對準金屬硅化物阻擋層，如此可使工藝較為簡易，且 可節(jié)省工藝成本。接著，請參照圖1E，于電極124的側(cè)壁以及導(dǎo)體層126的側(cè)壁上形成 間隙壁128。間隙壁128的形成方法例如是，先利用化學(xué)氣相沉積形成一層 氮化硅層，之后再進行一干式蝕刻工藝將多余的氮化硅移除。間隙壁128 的作用可避免電容器區(qū)域104的電極112與電極124的不正常電性連接， 且可避免電阻器區(qū)域106的電極114與導(dǎo)體層126的不正常電性連接。然后，請參照圖IF,移除未被電極124、導(dǎo)體層126以及間隙壁128 所覆蓋的介電層120,以分別形成介電層127、 129。移除部分介電層120 的方法例如是利用濕式蝕刻法。其中，電容器區(qū)域104的介電層129可作 為電容介電層，而電容器區(qū)域104的電極112、介電層129以及電極124可 組成多晶硅-絕緣層-多晶硅(PIP)電容器元件。隨后，請參照圖1G，進行一自對準金屬硅化物工藝，以形成金屬硅化 物層。其中，金屬硅化物層包括形成于電極112與電極124表面的金屬硅 化物層130b、形成于柵極結(jié)構(gòu)110與源極/漏極區(qū)118表面的金屬硅化物層 130a，以及形成于導(dǎo)體層126與電極114表面的金屬硅化物層130c。其中，上述的晶體管區(qū)域102的柵極結(jié)構(gòu)110、間隙壁116、源極/漏極 區(qū)118以及金屬硅化物層130a構(gòu)成本實施例的晶體管132。而上述的電容 器區(qū)域104的電極112、介電層129、電極124以及金屬硅化物層130b構(gòu)成 本實施例的電容器134。另外導(dǎo)體層114與導(dǎo)體層114表面的金屬硅化物層 130c則構(gòu)成本實施例的電阻器136。上述的金屬硅化物層130a、 130b、 130c例如是耐熱金屬硅化物，而耐 熱金屬則是選自鎳、鎢、鈷、鈦、鉬與鉑所組成的族群。而自對準金屬硅 化工藝的方法例如是，先利用直流電'踐鍍法(DC sputtering)于整個基底100 表面沉積一層金屬層(未繪示)。爾后，進行一熱處理，使金屬層與硅反應(yīng)形 成金屬硅化物層。接著，以濕式蝕刻法將未反應(yīng)的金屬層移除。之后，進 行一更高溫度的熱處理，以降低金屬硅化物層的阻抗。本實施例利用進行 一道光掩模工藝，即可同時定義出PIP電容器的上電極以及自對準金屬硅化 物阻擋層，因此可使工藝較為簡易不繁復(fù)，以及可節(jié)省工藝成本。此外， 本實施例可在晶體管元件上形成金屬硅化物層的同時，于PIP電容器元件與 電阻器元件的表面形成硅化金屬層，如此一來可降低與金屬導(dǎo)線的阻抗， 且可提高電容器與電阻器的精確度與元件的效能。以下，以圖1G說明本發(fā)明的一實施例的半導(dǎo)體元件。請再次參照圖1G，半導(dǎo)體元件包括基底100、晶體管132、電容器134 以及電阻器136。其中，基底100上具有晶體管區(qū)域102、電容器區(qū)域104以及電阻器區(qū) 域106，且電容器區(qū)域104以及電阻器區(qū)域106皆分別包括隔離結(jié)構(gòu)108a、 108b。晶體管132位于晶體管區(qū)域104的基底IOO上。而晶體管132是由位 于基底IOO上的柵極結(jié)構(gòu)110、位于柵極結(jié)構(gòu)110兩側(cè)的基底100中的源極 /漏極區(qū)118、位于柵極結(jié)構(gòu)IIO側(cè)壁的間隙壁116以及金屬硅化物層130a 所組成。此外，柵極結(jié)構(gòu)110包括柵介電層110b與柵極110a，柵介電層110b 的材質(zhì)例如是氧化硅，而柵極110a的材質(zhì)例如是多晶硅或摻雜多晶硅。另 外，金屬硅化物層130a位于柵極結(jié)構(gòu)110與源極/漏極區(qū)118的表面。金屬 硅化物層130a例如是耐熱金屬硅化物，而耐熱金屬則是選自鎳、鴒、鈷、 鈦、鉬與鉑所組成的族群。電容器134位于電容器區(qū)域104的隔離結(jié)構(gòu)108a上。電容器134是由 電極112、介電層129、電極124以及金屬硅化物層130b所組成。其中， 電極112位于電容器區(qū)域104的隔離結(jié)構(gòu)108a上，電極112的材質(zhì)例如是 多晶硅或摻雜多晶硅。介電層129位于電極112上，且覆蓋住部分電極112 表面，介電層129可作為電容介電層，介電層129的材質(zhì)例如是氧化硅。 電極124位于介電層129上，電極124的材質(zhì)例如是多晶硅或摻雜多晶硅。 另外，金屬硅化物層130b位于所棵露出的電極112上以及位于電極124上。 金屬硅化物層130b例如是耐熱金屬硅化物，而耐熱金屬則是選自鎳、鵠、 鈷、鈦、鉬與鉑所組成的族群。電阻器136則位于電阻器區(qū)域106的隔離結(jié)構(gòu)108b上。電阻器136包 括電極114以及金屬硅化物層130c。電極114位于電阻器區(qū)域106的隔離 結(jié)構(gòu)108b上，電極114的材質(zhì)例如是多晶硅或摻雜多晶硅。而金屬硅化物 層130c則位于所棵露出的電極114上。金屬硅化物層130c例如是耐熱金屬
硅化物，而耐熱金屬是選自鎳、鎢、鈷、鈦、鉬與鉑所組成的族群。本實施例的半導(dǎo)體元件包括有晶體管、電容器與電阻器，且在這些元 件表面皆具有金屬硅化物層，如此可降低元件與金屬導(dǎo)線之間的阻抗，而 且對千電容器與電阻器的精確度與整體元件性能皆能有所提升。圖2A到圖2E為依照本發(fā)明的另一實施例所繪示的半導(dǎo)體元件的制造 方法的流禾呈剖面示意圖。首先，請參照圖2A,提供基底200，且基底200上具有晶體管區(qū)域202 與電容器區(qū)域204。其中，電容器區(qū)域204包括形成于基底200內(nèi)的隔離結(jié) 構(gòu)208，晶體管區(qū)域202的基底200上已形成有一層介電層206。介電層206 的材質(zhì)例如是氧化硅，其形成方法例如是熱氧化法。接著，于基底200上依序形成導(dǎo)體層210、介電層212與導(dǎo)體層214， 且覆蓋住隔離結(jié)構(gòu)208與介電層206。其中導(dǎo)體層210與導(dǎo)體層214的材質(zhì) 為相同，例如是多晶硅或摻雜多晶硅。介電層212的材質(zhì)例如是氧化硅或 氮化硅。之后，請參照圖2B，進行一圖案化工藝，定義導(dǎo)體層214與介電層212， 以于電容器區(qū)域204形成一導(dǎo)體層作為電容器的電極216,且形成一介電層 218作為電容器的電容介電層。上述的圖案化工藝例如是包括一光刻工藝與 一蝕刻工藝。接下來，請參照圖2C，再進行一次圖案化工藝，定義導(dǎo)體層210,以 于電容器區(qū)域204形成作為電容器的電極220,以及在晶體管區(qū)域202形成 柵極222。接著，移除未被柵極222覆蓋的介電層206,以形成柵介電層224。移 除未被柵極222覆蓋的介電層206的方法包括濕式蝕刻法，其例如是以氬 氟酸作為蝕刻劑。上述，柵極222與柵介電層224構(gòu)成一柵極結(jié)構(gòu)225。隨后，請參照圖2D,于柵極222兩側(cè)的基底200中形成LDD 226a。 接著，于柵極222與柵介電層224的側(cè)壁上形成間隙壁228,且于電極216、 介電層218以及電極220的側(cè)壁上形成間隙壁229。間隙壁228、 229可例 如是同時形成，其形成方法例如是，形成一層間隙壁材料層(未繪示)，以覆 蓋住整個基底200。然后，進行一各向異性蝕刻工藝，移除部分間隙壁材料 層，以形成的。接下來，請繼續(xù)參照圖2D，于間隙壁228兩側(cè)的基底200中形成一摻
雜區(qū)226b,而LDD 226a與摻雜區(qū)226b作為源才及/漏極區(qū)226。然后，請參照圖2E,進行一自對準金屬硅化物工藝，形成一金屬硅化 物層，以覆蓋住柵極222、源極/漏極區(qū)226、電極216以及電極220表面。 其中，全屬硅化物層包括形成千柵極222與源極/漏極區(qū)226表面的金屬硅 化物層230a,以及形成于電極216與電極220表面的金屬硅化物層230b。 金屬硅化物層230a、 230b例如是耐熱金屬硅化物，而耐熱金屬例如是選自 鎳、鴒、鈷、鈦、鉬與鉑所組成的族群。上述，柵極222、柵介電層224、 源極/漏極區(qū)226、間隙壁228以及金屬硅化物層230a可組成一晶體管232。 電極216、介電層218、電極220以及金屬硅化物層230b可組成多晶硅-絕 緣層-多晶硅(PIP)電容器234。本實施例的半導(dǎo)體元件工藝可整合PIP電容器與晶體管的工藝，以同 時于PIP電容器與晶體管上形成金屬硅化物層，如此有助于增加電容器的精 確性，而且可提高元件效能。另一方面，本實施例的方法亦不需再額外增 加光掩模工藝，即可得到具有金屬硅化物層的晶體管與電容器，因此不會提高工藝的復(fù)雜度以及工藝成本。以下，以圖2E說明本發(fā)明的另一實施例的半導(dǎo)體元件。 請再次參照圖2E,半導(dǎo)體元件包括基底200、晶體管232以及電容器234。其中，基底200上具有晶體管區(qū)域202以及電容器區(qū)域204,且電容器 區(qū)域204包括隔離結(jié)構(gòu)208。晶體管232位于晶體管區(qū)域202的基底200上。而晶體管232是由位 于基底200上的柵極結(jié)構(gòu)225、位于柵極結(jié)構(gòu)225兩側(cè)的基底200中的源極 /漏極區(qū)226、位于柵極結(jié)構(gòu)225側(cè)壁的間隙壁228以及金屬珪化物層230a 所組成。此外，柵極結(jié)構(gòu)225包括柵介電層224與柵極222，柵介電層224 的材質(zhì)例如是氧化硅，而柵極222的材質(zhì)例如是多晶硅或摻雜多晶硅。另 外，金屬硅化物層230a位于柵極結(jié)構(gòu)225與源極/漏極區(qū)226的表面。金屬 硅化物層230a例如是耐熱金屬硅化物，而耐熱金屬則是選自鎳、鴒、鈷、 鈦、鉬與鈾所組成的族群。電容器234位于電容器區(qū)域204的隔離結(jié)構(gòu)208上。電容器234是由 電極216、介電層218、電極220以及金屬硅化物層230b所組成。其中， 電極220位于電容器區(qū)域204的隔離結(jié)構(gòu)208上，電極220的材質(zhì)例如是
多晶硅或4參雜多晶珪。介電層218位于電極220上，且覆蓋住部分電極220 表面，介電層218可作為電容介電層，介電層218的材質(zhì)例如是氧化硅。 電極216位于介電層218上，電極216的材質(zhì)例如是多晶硅或摻雜多晶硅。 另外，金屬硅化物層230b位于所裸露出的電極220上以及位于電極216上。 金屬硅化物層230b例如是耐熱金屬硅化物，而耐熱金屬則是選自鎳、鴒、 鈷、鈦、鉬與鉑所組成的族群。綜上所述，本發(fā)明至少具有下列優(yōu)點1. 在本發(fā)明的方法中，可只利用一道光掩模工藝，即可同時定義出PIP 電容器的上電極以及自對準金屬硅化物阻擋層。因此可使工藝較為簡易不 繁復(fù)，且可節(jié)省工藝成本。2. 本發(fā)明的半導(dǎo)體元件具有金屬硅化物層，因此可提高電容器與電阻器 的精確度，且可降低與金屬導(dǎo)線的阻抗。雖然本發(fā)明已以數(shù)個實施例揭露如上，然其并非用以限定本發(fā)明，任 何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作些許的 更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視所附權(quán)利要求所界定者為準。
權(quán)利要求
1.一種半導(dǎo)體元件的制造方法，包括提供基底，該基底上具有至少一晶體管區(qū)域、至少一電容器區(qū)域以及至少一電阻器區(qū)域，其中該電容器區(qū)域與該電阻器區(qū)域皆包括隔離結(jié)構(gòu)；于該晶體管區(qū)域的該基底上形成柵極結(jié)構(gòu)，以及于該電容器區(qū)域形成第一電極，且于該電阻器區(qū)域形成第二電極；于該柵極結(jié)構(gòu)、該第一電極以及該第二電極的側(cè)壁上形成第一間隙壁；于該柵極結(jié)構(gòu)兩側(cè)的該基底中形成源極/漏極區(qū)；于該基底上方順應(yīng)性地依序形成介電層以及第一導(dǎo)體材料層；進行第一圖案化工藝，定義該第一導(dǎo)體材料層，以同時于該電容器區(qū)域的該介電層上形成第三電極以及于該電阻器區(qū)域的該介電層上形成導(dǎo)體層；于該第三電極以及該導(dǎo)體層側(cè)壁上形成第二間隙壁；移除未被該第三電極、該導(dǎo)體層以及該第二間隙壁所覆蓋住的該介電層；以及進行自對準金屬硅化物工藝，于該柵極結(jié)構(gòu)、該源極/漏極區(qū)、該第一電極、該第三電極、該導(dǎo)體層以及該第二電極的表面形成金屬硅化物層。
2. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中該第一圖案化工藝 包括光刻工藝以及蝕刻工藝。
3. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中該柵極結(jié)構(gòu)、該第 一電極以及該第二電極的形成方法，包括于該晶體管區(qū)域的該基底上形成介電材料層；于該基底上方形成第二導(dǎo)體材料層，覆蓋該介電材料層以及該隔離結(jié)構(gòu)；進行第二圖案化工藝，定義該第二導(dǎo)體材料層，以同時于該晶體管區(qū) 域的該基底上形成柵極、于該電容器區(qū)域形成該第一電極以及于該電阻器 區(qū)域形成該第二電極；以及移除未被該柵極覆蓋的該介電材料層，以形成柵介電層，該柵介電層 與該柵極作為該柵極結(jié)構(gòu)。
4. 如權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其中該第二導(dǎo)體材料層 的材質(zhì)包括多晶硅或摻雜多晶硅。
5. 如權(quán)利要求3所述的半導(dǎo)體元件的制造方法，其中該第二圖案化工藝 包括光刻工藝以及蝕刻工藝。
6. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中該第一導(dǎo)體材料層 的材質(zhì)包括多晶硅或摻雜多晶硅。
7. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中該介電層的材質(zhì)包 括氧化硅或氮化硅。
8. 如權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其中該金屬硅化物層包 括耐熱金屬硅化物。
9. 如權(quán)利要求8所述的半導(dǎo)體元件的制造方法，其中該耐熱金屬是選自 鎳、鎢、鈷、鈦、鉬與鉑所組成的族群。
10. —種半導(dǎo)體元件的制造方法，包括提供基底，該基底上具有至少 一晶體管區(qū)域以及至少一電容器區(qū)域， 其中該電容器區(qū)域包括隔離結(jié)構(gòu)；于該晶體管區(qū)域的該基底上形成第一介電層；于該基底上方依序形成第一導(dǎo)體層、第二介電層與第二導(dǎo)體層，以覆 蓋該隔離結(jié)構(gòu)與該第一介電層；進行第一圖案化工藝，定義該第二導(dǎo)體層與該第二介電層，以于該電 容器區(qū)域形成作為電容器的第一電極與電容介電層；進行第二圖案化工藝，定義該第一導(dǎo)體層，以于該電容器區(qū)域形成作 為電容器的第二電極以及于該晶體管區(qū)域形成柵極；移除未被該柵極覆蓋的該第 一介電層，以形成柵介電層；于該柵極兩側(cè)的該基底中形成LDD;于該柵極、該柵介電層、該第一電極、該電容介電層以及該第二電極 的側(cè)壁上形成第一間隙壁；于該晶體管區(qū)域的該第 一 間隙壁兩側(cè)的該基底中形成摻雜區(qū)，其中該 LDD與該摻雜區(qū)作為源極/漏極區(qū)；以及進行自對準金屬硅化物工藝，形成金屬硅化物層，以覆蓋該柵極、該 源極/漏極區(qū)、該第一電極以及該第二電極的表面。
11. 如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其中該第一圖案化工 藝包括光刻工藝以及蝕刻工藝。
12. 如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其中該第二圖案化工 藝包括光刻工藝以及蝕刻工藝。
13. 如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其中該第一導(dǎo)體材料 層與該第二導(dǎo)體材料層的材質(zhì)包括多品硅或摻雜多晶硅。
14. 如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其中該第二介電層的 材質(zhì)包括氧化硅或氮化硅。
15. 如權(quán)利要求10所述的半導(dǎo)體元件的制造方法，其中該金屬硅化物層 包括耐熱金屬硅化物。
16. 如權(quán)利要求15所述的半導(dǎo)體元件的制造方法，其中該耐熱金屬是選 自鎳、鴒、鈷、鈦、鉬與鉑所組成的族群。
17. —種半導(dǎo)體元件，包括基底，該基底上具有晶體管區(qū)域、電容器區(qū)域以及電阻器區(qū)域，其中 該電容器區(qū)域以及該電阻器區(qū)域皆包括隔離結(jié)構(gòu)；晶體管，位于該晶體管區(qū)域的該基底上，該晶體管包括位于該基底上 的柵極結(jié)構(gòu)、位于該柵極結(jié)構(gòu)兩側(cè)的該基底中的源極/漏極區(qū)、位于該柵極 結(jié)構(gòu)側(cè)壁的間隙壁以及位于該柵極結(jié)構(gòu)與該源極/漏極區(qū)的表面的第一金屬 硅化物層，其中該柵極結(jié)構(gòu)包括柵介電層與柵極；電容器，位于該電容器區(qū)域的該隔離結(jié)構(gòu)上，該電容器包括 第一電極，位于該電容器區(qū)域的該隔離結(jié)構(gòu)上； 電容介電層，位于該第一電極上，且覆蓋住部分該第一電極表面； 第二電極，位于該電容介電層上；以及第二金屬硅化物層，位于所棵露出的該第一電極上，以及位于該 第二電極上；以及電阻器，位于該電阻器區(qū)域的該隔離結(jié)構(gòu)上，該電阻器包括 第三電極，位于該電阻器區(qū)域的該隔離結(jié)構(gòu)上；以及 第三金屬硅化物層，位于該第三電極上，且覆蓋住該第三電極邊緣。
18. 如權(quán)利要求17所述的半導(dǎo)體元件，其中該柵極、該第一電極與該第 三電極的材質(zhì)相同。
19. 如權(quán)利要求18所述的半導(dǎo)體元件，其中該柵極、該第一電極與該第 三電極的材質(zhì)包括多晶硅或摻雜多晶硅。
20. 如權(quán)利要求17所述的半導(dǎo)體元件，其中該第二電極以及該導(dǎo)體層的材質(zhì)包括多晶硅或摻雜多晶硅。
21. 如權(quán)利要求17所述的半導(dǎo)體元件，其中該電容介電層與該介電層的 材質(zhì)包括氧化硅或氮化硅。
22. 如權(quán)利要求17所述的半導(dǎo)體元件，其中該第一、第二、第三金屬硅 化物層包括耐熱金屬硅化物。
23. 如權(quán)利要求22所述的半導(dǎo)體元件，其中該耐熱金屬是選自鎳、鴒、 鈷、鈦、鉬與鈾所組成的族群。
24. —種半導(dǎo)體元件，包括基底，該基底上具有至少一晶體管區(qū)域以及至少一電容器區(qū)域，其中 該電容器區(qū)域包括隔離結(jié)構(gòu)；晶體管，位于該晶體管區(qū)域的該基底上，該晶體管包括位于該基底上 的柵極結(jié)構(gòu)、位于該柵極結(jié)構(gòu)兩側(cè)的該基底中的源極/漏極區(qū)、位于該柵極 結(jié)構(gòu)側(cè)壁的間隙壁以及位于該柵極結(jié)構(gòu)與該源極/漏極區(qū)的表面的第 一金屬 硅化物層，其中該柵極結(jié)構(gòu)包括柵介電層與柵極；以及電容器，位于該電容器區(qū)域的該隔離結(jié)構(gòu)上，該電容器包括 第一電極，位于該電容器區(qū)域的該隔離結(jié)構(gòu)上； 電容介電層，位于該第一電極上，且覆蓋住部分該第一電極表面； 第二電極，位于該電容介電層上；以及第二金屬硅化物層，位于所棵露出的該第一電極上，以及位于該 第二電極上。
25. 如權(quán)利要求24所述的半導(dǎo)體元件，其中該柵極以及該第一電極的材 質(zhì)相同。
26. 如權(quán)利要求25所述的半導(dǎo)體元件，其中該柵極以及該第一電極的材 質(zhì)包括多晶硅或摻雜多晶硅。
27. 如權(quán)利要求24所述的半導(dǎo)體元件，其中該第二電極的材質(zhì)包括多晶 硅或摻雜多晶硅。
28. 如權(quán)利要求24所述的半導(dǎo)體元件，其中該電容介電層的材質(zhì)包括氧 化硅或氮化硅。
29. 如權(quán)利要求24所述的半導(dǎo)體元件，其中該第一、第二金屬硅化物層 包括耐熱金屬硅化物。
30.如權(quán)利要求29所述的半導(dǎo)體元件，其中該耐熱金屬是選自鎳、鴒、 鈷、鈦、鉬與鉑所組成的族群。
全文摘要
一種半導(dǎo)體元件的制造方法，此方法為，先提供一基底，基底上至少具有包括柵極結(jié)構(gòu)的晶體管區(qū)域、包括第一電極的電容器區(qū)域以及包括第二電極的電阻器區(qū)域，其中電容器區(qū)域與電阻器區(qū)域皆包括隔離結(jié)構(gòu)。然后，依序形成第一間隙壁與柵極兩側(cè)的源極/漏極區(qū)。接著，于基底上方依序形成介電層以及第一導(dǎo)體材料層。之后，圖案化第一導(dǎo)體層，以形成電容器區(qū)域的第三電極以及電阻器區(qū)域的導(dǎo)體層。隨后，形成第二間隙壁。然后，移除未被覆蓋住的介電層。之后，進行自對準金屬硅化物工藝，形成金屬硅化物層，以覆蓋元件表面。
文檔編號H01L21/84GK101118873SQ200610100968
公開日2008年2月6日 申請日期2006年8月4日 優(yōu)先權(quán)日2006年8月4日
發(fā)明者高境鴻 申請人:聯(lián)華電子股份有限公司