專利名稱：在包括soi和體硅區(qū)域的半導(dǎo)體器件中sti的形成的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及淺溝槽隔離(STI)，更具體的說(shuō)，涉及在包括絕緣體上硅(SOI)和體硅區(qū)域的半導(dǎo)體器件中STI的形成方法。
背景技術(shù)：
隨著科技發(fā)展日益復(fù)雜，集成電路(IC)用戶對(duì)更多功能的需求也在增長(zhǎng)。為了給IC提供最佳設(shè)計(jì)，高性能互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件需要具有附加特征，例如增強(qiáng)型動(dòng)態(tài)隨機(jī)存取存貯器(eDRAM)或射頻(RF)應(yīng)用。相對(duì)于提供所有這些特征出現(xiàn)的難點(diǎn)是每一項(xiàng)特征是在不同條件下達(dá)到最優(yōu)。舉例來(lái)說(shuō)，高性能CMOS在絕緣體上硅(SOI)晶片上實(shí)現(xiàn)，但是RF和eDRAM則需要在體硅中構(gòu)造。
為了將“體技術(shù)”中的最優(yōu)和“SOI技術(shù)”中的最優(yōu)合并，常規(guī)技術(shù)是制造構(gòu)圖SOI(部分體和部分SOI)晶片。采用這種方法的一種技術(shù)是在SOI中結(jié)合eDRAM。這種情形下，eDRAM陣列塊在體硅上構(gòu)造，邏輯電路在SOI中構(gòu)造。采用這種方法的另一種技術(shù)是在SOI技術(shù)中形成65nm。在65nm情況下的襯底由SOI上的Nfet和體硅上的Pfet組成。這種工藝技術(shù)在混合取向技術(shù)中被認(rèn)為是“熱門”的。
上述提及的兩個(gè)例子面臨的一個(gè)難點(diǎn)是，制造者必須既為SOI也為體硅提供有效擴(kuò)散隔離。提供這種隔離的常規(guī)技術(shù)需要兩種分離淺溝槽工藝一種針對(duì)體硅，另一種針對(duì)SOI。而上述工藝是非常復(fù)雜和不合算的。特別指出的是，與體硅相比，構(gòu)圖SOI在淺溝槽隔離(STI)工藝中存在大量難點(diǎn)。
第一個(gè)難點(diǎn)與STI蝕刻深度有關(guān)。對(duì)于SOI區(qū)域，STI蝕刻深度是硅厚度，蝕刻停止在掩埋絕緣體頂部，深度通常小于1000A。然而對(duì)于體工藝，STI深度遠(yuǎn)遠(yuǎn)大于當(dāng)前SOI厚度，舉例來(lái)說(shuō)，通常為3500A或者更深。構(gòu)圖SOI時(shí)，STI蝕刻深度相對(duì)于體硅只有少數(shù)選擇。第一個(gè)選擇是采用SOI STI蝕刻深度，這種蝕刻不能在體區(qū)域提供充足隔離。第二個(gè)選擇是采用體STI蝕刻深度，這種蝕刻在SOI區(qū)域操作非常困難。第三個(gè)選擇是SOI區(qū)域中的STI蝕刻深度等于在SOI STI工藝中的標(biāo)準(zhǔn)深度，體硅區(qū)域深度等于標(biāo)準(zhǔn)體STI深度。然而這種工藝需要額外的光致抗蝕劑層，并且可能在STI平面化上出現(xiàn)問(wèn)題。
第二個(gè)難點(diǎn)存在于構(gòu)圖SOI中的STI工藝，源于采用注氧隔離(SIMOX)工藝制備的晶片內(nèi)部的特殊工藝缺陷。在構(gòu)圖SIMOX工藝中，氧化物硬掩模島最初在體晶片上形成，將晶片區(qū)域與高劑量、高能量的氧注入屏蔽。在掩埋氧化物(BOX)的形成中，通過(guò)高溫氧化工序，BOX邊緣(即SOI-體邊界的BOX)比SOI場(chǎng)區(qū)域的BOX變得更厚。在許多情形下，沿著SOI-體區(qū)域邊界，掩埋氧化物事實(shí)上破壞了晶片表面。原因是，氧化物蝕刻需要除去生長(zhǎng)在SIMOX晶片上的氧化物，那些被掩埋氧化物破壞表面的區(qū)域也會(huì)被蝕刻，晶片表面就會(huì)遺留下小凹坑。晶片然后經(jīng)過(guò)襯墊氧化和襯墊氮化硅(SiN)沉積。在SiN沉積工藝中，這些凹坑被氮化物填充并且保留在貫穿多數(shù)STI工藝的構(gòu)圖晶片上，如果它們?cè)赟TI蝕刻工藝中沒(méi)有被蝕刻掉。一旦STI被填充并且平面化，襯墊SiN需要從晶片表面剝離。經(jīng)過(guò)蝕刻后，在表面附近形成并且填充有SiN的凹坑中沒(méi)有SiN，并且將保留沒(méi)有材料直到下一個(gè)沉積步驟，例如柵極多晶硅。因?yàn)槎嗑Ч柰ㄟ^(guò)摻雜或者轉(zhuǎn)化為硅化物可以被電激活，那么填充多晶硅的凹坑就會(huì)導(dǎo)致器件短路。這個(gè)問(wèn)題在早期SOI eDRAM硬件中已經(jīng)被發(fā)現(xiàn)。因此，構(gòu)圖SIMOX晶片必須結(jié)合工藝來(lái)完全除去亞表面凹坑中的氮化物殘留物。
綜上所述，現(xiàn)有技術(shù)需要解決相關(guān)問(wèn)題的工藝。

發(fā)明內(nèi)容
本發(fā)明包括在絕緣體上硅(SOI)區(qū)域和體硅區(qū)域中形成或蝕刻硅溝槽隔離(STI)的方法，以及由此形成的半導(dǎo)體器件。通過(guò)利用STI掩模蝕刻到最上硅層，進(jìn)行定時(shí)蝕刻，其在體硅區(qū)域中蝕刻到希望深度并且在SOI區(qū)域的掩埋絕緣體上停止，并蝕刻穿過(guò)SOI區(qū)域的掩埋絕緣體，可以在SOI和體硅區(qū)域中同時(shí)蝕刻STI。用于該方法的掩埋絕緣體蝕刻可以作為硬掩模除去步驟的一部分，以很小的復(fù)雜性進(jìn)行。此外，通過(guò)為體和SOI區(qū)域選擇相同的深度，可以避免后續(xù)CMP工藝產(chǎn)生的問(wèn)題。本發(fā)明還清潔了有可能存在氮化硅殘留物的SOI和體區(qū)域之間的邊界。
本發(fā)明的第一個(gè)方面旨在一種在包括絕緣體上硅(SOI)區(qū)域和體硅區(qū)域的器件中形成硅溝槽隔離(STI)的方法，該方法包括以下步驟利用STI掩模蝕刻到最上硅層；進(jìn)行定時(shí)蝕刻，其在所述體硅區(qū)域中蝕刻到希望深度并且在所述SOI區(qū)域的掩埋絕緣體上停止；蝕刻穿過(guò)所述SOI區(qū)域的掩埋絕緣體；以及沉積STI材料以形成STI。
本發(fā)明的第二個(gè)方面旨在一種在混合絕緣體上硅(SOI)區(qū)域和體硅區(qū)域器件中蝕刻硅溝槽隔離(STI)的方法，該方法包括以下步驟利用STI掩模蝕刻到最上硅層；進(jìn)行定時(shí)蝕刻，其在所述體硅區(qū)域中蝕刻到希望深度并且在所述SOI區(qū)域的掩埋絕緣體上停止；以及蝕刻穿過(guò)所述SOI區(qū)域的掩埋絕緣體。
本發(fā)明的第三個(gè)方面旨在一種包括絕緣體上硅(SOI)區(qū)域和體硅區(qū)域的半導(dǎo)體器件，該半導(dǎo)體器件包括硅溝槽隔離(STI)，延伸到與所述SOI區(qū)域的硅層和掩埋絕緣體的厚度基本上相等的深度。
本發(fā)明的第四個(gè)方面旨在一種在包括絕緣體上硅(SOI)區(qū)域和體硅區(qū)域的器件中形成硅溝槽隔離(STI)的方法，該方法包括以下步驟提供STI掩模；以及在所述SOI區(qū)域和所述體硅區(qū)域中同時(shí)形成所述STI。
通過(guò)以下對(duì)本發(fā)明的實(shí)施例的更為詳細(xì)的描述，本發(fā)明的上述和其它特征將顯而易見。


通過(guò)參考下面的附圖，將對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)描述，其中同樣的標(biāo)號(hào)表示同樣的要素，其中圖1示出了在應(yīng)用本發(fā)明之前的晶片的截面圖。
圖2-6示出了本發(fā)明的形成STI或?yàn)镾TI進(jìn)行蝕刻的方法的截面圖。
圖7示出了在應(yīng)用本發(fā)明之后的半導(dǎo)體器件的截面圖。
具體實(shí)施例方式
參考附圖，圖1示出了在體硅區(qū)域14中深溝槽12形成之后，在硅溝槽隔離(STI)硬掩模沉積之前的典型晶片10的截面圖。晶片10包括絕緣體上硅(SOI)區(qū)域20，其中在掩埋絕緣體24上具有硅層22。晶片10還包括例如氮化硅和二氧化硅的襯墊層30。
在一個(gè)實(shí)施例中，掩埋絕緣體24材料是二氧化硅，但是也可以采用其它材料。僅為了圖解說(shuō)明，SOI區(qū)域20的硅層22的厚度大約為700A，SOI區(qū)域20的掩埋絕緣體24的厚度大約為1350A。襯墊層30的厚度包括二氧化硅大約為80A(不按比例顯示)和氮化硅大約為1200A。然而，需要指出的是，本發(fā)明的教導(dǎo)不限于這些特定深度或者圖1最初結(jié)構(gòu)的起始點(diǎn)。
如圖2-3顯示，提供STI掩模。更具體的說(shuō)，如圖2顯示，在襯墊層30頂部沉積硬掩模層40，并且進(jìn)入所有開口。硬掩模層40材料具有與掩埋絕緣體24基本相同的蝕刻特性。在一個(gè)實(shí)施例中，硬掩模層40包括大約為1000A的原硅酸四乙酯(TEOS)或者摻硼硅酸鹽玻璃(BSG)。接下來(lái)如圖3顯示，構(gòu)圖硬掩模層40，進(jìn)行蝕刻42以形成STI掩模46。蝕刻42延伸穿過(guò)硬掩模層40和至少一個(gè)抗反射涂層(ARC)(沒(méi)有顯示)和襯墊層30，在最上硅層50上停止，例如在體硅區(qū)域14和SOI區(qū)域20的硅層22的最上表面上停止。
接下來(lái)的步驟如圖4顯示，進(jìn)行定時(shí)蝕刻50以在體硅區(qū)域14中蝕刻到希望深度(D)，在SOI區(qū)域20的掩埋絕緣體24的最上表面52上停止。在一個(gè)實(shí)施例中，在體硅區(qū)域14中的希望深度D(以及因此，隨后形成的STI)將延伸到至少和SOI區(qū)域20的厚度相同的深度，例如至少達(dá)到硅層22和掩埋絕緣體24的深度?；谝陨厦枋龅纳疃?，舉例來(lái)說(shuō)，希望深度大約為2050A，即是硅層22的700A和掩埋絕緣體24的1350A之和。在一個(gè)實(shí)施例中，定時(shí)蝕刻50為反應(yīng)離子蝕刻工藝，然而也可以采用其它蝕刻工藝。在任何情形下，定時(shí)蝕刻50對(duì)于掩埋絕緣體24材料例如二氧化硅具有選擇性，既蝕刻硅層22，也蝕刻在SOI形成工藝中由于掩埋絕緣體24成為表面在硅層22之下的任何氮化硅。這個(gè)步驟同時(shí)清潔了有可能存在氮化硅殘留物的SOI區(qū)域20和體硅區(qū)域14之間的邊界76。
參考圖5，接下來(lái)的步驟包括穿過(guò)SOI區(qū)域20的掩埋絕緣體24進(jìn)行蝕刻60。在優(yōu)選實(shí)施例中，提供蝕刻60作為硬掩模層40(圖3)去除蝕刻的一部分。蝕刻60既蝕刻硬掩模層40，也蝕刻暴露的掩埋絕緣體24材料。然而蝕刻60不能蝕刻任何暴露的硅、多晶硅或氮化硅。也就是說(shuō)，蝕刻方法對(duì)于蝕刻任何暴露的硅、多晶硅和氮化硅是無(wú)能力的。
參考圖6，接下來(lái)的步驟包括沉積STI材料70以形成STI 72。如圖6-7顯示，最終處理包括進(jìn)行常規(guī)高性能CMOS或DRAM技術(shù)拋光(圖6)以除去最上表面上的STI材料70，并進(jìn)行襯墊層30(圖6)剝離以形成半導(dǎo)體器件100，如圖7顯示。半導(dǎo)體器件100包括延伸到與SOI區(qū)域20的硅層22和掩埋絕緣體24的厚度基本上相等的深度的STI 72。當(dāng)希望深度D(圖4)基本上等于SOI區(qū)域20的硅層22和掩埋絕緣體24的厚度時(shí)，STI 72延伸到在SOI區(qū)域20和體硅區(qū)域14中基本上相等的深度。這個(gè)蝕刻深度與僅停止在SOI區(qū)域20的硅層22厚度相比，為體硅區(qū)域14提供了更多隔離。
盡管與上述詳細(xì)實(shí)施例結(jié)合對(duì)本發(fā)明進(jìn)行了描述，顯然，許多選擇、改進(jìn)和變化對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)是顯而易見的。因此，上述本發(fā)明的實(shí)施例旨在說(shuō)明，而不是限制。只要不脫離在接下來(lái)的權(quán)利要求中定義的本發(fā)明的精神和范圍，可以進(jìn)行各種改變。
權(quán)利要求
1.一種在包括絕緣體上硅(SOI)區(qū)域和體硅區(qū)域的器件中形成硅溝槽隔離(STI)的方法，該方法包括以下步驟利用STI掩模蝕刻到最上硅層；進(jìn)行定時(shí)蝕刻，其在所述體硅區(qū)域中蝕刻到希望深度并且在所述SOI區(qū)域的掩埋絕緣體上停止；蝕刻穿過(guò)所述SOI區(qū)域的掩埋絕緣體；以及沉積STI材料以形成STI。
2.根據(jù)權(quán)利要求1的方法，其中在所述體硅區(qū)域中的希望深度至少與所述SOI區(qū)域的硅層和掩埋絕緣體的厚度相同。
3.根據(jù)權(quán)利要求1的方法，還包括通過(guò)沉積硬掩模層，構(gòu)圖和蝕刻以形成STI掩模來(lái)形成STI掩模的步驟。
4.根據(jù)權(quán)利要求3的方法，其中所述硬掩模層包括原硅酸四乙酯(TEOS)。
5.根據(jù)權(quán)利要求3的方法，其中所述STI掩模蝕刻步驟包括蝕刻穿過(guò)所述硬掩模層和任何抗反射涂層(ARC)和襯墊層中的至少一個(gè)。
6.根據(jù)權(quán)利要求1的方法，其中所述定時(shí)蝕刻步驟包括利用對(duì)所述掩埋絕緣體材料具有選擇性的蝕刻方法。
7.根據(jù)權(quán)利要求1的方法，其中所述定時(shí)蝕刻步驟包括除去所述SOI區(qū)域的硅層之下的任何氮化硅。
8.根據(jù)權(quán)利要求1的方法，其中所述掩埋絕緣體蝕刻步驟包括除去所述STI掩模。
9.根據(jù)權(quán)利要求1的方法，其中所述掩埋絕緣體蝕刻步驟包括利用不能蝕刻任何暴露的硅、多晶硅和氮化硅的蝕刻方法。
10.根據(jù)權(quán)利要求1的方法，還包括拋光以除去最上表面上的STI材料并除去襯墊層的步驟。
11.一種在混合絕緣體上硅(SOI)區(qū)域和體硅區(qū)域器件中蝕刻硅溝槽隔離(STI)的方法，該方法包括以下步驟利用STI掩模蝕刻到最上硅層；進(jìn)行定時(shí)蝕刻，其在所述體硅區(qū)域中蝕刻到希望深度并且在所述SOI區(qū)域的掩埋絕緣體上停止；以及蝕刻穿過(guò)所述SOI區(qū)域的掩埋絕緣體。
12.根據(jù)權(quán)利要求11的方法，其中在所述體硅區(qū)域中的希望深度至少與所述SOI區(qū)域的硅層和掩埋絕緣體的厚度相同。
13.根據(jù)權(quán)利要求11的方法，還包括通過(guò)沉積硬掩模層，構(gòu)圖和蝕刻以形成STI掩模來(lái)形成STI掩模的步驟。
14.根據(jù)權(quán)利要求13的方法，其中所述硬掩模層包括原硅酸四乙酯(TEOS)。
15.根據(jù)權(quán)利要求13的方法，其中所述STI掩模蝕刻步驟包括蝕刻穿過(guò)所述硬掩模層和抗反射涂層(ARC)和襯墊層中的至少一個(gè)。
16.根據(jù)權(quán)利要求11的方法，其中所述掩埋絕緣體蝕刻步驟還包括除去所述STI掩模。
17.根據(jù)權(quán)利要求11的方法，其中所述定時(shí)蝕刻步驟包括利用對(duì)所述掩埋絕緣體材料具有選擇性的蝕刻方法。
18.根據(jù)權(quán)利要求11的方法，其中所述定時(shí)蝕刻步驟包括除去所述SOI區(qū)域的硅層之下的任何氮化硅。
19.根據(jù)權(quán)利要求11的方法，其中所述掩埋絕緣體蝕刻步驟還包括除去一STI掩模。
20.根據(jù)權(quán)利要求11的方法，其中所述掩埋絕緣體蝕刻步驟包括利用不能蝕刻任何暴露的硅、多晶硅和氮化硅的蝕刻方法。
21.根據(jù)權(quán)利要求11的方法，還包括拋光以除去最上表面上的STI材料并除去襯墊層的步驟。
22.一種包括絕緣體上硅(SOI)區(qū)域和體硅區(qū)域的半導(dǎo)體器件，該半導(dǎo)體器件包括硅溝槽隔離(STI)，延伸到與所述SOI區(qū)域的硅層和掩埋絕緣體的厚度基本上相等的深度。
23.根據(jù)權(quán)利要求22的半導(dǎo)體器件，其中所述STI延伸到在所述SOI區(qū)域和所述體硅區(qū)域中基本上相等的深度。
24.根據(jù)權(quán)利要求22的半導(dǎo)體器件，其中所述STI延伸穿過(guò)所述SOI區(qū)域的硅層和掩埋絕緣體。
25.一種在包括絕緣體上硅(SOI)區(qū)域和體硅區(qū)域的器件中形成硅溝槽隔離(STI)的方法，該方法包括以下步驟提供STI掩模；以及在所述SOI區(qū)域和所述體硅區(qū)域中同時(shí)形成所述STI。
26.根據(jù)權(quán)利要求25的方法，其中所述形成步驟包括利用STI掩模蝕刻到最上硅層；進(jìn)行定時(shí)蝕刻，其在所述體硅區(qū)域中蝕刻到希望深度并且在所述SOI區(qū)域的掩埋絕緣體上停止；蝕刻穿過(guò)所述SOI區(qū)域的掩埋絕緣體；以及沉積STI材料以形成STI。
27.根據(jù)權(quán)利要求26的方法，其中在所述體硅區(qū)域中的希望深度至少與所述SOI區(qū)域的硅層和掩埋絕緣體的厚度相同。
28.根據(jù)權(quán)利要求26的方法，其中所述定時(shí)蝕刻步驟包括利用對(duì)所述掩埋絕緣體材料具有選擇性的蝕刻方法。
29.根據(jù)權(quán)利要求26的方法，其中所述定時(shí)蝕刻步驟除去所述SOI區(qū)域的硅層之下的任何氮化硅。
30.根據(jù)權(quán)利要求1的方法，其中所述掩埋絕緣體蝕刻步驟包括利用不能蝕刻任何暴露的硅、多晶硅和氮化硅的蝕刻方法。
全文摘要
本發(fā)明公開了在絕緣體上硅(SOI)區(qū)域和體硅區(qū)域上形成或蝕刻硅溝槽隔離(STI)的方法，以及由此形成的半導(dǎo)體器件。通過(guò)利用STI掩模蝕刻到最上硅層，進(jìn)行定時(shí)蝕刻，其在體硅區(qū)域中蝕刻到希望深度并且在SOI區(qū)域的掩埋絕緣體上停止，并蝕刻穿過(guò)SOI區(qū)域的掩埋絕緣體，可以在SOI和體硅區(qū)域中同時(shí)蝕刻STI。用于該方法的掩埋絕緣體蝕刻可以作為硬掩模除去步驟的一部分，以很小的復(fù)雜性進(jìn)行。此外，通過(guò)為體和SOI區(qū)域選擇相同的深度，可以避免后續(xù)CMP工藝產(chǎn)生的問(wèn)題。本發(fā)明還清潔了有可能存在氮化硅殘留物的SOI和體區(qū)域之間的邊界。
文檔編號(hào)H01L31/0392GK1954435SQ200580015395
公開日2007年4月25日 申請(qǐng)日期2005年6月6日 優(yōu)先權(quán)日2004年6月16日
發(fā)明者M·施泰格瓦爾特, M·庫(kù)馬爾, H·L·霍, D·多布任斯基, J·法爾特邁爾 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司