專利名稱：間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及相變化存儲(chǔ)器，特別是涉及一種有關(guān)相變化存儲(chǔ)器中形成較小接觸面積的電極，以減少發(fā)生相變化所需要的操作電流的間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法。
背景技術(shù)：
許多不同的材質(zhì)存在有兩種或是兩種以上的狀態(tài)，存在有兩種狀態(tài)的材質(zhì)特別適用于數(shù)字化的存儲(chǔ)器。這些材質(zhì)可隨溫度改變而產(chǎn)生熱感應(yīng)的轉(zhuǎn)態(tài)現(xiàn)象，而呈現(xiàn)非晶質(zhì)狀態(tài)或是結(jié)晶質(zhì)狀態(tài)。
基本上，當(dāng)材質(zhì)處于非晶質(zhì)狀態(tài)(具有不規(guī)則排列的原子結(jié)構(gòu))，將呈現(xiàn)高電阻率；而當(dāng)材質(zhì)處于結(jié)晶狀態(tài)(具有整齊排列的原子結(jié)構(gòu))，則呈現(xiàn)低電阻率。非晶質(zhì)狀態(tài)或是稱為重置(Reset)狀態(tài)可表示1的邏輯狀態(tài)，而結(jié)晶質(zhì)狀態(tài)或是稱為設(shè)定(Set)狀態(tài)則代表0的邏輯狀態(tài)。此外，這些硫?qū)俨牧系慕Y(jié)構(gòu)狀態(tài)可穩(wěn)定地存在于作用溫度以下的環(huán)境中，因此相變化組件可視為一種非揮發(fā)性的可程序化電阻器，可在高電阻值與低電阻值之間產(chǎn)生可逆的交替變化。
硫?qū)俨馁|(zhì)(Chalcogenide)為一種包括VI族元素的合金。由于硫?qū)俨馁|(zhì)的相變化迅速且具有可逆性，而且其相變化所造成的高電阻值與低電阻之間的變化差異非常明顯，因此硫?qū)俨馁|(zhì)合金特別適合作為相變化存儲(chǔ)器的材料。具體來說，硫?qū)俨馁|(zhì)受到溫度改變影響而產(chǎn)生非晶態(tài)與結(jié)晶態(tài)之間的交替變化可在奈秒范圍之內(nèi)完成，而且其對(duì)應(yīng)的高電阻值與低電阻值之間的差異性可高達(dá)6個(gè)數(shù)量級(jí)。
存儲(chǔ)器中硫?qū)俨牧想S溫度而改變的結(jié)構(gòu)是經(jīng)加熱電極的電流奧姆加熱效應(yīng)來決定，其中加熱電極鄰接于硫?qū)俨牧系谋倔w，加熱電極主要使用較高電阻的導(dǎo)電材料，且借助降低加熱電極與硫?qū)俨牧系慕佑|面積可增加電流密度，因而可提高加熱效率并降低操作電流。相變化組件的操作主要是借助兩種不同的電流脈波施加至組件上，使得組件由于奧姆加熱的效應(yīng)，導(dǎo)致局部區(qū)域因不同的溫度變化而發(fā)生非晶與結(jié)晶態(tài)的結(jié)構(gòu)改變，此即分別為所謂的重置與設(shè)定操作，最終的組件狀態(tài)將可借助讀取這兩種狀態(tài)的電阻差異來達(dá)到記憶的效果。
一般來說，公知的相變化存儲(chǔ)器數(shù)組的記憶單元設(shè)計(jì)采用1T1R的架構(gòu)，即相變化存儲(chǔ)元件與控制晶體管的串接組合，其中相變化存儲(chǔ)元件堆棧于晶體管的上方并與晶體管的漏極連接，且相變化存儲(chǔ)元件的制作過程可兼容于現(xiàn)有的CMOS標(biāo)準(zhǔn)制作過程，其主要在后段制作過程中加入。相變化存儲(chǔ)元件所串接的晶體管除了可作為記憶單元的讀寫選取控制之外，任何相變化存儲(chǔ)元件操作時(shí)所需的電流都會(huì)流經(jīng)此晶體管，因此，此晶體管的大小必須足夠承受相變化組件的操作電流，這也將決定相變化存儲(chǔ)器單元記憶單元的面積。
所以，有效地降低相變化存儲(chǔ)元件的操作電流才能有效地增加相變化存儲(chǔ)器的密度，這也將成為相變化存儲(chǔ)器技術(shù)發(fā)展的最大挑戰(zhàn)。
再有，目前相變化單元記憶單元的面積主要受限于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)控制晶體管的面積，因此為了增加相變化存儲(chǔ)器的密度，就必須降低操作電流來縮小金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管控制組件的大小。借助提高電極的加熱效率可以降低操作電流，而提高電極加熱效率的方式大致有兩種一為縮小加熱電極與相變化材質(zhì)的接觸面積，如此可提高電流密度；另一則可采用較高電阻率的加熱電極材料，來進(jìn)一步增加奧姆加熱的效率。
舉例來說，在2003年超大規(guī)模集成電路研討會(huì)(Symposium on VLSITechnologic 2003)所發(fā)表的相變化存儲(chǔ)器技術(shù)中就公開了一種使用邊緣接觸式制作方法所形成的相變化存儲(chǔ)器，此相變化存儲(chǔ)器與加熱電極的接觸面積可通過所沉積的加熱電極層厚度來得到控制，此相比于傳統(tǒng)架構(gòu)的接觸面積受光刻處理能力的限制，其對(duì)于接觸面積的縮小可以獲得極大的突破。
然而，所公開的相變化存儲(chǔ)器中其加熱電極位于溝渠側(cè)壁的夾層中，會(huì)造成相變化材料在填洞與側(cè)壁接觸上的困難，且還會(huì)導(dǎo)致均勻性及可靠性問題。再有，此相變化存儲(chǔ)器中較高電阻率的加熱電極的電流流徑極長，且相變化材料在組件中所涵蓋的范圍過大，當(dāng)電流由側(cè)向加熱電極流至上電極時(shí)，會(huì)造成較多的功率損耗。
另外，在2005年5月15日美國專利第68674255中也公開一種側(cè)向式相變化存儲(chǔ)器及其制造方法，是在基板上形成電極材料并加以圖形化，利用此圖形化之后的電極來作為相變化材料上電流流通的兩個(gè)電極，其好處是可借助側(cè)向式接觸來縮小電極接觸面積以降低操作電流，且借助兩個(gè)電極間距的縮短可減少電流流經(jīng)相變化材料的路徑，進(jìn)而降低組件操作時(shí)的功率損耗。一般而言，為了增加相變化材料的加熱效率，在相變化存儲(chǔ)器中所采用的加熱電極材料通常需具有較高的電阻率，而在設(shè)計(jì)上若同時(shí)也利用此加熱電極當(dāng)作導(dǎo)線，將會(huì)使得組件的寄生電阻增加而造成額外的功率消耗。再有，當(dāng)兩電極的間距逐漸縮小后，會(huì)造成相變化材料在填洞上的困難，進(jìn)而導(dǎo)致側(cè)向接觸電極與相變化材料的界面接觸不良，易造成組件均勻性與可靠度方面的問題。
所以，非常需要提供一種具有接觸面積小、低操作電流、低消耗功率的相變化存儲(chǔ)器，來解決公知技術(shù)中的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法，在相變化存儲(chǔ)器的電極處加入間隙壁電極來作為加熱電極，以提高加熱效率并降低導(dǎo)線的寄生電阻，并借助間隙壁電極與相變化存儲(chǔ)器的側(cè)向接觸來縮小接觸面積，因而可減少相變化存儲(chǔ)器的操作電流及功率消耗。此外，借助此間隙壁電極的加入，還可促進(jìn)相變化材料的填洞能力并改善其與加熱電極的界面接觸特性。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種間隙壁電極側(cè)接式相變化存儲(chǔ)器的制造方法，包含有下列步驟形成第一絕緣介電層；在第一絕緣介電層上方形成第一非相變化材料層，其中第一非相變化材料層包含貫穿第一非相變化材料層的通道；在第一非相變化材料層的通道的兩側(cè)壁形成第二非相變化材料層，此第二非相變化材料層的電阻率大于第一非相變化材料層的電阻率；在第二非相變化材料層之間形成相變化材料層；在第一非相變化材料層、第二非相變化材料層與相變化材料層上方形成第二絕緣介電層，此第二絕緣介電層包含貫穿第二絕緣介電層的通道；及在第二絕緣介電層的通道形成電性插塞。
為了使線上述目的，本發(fā)明還提供一種間隙壁電極側(cè)接式相變化存儲(chǔ)器的制造方法，包含有下列步驟形成半導(dǎo)體組件；在半導(dǎo)體組件上方形成絕緣介電層，且絕緣介電層包含貫穿絕緣介電層的數(shù)個(gè)金屬拴塞；在該些金屬拴塞上方形成該接地接墊與該電性接墊；在接地接墊、電性接墊及絕緣介電層上方形成第一絕緣介電層，此第一絕緣介電層包含連接電性接墊，并貫穿第一絕緣介電層的金屬拴塞；在第一絕緣介電層上方形成第一非相變化材料層，此第一非相變化材料層包含貫穿第一非相變化材料層的通道；在第一非相變化材料層的通道的兩側(cè)壁形成第二非相變化材料層，其中第二非相變化材料層的電阻率大于第一非相變化材料層的電阻率；在第二非相變化材料層之間形成相變化材料層；在第一非相變化材料層、第二非相變化材料層與相變化材料層上方形成第二絕緣介電層，此第二絕緣介電層包含貫穿第二絕緣介電層的通道；及在第二絕緣介電層的通道形成接觸插塞。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種間隙壁電極側(cè)接式相變化存儲(chǔ)器，包括有第一絕緣介電層、第一非相變化材料層、第二非相變化材料層、相變化材料層、第二絕緣介電層及電性插塞。第一非相變化材料層形成于第一絕緣介電層上方，且包含貫穿第一非相變化材料層的通道，第二非相變化材料層形成于第一非相變化材料層的通道的兩側(cè)壁，其中第二非相變化材料層的電阻率大于第一非相變化材料層的電阻率。
相變化材料層形成于第二非相變化材料層之間，第二絕緣介電層形成于第一非相變化材料層、第二非相變化材料層與相變化材料層上方，且包含貫穿第二絕緣介電層的通道。最后，電性插塞形成于第二絕緣介電層的通道。
為了實(shí)現(xiàn)上述目的，本發(fā)明還提供一種間隙壁電極側(cè)接式相變化存儲(chǔ)器，包括有半導(dǎo)體組件、絕緣介電材料層、接地接墊、電性接墊、第一絕緣介電層、第一非相變化材料層、第二非相變化材料層、相變化材料層、第二絕緣介電層及電性插塞。絕緣介電材料層形成于半導(dǎo)體組件上方，且包含有貫穿絕緣介電層的數(shù)個(gè)金屬拴塞。接地接墊與電性接墊分別連接至金屬拴塞。第一絕緣介電層形成于絕緣介電材料層、接地接墊及電性接墊上方，且包含連接電性接墊且貫穿第一絕緣介電層的金屬拴塞。第一非相變化材料層形成于第一絕緣介電層上方，且包含貫穿第一非相變化材料層的通道，第二非相變化材料層形成于第一非相變化材料層的通道的兩側(cè)壁，其中第二非相變化材料層的電阻率大于第一非相變化材料層的電阻率。
相變化材料層形成于第二非相變化材料層之間，第二絕緣介電層形成于第一非相變化材料層、第二非相變化材料層與相變化材料層上方，且包含貫穿第二絕緣介電層的通道。最后，電性插塞形成于第二絕緣介電層的通道。
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。


圖1A至圖1F為本發(fā)明的第一實(shí)施例間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法的剖示圖；及圖2A至圖2I為本發(fā)明的第二實(shí)施例間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法的剖示圖。
其中，附圖標(biāo)記10第一絕緣介電層11第一絕緣介電層的金屬拴塞20第一非相變化材料層30第二非相變化材料層40相變化材料層50第二絕緣介電層60電性插塞80絕緣介電層81絕緣介電層的金屬拴塞85接地接墊90電性接端100 金屬氧化物半導(dǎo)體場(chǎng)效晶體管101 摻雜區(qū)具體實(shí)施方式
公知的相變化存儲(chǔ)器中，導(dǎo)電區(qū)域與相變化材料層40相互堆棧，相變化材料層40平行于基材表面，一個(gè)或是多個(gè)通道穿過絕緣層，而暴露出導(dǎo)電區(qū)域。再利用信道的面積來決定導(dǎo)電區(qū)域與相變化材料層40之間的電性接觸面積，而且此接觸區(qū)域的平面平行于基材。通道的最小尺寸(即最小接觸面積)主要由光刻處理來決定，而通道的面積將決定垂直流進(jìn)相變化材料層40的操作電流，也就是決定用于設(shè)定或是重置相變化材質(zhì)的電流量，因此公知的作法其相變化存儲(chǔ)器的操作電流主要受限于光刻處理的能力。然而，本發(fā)明的相變化存儲(chǔ)器，是在相變化存儲(chǔ)器的導(dǎo)電區(qū)域處加入間隙壁電極，用以提高加熱效率，同時(shí)利用側(cè)向式的加熱電極接觸來縮小相變化存儲(chǔ)器的電極接觸面積，進(jìn)而可減少相變化存儲(chǔ)器的操作電流與消耗功率，因此本發(fā)明的相變化存儲(chǔ)器的接觸面積可借助電極的沉積厚度來控制，并不受限于光刻處理的能力。
本發(fā)明提供的間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法是以相變化存儲(chǔ)器本身及相變化存儲(chǔ)器與晶體管(例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管及雙載子接面晶體管等)位于相同的基材上加以說明，且本發(fā)明適用于其它型式的存儲(chǔ)器。上述存儲(chǔ)器指存儲(chǔ)器本身及與晶體管或是其它控制組件有關(guān)的存儲(chǔ)器單元而言。
請(qǐng)參考圖1A至圖1F，為本發(fā)明提供的第一實(shí)施例的間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法的剖示圖。首先，以公知的化學(xué)氣相沉積(CVD)或物理氣相沉積(PVD)制作流程進(jìn)行沉積氧化硅材質(zhì)(氧化硅材質(zhì)可由等離子體輔助氣相沉積法來形成)，來形成具有氧化硅材質(zhì)的第一絕緣介電層10，如圖1A所示。
上述的第一絕緣介電層10也可為各種介電材質(zhì)，包含有等離子體輔助化學(xué)氣相沉積(PECVD)、等離子體輔助四乙氧基硅烷(PETEOS)、硼磷四乙氧基硅烷(BPTEOS)、硼磷四乙氧基硅烷(BTEOS)、磷四乙氧基硅烷(PTEOS)、四乙氧基硅烷(TEOS)、聚氧化乙烯(烷)(PEOX)等制作流程所形成的氧化硅材質(zhì)、低介電常數(shù)材質(zhì)以及摻雜氟的玻璃材料(例如氟硅酸鹽玻璃FSG)。
接著，沉積導(dǎo)電材料于第一絕緣介電層10的上方，例如銅(Cu)、鋁(Al)、鉑(Pt)或金(Au)等等，形成第一非相變化材料層20，再經(jīng)過光刻處理在第一非相變化材料層20形成貫穿的通道，如圖1B所示。
接下來，沉積高電阻率的導(dǎo)電材料于第一非相變化材料層20的通道間的表面，例如鈦(Ti)、鎢(W)、氮化鈦(TiN)、氮化鉭(TaN)、鈦鎢(TiW)、鈦鋁(TiAl)、氮化鎢鈦(TiWN)、氮化鋁鈦(TiAlN)、多晶硅(Poly-Si)、碳(C)、碳化硅(SiC)、鉭(Ta)、氧化鉭硅(TaSiOx)、鎢化鉭(TaW)、TiAlNX、氮化鍺(GeN)或氧化鉭(TaO)等，再以公知的干刻蝕或是濕刻蝕進(jìn)行回刻蝕(Etching-back)處理及控制回刻蝕的時(shí)間，形成等同第一非相變化材料層20高度，且連接于第一非相變化材料層20的通道的兩側(cè)壁的第二非相變化材料層30，如圖1C所示。
其中，上述的第一非相變化材料層20與第二非相變化材料層30可是一層或是多層的非相變化材料層，且第一非相變化材料層20的導(dǎo)電材料與第二非相變化材料層30的導(dǎo)電材料的選擇是以第二非相變化材料層30的導(dǎo)電材料的電阻率大于第一非相變化材料層20的導(dǎo)電材料的電阻率為原則。
由于公知相變化存儲(chǔ)器的導(dǎo)電區(qū)域均具有較高電阻值，所以在導(dǎo)電區(qū)域中會(huì)產(chǎn)生大量的寄生電阻，而本發(fā)明所提供的相變化存儲(chǔ)器采用低電阻率的第一非相變化材料層20結(jié)合高電阻率的第二非相變化材料層30來作為導(dǎo)電區(qū)域(與公知的導(dǎo)電區(qū)域相同)，故可降低導(dǎo)電區(qū)域內(nèi)的寄生電阻，進(jìn)而降低相變化存儲(chǔ)器額外的功率損耗。此外，本發(fā)明中所形成的第二非相變化材料層30的間隙壁，對(duì)于后續(xù)的相變化材料的濺射沉積可提供較大的到達(dá)角度(arriving angle)，因此可促進(jìn)相變化材料的填洞能力并改善其與第二非相變化材料層30的界面接觸特性。
之后再沉積相變化材料，來覆蓋第一非相變化材料層20、第二非相變化材料層30及第一非相變化材料層20的通道，然后利用公知的干刻蝕或是濕刻蝕進(jìn)行回刻蝕處理及控制回刻蝕的時(shí)間，使得相變化材料形成等同第二非相變化材料層30的高度，且在第二非相變化材料層30之間形成相變化材料層40，如圖1D所示。再有，相變化材料層40也可以化學(xué)機(jī)械研磨(ChemicalMechanical Polishing，CMP)技術(shù)來形成上述的相變化材料層40。
上述相變化材料包括有VI族元素的合金，例如銻化鎵(GaSb)、砷化銦(InSb)、硒化銦(InSe)、碲化銻(Sb2Te3)、碲化鍺(GeTe)、碲化鎵銻(Ge2Sb2Te5)、碲化銦銻(InSbTe)、碲化鎵硒(GaSeTe)、碲化錫銻(SnSb2Te4)、鍺化銦銻(InSbGe)、碲化銀銦銻(AgInSbTe)、(鍺化錫)碲化銻(GeSn)SbTe、鍺化銻(碲化硒)GeSb(SeTe)、硫化碲鍺銻(Te81Ge15Sb2S2)或是其它的二元化合金、三元化合金及四元化合金。
如圖1C及圖1D所示，上述第二非相變化材料層30即是增加間隙壁電極，并將相變化材料層40形成等高第二非相變化材料層，且包含在第二非相變化材料層之間，因此，可縮小電極與相變化材料層40的接觸區(qū)域，所以能減少相變化存儲(chǔ)器的操作電流與消耗功率。
再有，公知相變化存儲(chǔ)器的接觸面積區(qū)域是利用光刻處理來決定接觸面積區(qū)域的尺寸，而本發(fā)明所提出的相變化存儲(chǔ)器是以第二非相變化材料層30(也是間隙壁電極)作為與相變化材料層40的接觸面積，故與相變化材料層40的接觸面積尺寸不受限于公知光刻處理能力。
然后，再沉積氧化硅材質(zhì)于第一非相變化材料層20、第二非相變化材料層30與相變化材料層40上方，來形成具有氧化硅材質(zhì)的第二絕緣介電層50，再以光刻處理在第二絕緣介電層50形成貫穿的通道，如圖1E所示。
最后，再借助沉積及光刻處理來形成一個(gè)電性插塞60于第二絕緣介電層50的通道，來完成本發(fā)明提供的間隙壁電極側(cè)接式相變化存儲(chǔ)器，如圖1F所示。
其中，電性插塞60可與電流驅(qū)動(dòng)電路(例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及雙載子接面晶體管等)來形成電性接觸，且第二絕緣介電層50的材質(zhì)可與上述第一絕緣介電層10的材質(zhì)相同，也可不同。
因此，本發(fā)明還以相變化存儲(chǔ)器及該相變化存儲(chǔ)器與晶體管(例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管及雙載子接面晶體管等)位于相同的基材上為例來加以說明。
請(qǐng)參考圖2A至圖2I，為本發(fā)明提供的第二實(shí)施例的間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法的剖示圖。
首先，如圖2A所示，為通過半導(dǎo)體集成電路(IC)處理技術(shù)形成的半導(dǎo)體組件100，此半導(dǎo)體組件100可為金氧半場(chǎng)效晶體管或是雙載子接面晶體管(Bipolar Junction Transistor，BJT)，且金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管包括有柵極、源極及漏極，雙載子接面晶體管包括有基極、集極及射極。此第二實(shí)施例以本發(fā)明提供的相變化存儲(chǔ)器與金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管位于相同的基材上為例加以說明。
如圖2B所示，以公知的化學(xué)氣相沉積或物理氣相沉積制作流程進(jìn)行沉積氧化硅或氮化硅等介電質(zhì)于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管上方，形成絕緣介電層，且在形成絕緣介電層80之后，進(jìn)行圖案化刻蝕，來將絕緣介電層80形成通道，再填入(公知沉積制作流程)導(dǎo)電材質(zhì)(例如銅、鋁、鉑及金等等)于絕緣介電層80的通道，來形成兩個(gè)金屬拴塞81。兩個(gè)金屬拴塞81分別電性連接金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管中的摻雜區(qū)101，也就是形成金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極與源極。
接下來，如圖2C所示，再使用公知沉積與光刻處理在絕緣介電層80的金屬拴塞81上方形成接地接墊85與電性接墊90。其中接地接墊85形成于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的源極，而電性接墊90形成于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管的漏極。
之后，如圖2D所示，為沉積氧化硅或氮化硅等介電質(zhì)于絕緣介電層80、接地接墊85及電性接墊90上方，形成第一絕緣介電層10，且在形成第一絕緣介電層10之后，將位于電性接墊90處的第一絕緣介電層10進(jìn)行圖案化刻蝕處理來形成通道，再用導(dǎo)電材質(zhì)(例如銅、鋁、鉑或金等等)填入第一絕緣介電層10的通道中，來形成貫穿第一絕緣介電層10的金屬拴塞11。
接著，如圖2E所示，再沉積導(dǎo)電材料于第一絕緣介電層10的上方，且覆蓋第一絕緣介電層10的金屬拴塞11，形成第一非相變化材料層20。導(dǎo)電材料為例如銅、鋁、鉑或金等等，再通過光刻處理在第一非相變化材料層20形成貫穿的通道。
在圖2E之后，其形成的步驟及方法均相同于第一實(shí)施例，例如圖2F相同于圖1C，均使用沉積較高電阻率的導(dǎo)電材料，再通過光刻處理來形成與相變化材料層40接觸面積小的第二非相變化材料層30(也是加熱電極)。
第二非相變化材料層30的材料包含有鈦、鎢、氮化鈦、氮化鉭、鈦鎢、鈦鋁、氮化鎢鈦、氮化鋁鈦、多晶硅、碳、碳化硅、鉭、氧化鉭硅、鎢化鉭、TiAlNX、氮化鍺或氧化鉭等。
圖2G對(duì)應(yīng)于圖1D，均沉積相變化材料，借助利用公知的干刻蝕或是濕刻蝕進(jìn)行回刻蝕步驟，或通過化學(xué)機(jī)械研磨方法來形成相變化材料層40。
圖2H對(duì)應(yīng)于圖1E，使用沉積及光刻處理形成第二絕緣介電層50與包含貫穿第二絕緣介電層50的通道。而圖2I對(duì)應(yīng)于圖1F，為在第二絕緣介電層50的通道形成一個(gè)電性插塞60。
上述沉積制程并不限定于化學(xué)氣相沉積法與物理氣相沉積法，也可使用熱蒸鍍及濺射、低壓化學(xué)氣相沉積(LPCVD)法、等離子體輔助化學(xué)氣相沉積(PECVD)法、原子層(ALD)沉積法及原子層化學(xué)氣相沉積(ALCVD)法等等。
對(duì)于固定的電流而言，電極與相變化材料層40的表面接觸面積越小，越容易對(duì)相變化材質(zhì)加熱，使得相變化材料層40進(jìn)行相變化反應(yīng)，也就是由結(jié)晶態(tài)轉(zhuǎn)換為非結(jié)晶態(tài)。所以，本發(fā)明提供的間隙壁電極側(cè)接式相變化存儲(chǔ)器主要是在第一非相變化材料層的通道處增加間隙壁電極，也是第二非相變化材料層；且相變化材料層40形成于第二非相變化材料層之間，因此，縮小與相變化材料層40的接觸區(qū)域。再有，間隙壁電極的最大寬度與厚度可通過調(diào)整回刻蝕的時(shí)間來達(dá)成，所以與相變化材料層40的接觸面積尺寸不受限于公知光刻處理能力。
另外，本發(fā)明提供的相變化存儲(chǔ)器采用低電阻率的第一非相變化材料層20結(jié)合高電阻率的間隙壁電極，所以可降低導(dǎo)電區(qū)域內(nèi)的寄生電阻，從而能減少相變化存儲(chǔ)器的操作電流與消耗功率。
當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種間隙壁電極側(cè)接式相變化存儲(chǔ)器的制造方法，其特征在于，包含有下列步驟形成一第一絕緣介電層；形成一第一非相變化材料層于該第一絕緣介電層上方，該第一非相變化材料層包含貫穿該第一非相變化材料層的一通道；形成數(shù)個(gè)第二非相變化材料層于該第一非相變化材料層的該通道的兩側(cè)壁，其中該第二非相變化材料層的電阻率大于該第一非相變化材料層的電阻率；形成一相變化材料層于該等第二非相變化材料層之間；形成一第二絕緣介電層于該第一非相變化材料層、該第二非相變化材料層與該相變化材料層上方，該第二絕緣介電層包含貫穿該第二絕緣介電層的一通道；及形成一電性插塞于該第二絕緣介電層的該通道。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，該第一非相變化材料層的材料選自銅、鋁、鉑及金組成的群組。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征在于，該第二非相變化材料層的材料包含有鈦、鎢、氮化鈦、氮化鉭、鈦鎢、鈦鋁、氮化鎢鈦、氮化鋁鈦、多晶硅、碳、碳化硅、鉭、氧化鉭硅、鎢化鉭、TiAlNx、氮化鍺或氧化鉭。
4.一種間隙壁電極側(cè)接式相變化存儲(chǔ)器的制造方法，其特征在于，包含有下列步驟形成一半導(dǎo)體組件；形成一絕緣介電層于該半導(dǎo)體組件上方，且該絕緣介電層包含貫穿該絕緣介電層的數(shù)個(gè)金屬拴塞；形成一接地接墊與一電性接墊于該等金屬拴塞上方；形成一第一絕緣介電層于該接地接墊、該電性接墊及該絕緣介電層上方，且包含連接該金屬拴塞，并貫穿該第一絕緣介電層的該金屬拴塞；形成一第一非相變化材料層于該第一絕緣介電層上方，該第一非相變化材料層包含貫穿該第一非相變化材料層的一通道；形成數(shù)個(gè)第二非相變化材料層于該第一非相變化材料層的該通道的兩側(cè)壁，其中該第二非相變化材料層的電阻率大于該第一非相變化材料層的電阻率；形成一相變化材料層于該第二非相變化材料層之間；形成一第二絕緣介電層于該第一非相變化材料層、第二非相變化材料層與該相變化材料層上方，該第二絕緣介電層包含貫穿該第二絕緣介電層的一通道；及形成一接觸插塞于該第二絕緣介電層的該通道。
5.根據(jù)權(quán)利要求4所述的制造方法，其特征在于，該半導(dǎo)體組件為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
6.根據(jù)權(quán)利要求4所述的制造方法，其特征在于，該半導(dǎo)體組件為一雙載子接面晶體管。
7.根據(jù)權(quán)利要求4所述的制造方法，其特征在于，該第一非相變化材料層的材料選自銅、鋁、鉑及金組成的群組。
8.根據(jù)權(quán)利要求4所述的制造方法，其特征在于，該第二非相變化材料層的材料包含有鈦、鎢、氮化鈦、氮化鉭、鈦鎢、鈦鋁、氮化鎢鈦、氮化鋁鈦、多晶硅、碳、碳化硅、鉭、氧化鉭硅、鎢化鉭、TiAlNx、氮化鍺或氧化鉭。
9.一種間側(cè)壁電極側(cè)接式相變化存儲(chǔ)器，其特征在于，包括有一第一絕緣介電層；一第一非相變化材料層，形成于該第一絕緣介電層上方，且包含貫穿該第一非相變化材料層的一通道；數(shù)個(gè)第二非相變化材料層，形成于該第一非相變化材料層的該通道的兩側(cè)壁，其中該第二非相變化材料層的電阻率大于該第一非相變化材料層的電阻率；一相變化材料層，形成于該等第二非相變化材料層之間；一第二絕緣介電層，形成于該第一非相變化材料層、第二非相變化材料層與該相變化材料層上方，且包含貫穿該第二絕緣介電層的一通道；及一電性插塞，形成于該第二絕緣介電層的該通道。
10.根據(jù)權(quán)利要求9所述的相變化存儲(chǔ)器，其特征在于，該第一非相變化材料層的材料選自銅、鋁、鉑及金組成的群組。
11.根據(jù)權(quán)利要求9所述的相變化存儲(chǔ)器，其特征在于，該第二非相變化材料層之材料包含有鈦、鎢、氮化鈦、氮化鉭、鈦鎢、鈦鋁、氮化鎢鈦、氮化鋁鈦、多晶硅、碳、碳化硅、鉭、氧化鉭硅、鎢化鉭、TiAlNx、氮化鍺或氧化鉭。
12.一種間隙壁電極側(cè)接式相變化存儲(chǔ)器，其特征在于，包括有一半導(dǎo)體組件；一絕緣介電材料層，形成于該半導(dǎo)體組件上方，且包含有貫穿該絕緣介電層的數(shù)個(gè)金屬拴塞；一接地接墊與一電性接墊，分別連接該金屬拴塞；一第一絕緣介電層，形成于該絕緣介電材料層、該接地接墊及該電性接墊上方，且包含連接該電性接墊且貫穿該第一絕緣介電層的該金屬拴塞；一第一非相變化材料層，形成于該第一絕緣介電層上方，且包含貫穿該第一非相變化材料層的一通道；數(shù)個(gè)第二非相變化材料層，形成于該第一非相變化材料層的該通道的兩側(cè)壁，其中該第二非相變化材料層的電阻率大于該第一非相變化材料層的電阻率；一相變化材料層，形成于該等第二非相變化材料層之間；一第二絕緣介電層，形成于該第一非相變化材料層、第二非相變化材料層與該相變化材料層上方，且包含貫穿該第二絕緣介電層的一通道；及一電性插塞，形成于該第二絕緣介電層的該通道。
13.根據(jù)權(quán)利要求12所述的相變化存儲(chǔ)器，其特征在于，該該半導(dǎo)體組件可為一金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管。
14.根據(jù)權(quán)利要求12所述的相變化存儲(chǔ)器，其特征在于，該半導(dǎo)體組件可為一雙載子接面晶體管。
15.根據(jù)權(quán)利要求12所述的相變化存儲(chǔ)器，其特征在于，該第一非相變化材料層的材料選自銅、鋁、鉑及金組成的群組。
16.根據(jù)權(quán)利要求12所述的相變化存儲(chǔ)器，其特征在于，該第二非相變化材料層的材料包含有鈦、鎢、氮化鈦、氮化鉭、鈦鎢、鈦鋁、氮化鎢鈦、氮化鋁鈦、多晶硅、碳、碳化硅、鉭、氧化鉭硅、鎢化鉭、TiAlNx、氮化鍺或氧化鉭。
全文摘要
本發(fā)明公開了一種間隙壁電極側(cè)接式相變化存儲(chǔ)器及其制造方法，主要采用較低電阻率的導(dǎo)線電極結(jié)合較高電阻率的間隙壁電極，且將相變化材料層形成于間隙壁電極之間，因此可降低相變化材料層與間隙壁電極的接觸面積并縮小相變化材料的體積，進(jìn)而減少相變化存儲(chǔ)器的操作電流與功率損耗。
文檔編號(hào)H01L21/70GK1988200SQ200510132710
公開日2007年6月27日 申請(qǐng)日期2005年12月20日 優(yōu)先權(quán)日2005年12月20日
發(fā)明者趙得勝, 王文翰, 李敏鴻, 許宏輝, 李乾銘, 卓言, 陳頤承, 陳維恕 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院