專利名稱：半導體存儲器的制作方法
技術領域：
本發(fā)明涉及半導體存儲器，特別是涉及具有非易失性存儲元件的半導體存儲器。
背景技術：
在半導體存儲器中，為了存儲使用于不良存儲器單元的補救或動作模式的設定等的數(shù)據(jù)，對非易失性存儲元件進行編程。例如在存儲器的冗余短路中，為了存儲存儲器單元陣列的不良地址，使用熔斷器元件作為編程的非易失性存儲元件。
例如金屬構成的熔斷器元件，根據(jù)金屬是否被切斷存儲信息(數(shù)據(jù)“0”和“1”)。作為將該熔斷器元件編程的方式，利用激光使熔斷器元件汽化、不導通，以此進行編程的激光熔斷器方式是主流。為了可靠地使用這種激光熔斷器方式切斷熔斷器元件，必須以充分的能量對熔斷器元件進行激光照射。
但是，近年來，隨著半導體存儲器的集成度的提高，使用于半導體裝置的晶體管的尺寸也在縮小。具備尺寸縮小的晶體管的半導體裝置中，利用激光切斷熔斷器元件時，連接在熔斷器元件的晶體管或配置在熔斷器元件附近的晶體管的氧化膜和擴散層收到切斷熔斷器元件時的能量的破壞。因此存在具備非易失性存儲器元件的半導體存儲器不能夠?qū)崿F(xiàn)作為ROM的功能的問題。
又，作為這種相關技術，能夠以大能量對熔斷器元件進行編程的裝置已經(jīng)公開(參照日本特開2004-111959號公報)。

發(fā)明內(nèi)容
本發(fā)明一個方面的半導體存儲器，具備具有第1端子和第2端子，并根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件、連接在第1端子上的電阻元件、傳輸所述信息的節(jié)點、以及設置在所述電阻元件與所述節(jié)點之間，并且將所述信息設定在所述節(jié)點的晶體管。
本發(fā)明另一方面的半導體存儲器，具備具有第1端子和第2端子，并根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件、傳輸所述信息的節(jié)點、設置在基板內(nèi)的半導體區(qū)域、以及設置在所述第1端子與所述節(jié)點之間，并且將所述信息設定在所述節(jié)點，而且包含設置在所述半導體區(qū)域上的柵極絕緣膜、在所述柵極絕緣膜上設置的第1柵極、以及在所述半導體區(qū)域內(nèi)設置的第1源極區(qū)域和第1漏極區(qū)域，第1源極區(qū)域通過第1接觸插頭連接在所述第1端子，所述第1漏極區(qū)域通過所述第2接觸插頭連接在所述節(jié)點的第1晶體管，所述第1柵極與所述第1接觸插頭之間的第1距離，設定為使所述第1柵極絕緣膜不被因所述激光而發(fā)生的電荷所破壞的距離。
本發(fā)明又一方面的半導體存儲器，具備具有第1端子和第2端子，并根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件、傳輸所述信息的節(jié)點、設置在基板內(nèi)的半導體區(qū)域、以及設置在所述第1端子與所述節(jié)點之間，并且將所述信息設定在所述節(jié)點，而且包含設置在所述半導體區(qū)域上的柵極絕緣膜、在所述柵極絕緣膜上設置的柵極、以及在所述半導體區(qū)域內(nèi)設置的源極區(qū)域和漏極區(qū)域的第1晶體管，所述柵極絕緣膜具有不被因所述激光而發(fā)生的電荷所破壞的第1膜厚。


圖1是表示本發(fā)明第1實施形態(tài)的半導體存儲器的結構的電路圖。
圖2是表示圖1所示的半導體存儲器的動作的時序圖。
圖3是表示圖1所示的半導體存儲器的主要部分的結構的配置圖。
圖4是沿圖3所示的IV-IV線的剖視圖。
圖5是沿圖3所示的V-V線的剖視圖。
圖6是利用激光切斷圖1所示的熔斷器元件1的情況下的半導體存儲器的等效電路圖。
圖7是表示本發(fā)明第2實施形態(tài)的半導體存儲器的結構的電路圖。
圖8是表示圖7所示的半導體存儲器的動作的時序圖。
圖9是表示圖7所示的半導體存儲器的主要部分的結構的配置圖。
圖10是沿圖9所示的X-X線的剖視圖。
圖11是沿圖9所示的XI-XI線的剖視圖。
圖12是利用激光切斷圖7所示的熔斷器元件1的情況下的半導體存儲器的等效電路圖。
圖13是表示本發(fā)明第3實施形態(tài)的半導體存儲器的結構的電路圖。
圖14是表示圖13所示的半導體存儲器的主要部分的結構的配置圖。
圖15是沿圖14所示的XV-XV線的剖視圖。
圖16是表示第3實施形態(tài)的另一例子的半導體存儲器的主要部分的結構的電路圖。
圖17是表示本發(fā)明第4實施形態(tài)的半導體存儲器的結構的等效電路圖。
圖18是表示圖17所示的半導體存儲器的主要部分的結構的配置圖。
圖19是表示第4實施形態(tài)的另一例子的半導體存儲器的主要部分的結構的電路圖。
圖20是表示本發(fā)明第5實施形態(tài)的半導體存儲器的結構的電路圖。
圖21是表示圖20所示的N道MOS晶體管60的結構的配置圖。
圖22是柵極-接觸插頭之間的距離L與屈服點(yield)的關系曲線。
圖23距離與晶體管60的其他數(shù)值之比。
圖24是表示本發(fā)明第6實施形態(tài)的N道MOS晶體管70的結構的剖視圖。
圖25是表示構成鎖存電路的N道MOS晶體管75的結構的剖視圖。
最佳實施方式下面，參照附圖來描述本發(fā)明的各個實施例。請注意對于圖中將相同或相似的部件和元件，使用相同或相似的標號，并將省略或簡化關于相同或相似部件和元件的描述。
實施形態(tài)1圖1是表示本發(fā)明第1實施形態(tài)的半導體存儲器的結構的電路圖。在P道MOS晶體管3的柵極上輸入預先充電(precharge)信號PRC。晶體管3的源極連接在電源電位VDD。晶體管3的漏極連接在節(jié)點S。
晶體管3是為了對節(jié)點S進行預先充電而設置的。一旦預先充電信號PRC被激活(低電平(接地電位VSS))，晶體管3就將節(jié)點S預先充電到高電平(電源電位VDD)。
在N道MOS晶體管2的柵極上輸入設定信號SET。晶體管2的漏極連接在節(jié)點S。晶體管2的源極連接在熔斷器元件的一個端子上。熔斷器元件1的另一端子連接在接地電位VSS上。又，熔斷器元件1的一個端子連接在二極管9的陽極上。二極管9的陰極連接在電源電位VDD。
熔斷器元件1利用能夠利用激光熔斷的材料(例如金屬)構成。熔斷器元件1進行信息(數(shù)據(jù)“0”和“1”)存儲。具體地說，通過對熔斷器元件1照射激光，使熔斷器元件1汽化，使其不導通。借助于此，熔斷器元件1存儲數(shù)據(jù)“0”。在不切斷的情況下，熔斷器元件1存儲數(shù)據(jù)“1”。
晶體管2是為了將熔斷器元件1的信息設定在節(jié)點S而設置的。晶體管2在設定信號SEET被激活(高電平)時，將熔斷器元件1的信息設定在節(jié)點S。
節(jié)點S連接在逆變器電路7的輸入端子上。逆變器電路7的輸出端子連接在P道MOS晶體管6的柵極和N道MOS晶體管5的柵極上。晶體管6的源極連接在電源電位VDD。晶體管6與晶體管5的漏極分別連接在節(jié)點S。
逆變器電路7與晶體管5、6構成鎖存電路。因此即使是預先充電信號PRC與設定信號SET為非激活狀態(tài)，鎖存電路也起著固定節(jié)點S的信息的作用。
晶體管5的源極連接在M道MOS晶體管4的漏極。晶體管4的柵極上輸入預先充電信號PRC。晶體管4的源極連接在接地電位VSS。
晶體管4是為了減少節(jié)點S來的漏電流而設置的。晶體管4在預先充電信號PRC被激活，節(jié)點S保持于高電平期間使晶體管5無效。借助于此，能夠減小節(jié)點S來的漏電流。逆變器電路7的「the」輸出端子連接在逆變器電路8的輸入端子上。逆變器電路8將輸出信號OUT輸出。還有，P道MOS晶體管的反饋偏壓連接在電源電位VDD(未圖示)。又，N道MOS晶體管的反饋偏壓連接在接地電位VSS。
圖2是表示圖1所示的半導體存儲器的動作的時序圖。初始狀態(tài)是預先充電信號PRC被激活(高電平)，而且，設定信號SET未被激活(低電平)。這時，節(jié)點S由于晶體管3導通而處于高電平。
其后，預先充電信號PRC不被激活(高電平)。這時節(jié)點S上沒有變化。其后，設定信號SET被激活(高電平)。如果熔斷器元件1處于被切斷狀態(tài)，則晶體管2導通，但是，沒有連接在接地電位VSS的通路，晶體管2的源極與高電阻連接在接地電位VSS。這時，晶體管6導通，因此節(jié)點S保持高電位。
另一方面，如果熔斷器元件1處于切斷狀態(tài)，則節(jié)點S通過晶體管2和熔斷器元件1連接在節(jié)點電位VSS。如果預先將該通路的電阻設計得低，則優(yōu)于晶體管6，節(jié)點S被拉到低電位。這樣，在熔斷器元件1被切斷的情況下，節(jié)點S及輸出信號OUT為高電平。在熔斷器元件1未被切斷的情況下，節(jié)點S及輸出信號OUT為低電平。借助于此，圖1所示的半導體存儲器能夠?qū)崿F(xiàn)作為ROM的功能。
圖3是表示圖1所示的半導體存儲器的主要部分(熔斷器元件1和晶體管2以及二極管9)的構成的配置圖。圖4是沿著圖3所示的IV-IV線的剖視圖。圖5是沿著圖3所示的V-V線的剖視圖。
在半導體基板11上設置有使低濃度P型雜質(zhì)擴散形成的P型勢阱12和使低濃度的N型雜質(zhì)擴散形成的N型勢阱13。P型勢阱中設有N道MOS晶體管2。
具體地說，在P型勢阱12上隔著柵極絕緣膜2B設置柵極2A。柵極絕緣膜2B利用例如二氧化硅構成。柵極2A兩側的P型勢阱12內(nèi)分別設置注入高濃度的N型雜質(zhì)的N+型擴散區(qū)域2C(漏極區(qū)域)、2D(源極區(qū)域)。
柵極2A通過接觸插頭14C連接在金屬層15A，在金屬層15A輸入預先充電信號TRC。N+型擴散區(qū)域2C通過接觸插頭14A連接在金屬層15B。金屬層15B連接在節(jié)點S。
N+型擴散區(qū)域2D通過接觸插頭14B連接在金屬層15C。金屬層15C的一個端部通過接觸插頭14D連接在熔斷器元件1。熔斷器元件1通過對其寬度狹窄的部分照射激光能夠?qū)⑵淝袛唷?br> 熔斷器元件1通過接觸插頭14E連接在金屬層15D。P型勢阱12內(nèi)設置被注入高濃度P型雜質(zhì)的P+型擴散區(qū)域16。P+型擴散區(qū)域16通過接觸插頭14F連接在金屬層15D。
在金屬層15C的另一端部連接二極管9。具體地說，在N型勢阱13內(nèi)設置被注入高濃度P型雜質(zhì)的P+型擴散區(qū)域9A。P+型擴散區(qū)域9A通過接觸插頭14G連接在金屬層15C。如圖3所示，構成二極管9的P+型擴散區(qū)域9A與構成具備半導體裝置的P道MOS晶體管的P+型擴散區(qū)域分開另行新設置。
又，如上所述，P道MOS晶體管的反饋偏壓連接在電源電位VDD。又，N道MOS晶體管的反饋偏壓連接在接地電位VSS。也就是說，對形成于半導體基板11的P型勢阱提供接地電位VSS。對形成于半導體基板11上的N型勢阱提供電源電位VDD。同樣，對構成二極管9的N型勢阱13提供電源電位VDD。
下面對利用激光切斷熔斷器元件1的情況下的半導體存儲器的動作進行說明。圖6是利用激光切斷熔斷器元件1的情況下的半導體存儲器的等效電路圖。
圖6所示的二極管10等效表示N道MOS晶體管2的PN結、即N+型擴散區(qū)域2D和P型勢阱12構成的二極管。利用激光修復裝置進行的激光照射在半導體存儲器上沒有連接電源(電源電位VDD和接地電位VSS等)的情況下進行，因此，各電源節(jié)點為具有芯片內(nèi)部的電容量的浮動狀態(tài)(FLT)，但是，由于勢阱的面積大，因此與大致接地狀態(tài)沒有區(qū)別。
如上所述，二極管9利用P+型擴散區(qū)域9A和N型勢阱13構成。也就是說，二極管9是對熔斷器元件1正向連接的二極管。因此在利用激光切斷熔斷器元件1時，熔斷器元件1上發(fā)生的正電荷能夠向N型勢阱13逃逸。借助于此，能夠防止正電荷流入晶體管2，因此能夠防止晶體管2具有的PN結以及絕緣膜受到破壞。
又，二極管10是與熔斷器元件1逆向連接的二極管。因此，在利用激光切斷熔斷器元件1時，熔斷器元件1上發(fā)生的負電荷能夠向P型勢阱12逃逸。借助于此，能夠防止負電荷流入晶體管2，因此能夠防止晶體管2具有的PN節(jié)和絕緣膜受到破壞。
如上所述，在本實施形態(tài)中，將利用P+型擴散區(qū)域9A和N型勢阱13構成的二極管9連接在熔斷器元件1。而且，構成二極管9的P+型擴散區(qū)域9A獨立于構成半導體存儲器具備的P道MOS晶體管的P+型擴散區(qū)域另行新設置。
因此，采用本實施形態(tài)能夠防止利用激光切斷熔斷器元件1時產(chǎn)生的正電荷破壞連接在熔斷器元件1的N道MOS晶體管2。
又，通過將N道MOS晶體管2連接在熔斷器元件1，能夠防止利用激光切斷熔斷器元件1時產(chǎn)生的負電荷破壞N道MOS晶體管2。
還有，在本實施形態(tài)中，半導體存儲器具備的晶體管以MOS晶體管為例進行說明。但是并不限于此，用雙極晶體管也同樣能夠?qū)嵤?。也就是說，即使將MOS晶體管置換為NPN晶體管，將P道MOS晶體管置換為PNP晶體管，也能夠得到與本實施形態(tài)相同的效果。下述各實施形態(tài)也相同。
實施形態(tài)2第2實施形態(tài)是構成半導體存儲器，以防止連接在熔斷器元件1的P道MOS晶體管受到破壞的實施形態(tài)。
圖7是表示本發(fā)明第2實施形態(tài)的半導體存儲器的結構的電路圖。熔斷器元件1的一邊的端子連接在電源電位VDD。熔斷器元件1連接在P道MOS晶體管21的源極。
在晶體管21的柵極上輸入設定信號SET。晶體管21的漏極連接在節(jié)點S。N道MOS晶體管22的柵極上輸入預先充電信號PRC。晶體管22的漏極連接在節(jié)點S。晶體管22的源極連接在接地電位VSS。
又，熔斷器元件1的另一端子連接在二極管20的陰極。二極管20的陽極連接在接地電位VSS。
晶體管22是為了對節(jié)點S預先充電而設置的。晶體管22一旦預先充電信號PRC被激活(高電平)，就將節(jié)點S預充電到低電平。
熔斷器元件1進行信息(數(shù)據(jù)“0”和數(shù)據(jù)“1”)的存儲。具體地說，通過對熔斷器元件1照射激光，使熔斷器元件1汽化，使其不導通。借助于此，熔斷器元件1存儲數(shù)據(jù)“1”。在不切斷的情況下，熔斷器元件1存儲數(shù)據(jù)“0”。
晶體管22是為了對節(jié)點S設定熔斷器元件1的信息而設置的。晶體管22一旦設定信號SET被激活(低電平)，就將熔斷器元件1的信息設定在節(jié)點S。
節(jié)點S連接在鎖存電路(包含逆變器電路7、P道MOS晶體管6和N道MOS晶體管5)。鎖存電路的輸出端子連接在逆變器電路8的輸入端子。逆變器電路8將輸出信號OUT輸出。還有，P道MOS晶體管的反饋偏壓連接在電源電位VDD(未圖示)。又，N道MOS晶體管的反饋偏壓連接在接地電位VSS。
圖8是表示圖7所示的半導體存儲器的動作的時序圖。初始狀態(tài)下預先充電信號PRC被激活(高電平)，而且，設定信號SET不被激活(高電平)。這時，節(jié)點S由于晶體管22導通而處于低電平。
其后，預充電信號PRC不被激活(低電平)。這時，節(jié)點S不變。其后，設定信號SET被激活(高電平)。如果熔斷器元件1被切斷，則晶體管21導通連接在電源電位VDD的通路不存在，晶體管21的源極以高電阻連接在電源電位VDD。這時，由于晶體管5導通，節(jié)點S保持低電平。
另一方面，如果熔斷器元件1沒有被切斷，則節(jié)點S通過晶體管21和熔斷器元件1連接在電源電位VDD。如果預先將該通路的電阻設定得低，則勝過晶體管5，節(jié)點S變?yōu)楦唠娢弧＿@樣，在熔斷器元件1被切斷的情況下，節(jié)點S和輸出信號OUT處于低電平。在熔斷器元件1沒有被切斷的情況下，節(jié)點S和輸出信號OUT處于高電平。借助于此，圖1所示的半導體裝置能夠?qū)崿F(xiàn)作為ROM的功能。
圖9是表示圖7所示的半導體存儲器的主要部分(熔斷器元件1和晶體管21以及二極管20)的結構的配置圖。圖10是沿圖9所示的X-X線的剖視圖。圖11是沿圖9所示的XI-XI線的剖視圖。
半導體基板31上設置低濃度的N型雜質(zhì)擴散形成的N型勢阱32和低濃度的P型雜質(zhì)擴散形成的P型勢阱33。N型勢阱32上設置P道MOS晶體管21。具體地說，N型勢阱32上隔著柵極絕緣膜21B設置柵極21A。柵極21A兩側的N型勢阱32內(nèi)設置注入高濃度的P型雜質(zhì)的P+型擴散區(qū)域21C(漏極區(qū)域)、21D(源極區(qū)域)。
柵極21A通過接觸插頭14C連接在金屬層15A。對金屬層15A輸入設定信號SET。P+型擴散區(qū)域21C通過接觸插頭14A連接在金屬層15B。金屬層15B連接在節(jié)點S。
P+型擴散區(qū)域21D通過接觸插頭14B連接在金屬層15C。金屬層15C的一個端部通過接觸插頭14D連接在熔斷器元件1。熔斷器元件1通過接觸插頭14E連接在金屬層15D。N型勢阱32內(nèi)設置注入高濃度N型雜質(zhì)的N+型擴散區(qū)域34。N+型擴散區(qū)域34通過接觸插頭14F連接在金屬層15D。
金屬層15C的另一端部上連接二極管20。具體地說，P型勢阱33內(nèi)設置注入高濃度N型雜質(zhì)的N+型擴散區(qū)域20A。N+型擴散區(qū)域20A通過接觸插頭14G連接在金屬層15C。如圖9所示，構成二極管20的N+型擴散區(qū)域20A與構成具備半導體存儲器的N道MOS晶體管的N+型擴散區(qū)域分開另行新設置。
下面，對利用激光切斷熔斷器元件1的情況下的半導體存儲器的動作進行說明。圖12是利用激光切斷熔斷器元件1的情況下的半導體存儲器的等效電路圖。還有，圖12表示圖7所示的半導體存儲器的主要部分。
二極管23等效表示P道MOS晶體管21的PN結、即P+型擴散區(qū)域21D和N型勢阱32構成的二極管。激光修復裝置進行的激光照射在半導體存儲器上不連接電源的情況下進行。因此電源節(jié)點處于具有芯片內(nèi)部的電容量的浮動狀態(tài)(FLT)，而由于勢阱的面積大與大致接地的狀態(tài)沒有不同。
如上所述，二極管20利用N+型擴散區(qū)域20A與P型勢阱33構成。也就是說，二極管20是相對于熔斷器元件1逆向連接的二極管。因此在利用激光切斷熔斷器元件1時，能夠使熔斷器元件1上發(fā)生的負電荷逃向P型勢阱。借助于此，可以防止負電荷流入晶體管21。能夠防止具有晶體管21的PN結和絕緣膜受到破壞。
又，二極管23是相對于熔斷器元件1正向連接的二極管。因此，在利用激光切斷熔斷器元件1時，能夠使熔斷器元件1上發(fā)生的正電荷逃入N型勢阱32。借助于此，能夠防止正電荷流入晶體管21，能夠防止具有晶體管21的PN結和絕緣膜受到破壞。
如上面所詳細敘述，如果采用本實施形態(tài)，能夠防止利用激光切斷熔斷器元件1時產(chǎn)生的負電荷對連接在熔斷器元件1的P道MOS晶體管21的破壞。
還有，通過將P道MOS晶體管21連接在熔斷器元件1，能夠防止利用激光切斷熔斷器元件1時產(chǎn)生的正電荷破壞P道MOS晶體管21。
實施形態(tài)3第3實施形態(tài)是通過在熔斷器元件1與晶體管之間連接用擴散層形成的電阻元件防止進行激光照射時晶體管受到破壞的實施形態(tài)。
圖13是表示本發(fā)明實施形態(tài)3的半導體存儲器的主要部分的結構的電路圖。
P道MOS晶體管3的柵極上輸入預先充電信號TRC。晶體管3的源極連接在電源電位VDD。晶體管3的漏極連接在節(jié)點S。
N道MOS晶體管2的柵極上輸入設定信號SET。晶體管2的漏極連接在節(jié)點X。晶體管2的源極與熔斷器元件1的一個端子之間連接電阻元件40。熔斷器元件1的另一端子連接在接地電位VSS。連接在節(jié)點S的鎖存電路等的結構與第1實施形態(tài)相同。
圖14是表示圖13所示的半導體存儲器(熔斷器元件1和晶體管2以及電阻元件40)的結構的配置圖。圖15是沿圖14所示的XV-XV的剖視圖。
半導體基板11上設置低濃度P型雜質(zhì)擴散形成的P型勢阱12。P型勢阱12上設置低濃度N型雜質(zhì)擴散形成的N型勢阱41。N型勢阱41內(nèi)設置注入高濃度N型雜質(zhì)的兩個N+型擴散區(qū)域42、43。
N+型擴散區(qū)域42通過接觸插頭44連接在金屬層45。金屬層45通過接觸插頭14B連接在N+型擴散區(qū)域2D。N+型擴散區(qū)域43通過接觸插頭46連接在金屬層47。金屬層47通過接觸插頭14D連接在熔斷器元件1。
在這樣構成的半導體存儲器中，熔斷器元件1與N道MOS晶體管2的源極區(qū)域通過N型勢阱41連接。又，N型勢阱41在P型勢阱12上孤立形成。也就是說，在N型勢阱41上不連接電源。
圖13所示的電阻元件40與圖14所示的N型勢阱41對應。也就是說，N型勢阱41作為電阻元件起作用。借助于此，能夠使利用激光切斷熔斷器元件1時產(chǎn)生的負電荷通過N型勢阱41逃向P型勢阱12。因此能夠防止負電荷對N道MOS晶體管2的破壞。
又，能夠使利用激光切斷熔斷器元件1時產(chǎn)生的熱量同半導體基板11傳出。因此能夠防止熱量對N道MOS晶體管2的破壞。
還有，在本實施形態(tài)中，作為電阻元件40使用在P型勢阱12上形成的N型勢阱41。但是，并不限于此，也可以將形成于P型勢阱12的N型擴散區(qū)域作為電阻元件40使用。
但是，本實施形態(tài)也可以適用于P道MOS晶體管的保護。也就是說，連接在熔斷器元件1的晶體管是P道MOS晶體管的情況下，在熔斷器元件1與P道MOS晶體管的元件之間配置P型勢阱形成的電阻元件。
借助于此，可以使利用激光切斷熔斷器元件1時產(chǎn)生的正電荷通過P型勢阱逃離。因此，能夠防止正電荷對P道MOS晶體管產(chǎn)生破壞。
還有，也可以將第3實施形態(tài)與第1實施形態(tài)加以組合。圖16是表示第3實施形態(tài)的另一例半導體存儲器的主要部分的結構的電路圖。在晶體管2的源極上連接著二極管9的陽極。二極管9的陰極連接在電源電位VDD。
二極管9利用P+型擴散區(qū)域9A與N型勢阱13形成(參照第1實施形態(tài))。也就是說，二極管9相對于晶體管2的源極正向連接。因此，在利用激光切斷熔斷器元件時能夠使熔斷器元件1上發(fā)生的正電荷逃到N型勢阱13。
這樣，可以利用電阻元件40使熱逃離，還可以利用二極管9使正電荷逃離，因此能夠更好防止具有晶體管2的PN結和絕緣膜受到破壞。
還有，二極管9的陽極也可以連接在熔斷器元件4與電阻元件40之間。即使是這樣構成的情況下也能夠得到同樣效果。
又，當然也可以將第3實施形態(tài)與第2實施形態(tài)加以組合。在這種情況下，可以通過改變構成電阻元件40的半導體區(qū)域的導電型實施。
實施形態(tài)4第4實施形態(tài)是在熔斷器元件1與N道MOS晶體管2之間附加配線電阻和配線電容以保護N道MOS晶體管2的實施形態(tài)。
圖17是表示本發(fā)明第4實施形態(tài)的半導體存儲器的主要部分的結構的等效電路。在N道MOS晶體管2的源極與熔斷器元件1的一個端子之間連接電阻元件50。又在N道MOS晶體管2的源極與接地電位VSS之間設置電容器51。其結構與第1實施形態(tài)相同。
圖18是表示圖17所示的半導體存儲器(熔斷器元件1、電阻元件50、以及電容器51)的結構的配置圖。在熔斷器元件1上通過接觸插頭14D連接配線部52。
配線部52為了加大配線電阻采用加長而且蜿蜒的結構。各蜿蜒的配線部52之間，為了對配線部52附加配線電容設置金屬配線53A～53C。金屬配線53A～53C連接在例如接地電位VSS。通過這樣構成能夠在配線部52上附加配線電容。還有，提供給金屬配線53A～53C的電源不限于接地電位VSS，只要是能夠?qū)ε渚€部52附加配線電容的電位(即與配線部52的電位不同的電位)即可。
配線部52的一個端部通過接觸插頭54連接在金屬層55。金屬層55連接在N道MOS晶體管2的源極(未圖示)。
配線部52的配線電阻對應于圖17所示的電阻元件50。配線部52的配線電容對應于圖17所示的電容51。
這樣構成的半導體存儲器中，通過在熔斷器元件1與N道MOS晶體管之間設置電阻元件50，能夠抑制利用激光切斷熔斷器元件1時產(chǎn)生的熱量向N道MOS晶體管2的傳遞。因此能夠防止熱量對N道MOS晶體管的破壞。
又，通過對配線部52附加配線電容，在利用激光切斷熔斷器元件1的情況下，即使是在熔斷器1上積累電荷，也能夠抑制N道MOS晶體管2的源極電位的上升。借助于此，能夠防止在利用激光熔化熔斷器元件時的電荷對N道MOS晶體管2的破壞。
還有，即使連接在熔斷器元件1的晶體管是P道MOS晶體管，也可以使用本實施形態(tài)。
又，在本實施形態(tài)中，附加于配線部52的配線電容越大，晶體管的耐破壞性越高。但是，如果配線電容過大，則半導體存儲器的動作可能受到影響。在這種情況下，在晶體管2與晶體管3的連接節(jié)點上附加一端開放的配線電容。借助于此，能夠使半導體存儲器的動作穩(wěn)定。
還有，也可以將第4實施形態(tài)與第1實施形態(tài)加以組合。圖19是表示第4實施形態(tài)的另一例半導體存儲器的主要部分的結構的電路圖。在晶體管2的源極上連接二極管9的陽極。二極管9的陰極連接在電源電位VDD。
利用這樣的構成，能夠利用電阻元件50使熱逃離，而且能夠利用二極管9使正電荷逃離，因此更加能夠防止晶體管2具有的PN結和絕緣膜受到破壞。
還有，二極管9的陽極也可以連接在熔斷器元件1與電阻元件50之間。這樣構成情況下也能夠得到相同第效果。當然也可以將第4實施形態(tài)與第2實施形態(tài)加以組合。
實施形態(tài)5第5實施形態(tài)是通過使連接熔斷器元件1與晶體管的擴散層的接觸插頭與晶體管的柵極之間保持距離以保護柵極絕緣膜的實施形態(tài)。
圖20是表示本發(fā)明第5實施形態(tài)的半導體存儲器的結構的電路圖。N道MOS晶體管60的源極連接在熔斷器元件1的一個端子上。晶體管60的柵極上輸入設定信號SET。晶體管60的漏極連接在P道MOS晶體管3的漏極。其他結構與第1實施形態(tài)相同。
圖21是表示圖20所示的N道MOS晶體管60的結構的配置圖。在半導體基板11上設置低濃度P型雜質(zhì)擴散形成的P道MOS晶體管12(未圖示)。
P道MOS晶體管12上設置N道MOS晶體管60。具體地說，在P型勢阱12上隔著柵極絕緣膜61設置柵極62。在P型勢阱12內(nèi)，在柵極62兩側分別設置注入高濃度N型雜質(zhì)的N+型擴散區(qū)域63(漏極區(qū)域)、64(源極區(qū)域)。
N+型擴散區(qū)域63通過接觸插頭65連接在金屬層66。金屬層66連接在節(jié)點S。N+型擴散區(qū)域64通過接觸插頭67連接在金屬層68。金屬層68連接在熔斷器元件1。
柵極62與接觸插頭67之間的距離L比柵極62與接觸插頭65之間的距離M大。還有，在半導體基板11上除了晶體管60以外，也設置其他多個晶體管(構成鎖存電路的晶體管等)。作為具有該晶體管的源極區(qū)域或漏極區(qū)域的擴散區(qū)域上連接的接觸插頭與柵極之間的距離等于柵極62與接觸插頭65之間的距離M。
也就是說，距離M是晶體管特性在該半導體存儲器的面積、制造工藝、源極電路動作的關系中最合的值。而且，在本實施形態(tài)中，有意將連接在熔斷器元件1的接觸插頭67與柵極62之間的距離加大。
例如距離M根據(jù)這一代的設計規(guī)則決定，該設計規(guī)則根據(jù)起因于制造工藝(具體地說是曝光裝置的精度)的柵極的最小加工尺寸決定。
以下，根據(jù)作為一個例子做成的半導體存儲器進行說明。在該例子中，柵極長度為0.04微米左右，結束插頭的尺寸(縱向與橫向的長度)為0.09微米左右，有效柵極氧化膜厚度為1nm左右，距離M為0.08微米左右。這些數(shù)值根據(jù)設計規(guī)則上的最小加工尺寸決定。也就是說，具有上述尺寸的晶體管能夠?qū)崿F(xiàn)微細化。而且具有所希望的工作特性。
圖22是表示柵極接觸插頭之間的距離L與屈服點(yield)的關系曲線。橫軸表示距離L(微米)，縱軸表示屈服點(％)。取樣數(shù)目為300個。又，圖22表示利用激光修復裝置進行照射的激光的能量E改變的情況下(E＝1μJ、1.5μJ、2μJ)的三條曲線。
圖23表示距離L與晶體管60的其他數(shù)值之比。圖23中表示距離L與距離M、接觸插頭的尺寸(接觸尺寸)、柵極長度、以及有效柵極氧化膜厚(Tox)之比。
如圖22所示，能量E等于1.0μJ的情況下，在距離L為0.18微米以上時成品率為100％。也就是說，即使是用激光切斷熔斷器元件1，晶體管60也完全不受破壞。因此能夠批量生成使用半導體存儲器。距離L的條件用圖23所示的比表示時結果如下。
(1-1)距離M的2.5倍以上(1-2)接觸插頭的尺寸的兩倍以上(1-3)柵極長度的4.5倍以上(1-4)有效柵極氧化膜厚度的180倍以上但是也要考慮由于熔斷器元件的狀態(tài)和激光修復裝置的誤差等原因，能夠切斷的能量可能發(fā)生變化。因此考慮激光的能量發(fā)生變動的情況時，在能量E＝1.5μJ的情況下(也就是余量(margin)為0.5μJ)，距離L用0.48微米以上時成品率為100％。在這種情況下的L的條件如下所述。
(2-1)距離M的6倍以上(2-2)接觸插頭的尺寸的5.5倍以上(2-3)柵極長度的12倍以上(2-4)有效柵極氧化膜厚的480倍以上這樣形成晶體管60，能夠緩和因激光照射熔斷器元件1時發(fā)生的電荷而產(chǎn)生的電場集中于柵極絕緣膜61的情況。借助于此，能夠防止柵極絕緣膜61受到破壞。
還有，也可以將本第5實施形態(tài)與其他實施形態(tài)加以組合。
實施形態(tài)6第6實施形態(tài)是通過將連接在熔斷器元件1的N道MOS晶體管70的柵極絕緣膜厚度加厚，能夠防止激光照射熔斷器元件1時發(fā)生的電荷對柵極絕緣膜造成破壞的實施形態(tài)。
本實施形態(tài)的半導體存儲器的電路圖除了第5實施形態(tài)所示的晶體管60被改為晶體管70以外，與上述圖20相同。因此本實施形態(tài)的半導體存儲器的電路圖的圖示省略。
圖24是表示本發(fā)明第6實施形態(tài)的N道MOS晶體管70的結構的剖視圖。半導體基板11上設置低濃度P型雜質(zhì)擴散形成的P型勢阱12。P型勢阱12上設置N道MOS晶體管70。
具體地說，在P型勢阱12上設置柵極絕緣膜71。柵極絕緣膜71利用例如二氧化硅構成。在柵極絕緣膜71上設置柵極72。柵極72兩側的P型勢阱12內(nèi)分別設置注入高濃度N型雜質(zhì)的N+型擴散區(qū)域73(漏極區(qū)域)、74(源極區(qū)域)。
對柵極72提供設定信號SET。N+型擴散區(qū)域73連接在P道MOS晶體管3的漏極。N+型擴散區(qū)域74連接在熔斷器元件1。
又，在半導體基板11上也設置鎖存電路等。圖25是表示構成鎖存電路的N道MOS晶體管75的結構的剖視圖。例如N道MOS晶體管75對應于包含于圖1所示的鎖存電路的N道MOS晶體管5。
P型勢阱12上設置柵極絕緣膜16。在該柵極絕緣膜16上設置柵極77。柵極77的兩側的P型勢阱12內(nèi)分別設置注入高濃度N型雜質(zhì)的N+型擴散區(qū)域78(漏極區(qū)域)、79(源極區(qū)域)。
晶體管75的柵極絕緣膜76具有膜厚O。晶體管通常利用相同制造工序形成。因此在半導體基板11上形成的晶體管中晶體管70以外的晶體管具有與膜厚O大致相同膜厚的柵極絕緣膜。
在這里，晶體管70的柵極絕緣膜71的膜厚N比晶體管75的柵極絕緣膜76的膜厚O厚。柵極絕緣膜71的膜厚N設定為在利用激光照射熔斷器元件1時發(fā)生的電荷引起的浪涌應力不能夠?qū)艠O絕緣膜71造成破壞的厚度。
以下，對作為一個例子做成的半導體存儲器進行說明。在該例子中柵極長度、接觸插頭的尺寸、以及有效柵極氧化膜厚度與第5實施形態(tài)所示例子相同。也就是說，在該例子中膜厚O為1nm左右。
本發(fā)明人等制作使膜厚N在膜厚O的2～5倍范圍內(nèi)變化的半導體存儲器，反復進行熔斷器熔斷試驗。激光的能量為1～1.5μJ左右。其結果是，膜厚N為膜厚O的3倍以上時，成品率為100％。也就是說，即使是用激光切斷熔斷器元件1，晶體管70也完全不受破壞。
如上詳述，采用本實施形態(tài)，能夠提高N道MOS晶體管70的柵極絕緣膜71對照射激光時發(fā)生的電荷產(chǎn)生的浪涌應力的耐壓。因此能夠防止N道MOS晶體管受到破壞。
還有，具有厚柵極絕緣膜的晶體管有必要加長其柵極長度，因此元件面積變大。但是將加厚柵極絕緣膜的晶體管限定于在照射激光時被直接施加浪涌應力的晶體管或其近旁的晶體管，能夠控制芯片面積的增大于比較小的程度。
還有，當然即使連接在熔斷器元件1的晶體管是P道MOS晶體管，也能夠使用本實施形態(tài)。
又可以將第6實施形態(tài)組合于第1～第5實施形態(tài)。
其他的優(yōu)勢和修改將容易聯(lián)想到那些已有技術。因此，發(fā)明的更主要的方面不應被局限于在此所描述的細節(jié)和有代表性的實施例中。從而，不背離附加權利要求所定義的普通發(fā)明概念的精神和范圍，可以做出不同的修改。
權利要求
1.一種半導體存儲器，其特征在于，具備具有第1端子和第2端子，并根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件、連接在第1端子上的電阻元件、傳輸所述信息的節(jié)點、以及設置在所述電阻元件與所述節(jié)點之間，并且將所述信息設定在所述節(jié)點的晶體管。
2.根據(jù)權利要求1所述的半導體存儲器，其特征在于，所述電阻元件由第1配線部構成。
3.根據(jù)權利要求2所述的半導體存儲器，其特征在于，所述第1配線部蜿蜒配置，以使電阻值加大。
4.根據(jù)權利要求2所述的半導體存儲器，其特征在于，還具備與所述第1配線部相鄰設置，以對所述第1配線部附加電容量的第2配線部。
5.根據(jù)權利要求4所述的半導體存儲器，其特征在于，對所述第2配線部提供固定的電位。
6.根據(jù)權利要求1所述的半導體存儲器，其特征在于，所述電阻元件利用基板內(nèi)設置的半導體區(qū)域構成。
7.根據(jù)權利要求1所述的半導體存儲器，其特征在于，對所述第2端子提供固定的電位。
8.根據(jù)權利要求1所述的半導體存儲器，其特征在于，還具備設置在基板內(nèi)的半導體區(qū)域，所述晶體管包含在所述半導體區(qū)域上設置的節(jié)點絕緣膜、在所述節(jié)點絕緣膜上設置的柵極、以及在所述半導體區(qū)域內(nèi)設置的源極區(qū)域和漏極區(qū)域。
9.根據(jù)權利要求1所述的半導體存儲器，其特征在于，所述電阻元件使因所述激光而發(fā)生的熱量散開。
10.根據(jù)權利要求1所述的半導體存儲器，其特征在于，還具備電氣連接在所述第1端子，而且使因所述激光而發(fā)生的電荷逃離的二極管。
11.根據(jù)權利要求10所述的半導體存儲器，其特征在于，所述晶體管是N型晶體管，所述二極管包含連接在所述第1端子上的陽極。
12.根據(jù)權利要求11所述的半導體存儲器，其特征在于，所述二極管包含設置在基板上的N型半導體區(qū)域、以及設置在所述N型半導體區(qū)域上的P型擴散區(qū)域。
13.根據(jù)權利要求12所述的半導體存儲器，其特征在于，所述N型半導體區(qū)域在所述熔斷器元件被所述激光電氣切斷時，處于浮動狀態(tài)。
14.一種半導體存儲器，其特征在于，具備具有第1端子和第2端子，并根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件、傳輸所述信息的節(jié)點、設置在基板內(nèi)的半導體區(qū)域、以及設置在所述第1端子與所述節(jié)點之間，并且將所述信息設定在所述節(jié)點，而且包含設置在所述半導體區(qū)域上的柵極絕緣膜、在所述柵極絕緣膜上設置的第1柵極、以及在所述半導體區(qū)域內(nèi)設置的第1源極區(qū)域和第1漏極區(qū)域，第1源極區(qū)域通過第1接觸插頭連接在所述第1端子，所述第1漏極區(qū)域通過所述第2接觸插頭連接在所述節(jié)點的第1晶體管，所述第1柵極與所述第1接觸插頭之間的第1距離，設定為使所述第1柵極絕緣膜不被因所述激光而發(fā)生的電荷所破壞的距離。
15.根據(jù)權利要求14所述的半導體存儲器，其特征在于，所述第1距離比所述第1柵極與所述第2接觸插頭之間的第2距離大。
16.根據(jù)權利要求15所述的半導體存儲器，其特征在于，所述第1距離為所述第2距離的3倍以上。
17.根據(jù)權利要求14所述的半導體存儲器，其特征在于，還具備連接在所述節(jié)點，而且包含多個第2晶體管的鎖存電路，所述多個第2晶體管分別包含第2柵極、第2源極區(qū)域、以及第2漏極區(qū)域，所述第2柵極與所述第2源極區(qū)域和第2漏極區(qū)域上分別連接的第3接觸插頭之間的距離，與所述第2距離相同。
18.一種半導體存儲器，其特征在于，具備具有第1端子和第2端子，并根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件、傳輸所述信息的節(jié)點、設置在基板內(nèi)的半導體區(qū)域、以及設置在所述第1端子與所述節(jié)點之間，并且將所述信息設定在所述節(jié)點，而且包含設置在所述半導體區(qū)域上的柵極絕緣膜、在所述柵極絕緣膜上設置的柵極、以及在所述半導體區(qū)域內(nèi)設置的源極區(qū)域和漏極區(qū)域的第1晶體管，所述柵極絕緣膜具有不被因所述激光而發(fā)生的電荷所破壞的第1膜厚。
19.根據(jù)權利要求18所述的半導體存儲器，其特征在于，還具備連接在所述節(jié)點，而且包含多個第2晶體管的鎖存電路，所述多個第2晶體管分別具有厚度為第2膜厚的第2柵極絕緣膜，所述第1膜厚比所述第2膜厚大。
20.根據(jù)權利要求19所述的半導體存儲器，其特征在于，所述第1膜厚為所述第2膜厚的3倍以上。
全文摘要
本發(fā)明揭示一種半導體存儲器。該裝置具備具有第1端子和第2端子、而且根據(jù)是否被激光電氣切斷而存儲信息的熔斷器元件，連接在第1端子上的電阻元件，傳輸所述信息的節(jié)點，以及設置在所述電阻元件與所述節(jié)點之間、并且將所述信息設定在所述節(jié)點的晶體管。
文檔編號H01L21/8247GK1815630SQ20051012940
公開日2006年8月9日 申請日期2005年12月7日 優(yōu)先權日2004年12月8日
發(fā)明者福田良, 渡辺陽二, 藤井秀壯 申請人:株式會社東芝