專利名稱：提高可靠性和成品率的消除銅位錯的方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路以及制造半導(dǎo)體器件的集成電路加工方法。更具體地，本發(fā)明提供了一種用于制造表現(xiàn)出缺陷減少的金屬互連結(jié)構(gòu)的方法和設(shè)備。本發(fā)明僅僅是以示例的方式被應(yīng)用到諸如用于高級信號處理器件的雙重鑲嵌結(jié)構(gòu)的銅金屬鑲嵌結(jié)構(gòu)。但是應(yīng)當認識到本發(fā)明具有更寬的應(yīng)用范圍。例如，本發(fā)明可以被應(yīng)用到微處理器器件、存儲器器件、特殊應(yīng)用集成電路器件以及各種其它的互連結(jié)構(gòu)。
背景技術(shù)：
集成電路或“ICs”已經(jīng)從單個硅晶片上制備的少數(shù)互連器件發(fā)展成為數(shù)以百萬計的器件。目前的ICs提供的性能和復(fù)雜度遠遠超出了最初的預(yù)想。為了在復(fù)雜度和電路密度(即，在給定的芯片面積上能夠封裝的器件數(shù)目)方面獲得進步，最小器件的特征尺寸(又被稱為器件“幾何圖形”)伴隨每一代ICs的發(fā)展而變得更小。半導(dǎo)體器件目前以小于約四分之一微米的特征被制造。
日益增加的電路密度不僅改進了ICs的復(fù)雜度和性能，而且還為消費者提供了較低成本的部件。IC制造設(shè)備可能價值數(shù)億，或者甚至幾千億美元。每臺制造設(shè)備具有一定的晶片生產(chǎn)量，并且每個晶片上具有一定數(shù)量的ICs。因此，通過使IC的單個器件變小，可以在每個晶片上制造更多的器件，因此增大了制造設(shè)備的產(chǎn)量。使器件變小是非常具有挑戰(zhàn)性的，因為用在IC制造中的每個工藝具有極限。就是說，給定的工藝一般只能降低到一定的特征尺寸，并且之后需要改變工藝或者器件布局。這種限制的一個例子是交替形成金屬層和電介質(zhì)層的能力，其中金屬層不以噪聲的形式相互影響。
僅作為例子，在早期的集成電路器件上只要是這種半導(dǎo)體金屬層就選用鋁金屬層，選用鋁是因為它提供了良好的導(dǎo)電性并粘住電介質(zhì)材料以及半導(dǎo)體材料。
最近，鋁金屬層已經(jīng)部分地被銅互連替代。由于具有低k電介質(zhì)，銅互連已經(jīng)被用于形成高級的傳統(tǒng)半導(dǎo)體器件。在用于通過銅互連高速傳遞信號方面銅已經(jīng)改進了鋁的阻抗值。
因為器件變得更加小并且對集成度的需求變得更加高，銅和低k電介質(zhì)材料中的限制包括Cu材料向集成電路的其它部分中的不需要的遷移。因此，導(dǎo)電的銅一般被嵌入諸如氮化硅等阻礙銅遷移的阻擋層材料中。
在CMP后銅表面和SiN封蓋處的Cu位錯是影響銅的后端可靠性失效和電氣失效的最主要的殺手結(jié)構(gòu)之一。這種失效的一個例子是由于HTOL應(yīng)力使兩條或多條金屬線的局部橋接。
Cu位錯包括銅的大量遷移、在晶粒生長過程中空洞和晶界的重組過程中空洞的形成?？刂艭u位錯是改進由這些相關(guān)的失效模式引起的可靠性和成品率問題的關(guān)鍵辦法。
圖1A是一個簡化剖視圖，示出銅部件2形成在電介質(zhì)4中并被覆蓋的氮化硅阻擋層6密封。圖1A示出銅中諸如凸起8和空洞10的形貌的存在，可以在覆蓋的氮化硅阻擋層中產(chǎn)生不均勻的厚度和鈍化。結(jié)果，隨著將包含銅的結(jié)構(gòu)暴露到熱循環(huán)中，沿著銅晶界的應(yīng)力釋放可能導(dǎo)致不需要的遷移而使SiN阻擋層斷裂。
圖1B是TEM顯微圖象，示出由于銅位錯引起的應(yīng)力之后的金屬橋接的橫截面。圖1B示出在無銅位錯控制下制造的電的應(yīng)力金屬線，其中觀察到溝槽外部的大量的銅遷移。這種遷移引起電子缺失并破壞了晶片的性能。
由此可見，需要一種用于加工半導(dǎo)體器件的改進的技術(shù)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例，通過在化學機械拋光和覆蓋的封蓋/阻擋層形成之前將金屬暴露以進行短暫的退火，就避免了銅或其它導(dǎo)電材料的遷移的有害作用。這種短暫的退火意圖引起導(dǎo)電材料的遷移及其內(nèi)的突起及空洞的形成，其中的突起和空洞可以通過隨后的CMP步驟去除。封蓋/阻擋層可以隨后形成在無缺陷的表面上，該表面已經(jīng)響應(yīng)于熱處理經(jīng)歷過沿著晶界的應(yīng)力釋放和遷移。
依照本發(fā)明用于制造包括金屬互連結(jié)構(gòu)的集成電路器件的方法的一個實施例包括提供一個第一電介質(zhì)材料覆蓋在半導(dǎo)體襯底的表面上，所述第一電介質(zhì)材料限定有一個溝槽。在所述溝槽內(nèi)并在所述第一電介質(zhì)材料之上形成導(dǎo)體。去除所述溝槽外面的導(dǎo)體。使所述導(dǎo)體經(jīng)受熱能以引起導(dǎo)體遷移，并且然后平面化所述導(dǎo)體。
依照本發(fā)明的在集成電路中制造金屬化結(jié)構(gòu)的方法的一個實施例包括將熱能施加到導(dǎo)電材料以在覆蓋的封蓋層形成之前引起導(dǎo)體遷移，并且然后在形成所述封蓋層之前去除由遷移所導(dǎo)致的凸起和空洞中的至少一個。
依照本發(fā)明的半導(dǎo)體集成電路器件的一個實施例包括電介質(zhì)材料；形成在所述電介質(zhì)材料中的導(dǎo)線；和覆蓋在所述導(dǎo)線上的封蓋層。由于遷移后緊跟隨有在所述封蓋層形成之前的學機械拋光，所述導(dǎo)線基本沒有空洞或凸起。
參考隨后的詳細說明和附圖，可以更全面地理解本發(fā)明的各種其它目的、特征和優(yōu)點。


圖1A是響應(yīng)于熱循環(huán)經(jīng)歷了不需要的銅遷移的銅結(jié)構(gòu)的簡化剖視圖。
圖1B是TEM顯微圖象，示出由于銅位錯引起的應(yīng)力之后的金屬橋接的橫截面。
圖2A-2E是用于形成鑲嵌結(jié)構(gòu)的工藝流程的簡化剖視圖。
圖3是根據(jù)本發(fā)明實施例以形成圖2的銅結(jié)構(gòu)的簡化流程框圖。
圖4是根據(jù)本發(fā)明的一個實施例的工藝流程形成的金屬互連結(jié)構(gòu)的橫截面的電子顯微圖象。
圖4A示出沒有Cu位錯缺陷的圖4的部分結(jié)構(gòu)的放大的電子顯微圖象。
具體實施例方式
根據(jù)本發(fā)明，提供了包括用于半導(dǎo)體器件的制造的方法的技術(shù)。更具體地，本發(fā)明提供了一種形成金屬互連結(jié)構(gòu)的方法，其通過在化學機械拋光和覆蓋的阻擋層形成之前將導(dǎo)電部件暴露以進行短暫的退火以避免銅材料的不需要的遷移。這種退火意圖引起銅的遷移和其中突起和空洞的形成，其中的突起和空洞可以通過隨后的CMP步驟去除。封蓋/阻擋層可以隨后形成在響應(yīng)于熱處理已經(jīng)經(jīng)歷沿著晶界的應(yīng)力釋放和遷移的無缺陷的表面上。
本發(fā)明僅僅以示例的方式被應(yīng)用到諸如用于高級信號處理器件的雙重鑲嵌結(jié)構(gòu)的銅金屬鑲嵌結(jié)構(gòu)。但是應(yīng)當認識到本發(fā)明具有更寬的應(yīng)用范圍。例如，依照本發(fā)明的可選實施例可以被應(yīng)用到形成包含不同于銅的，例如鋁、Al/Cu合金以及金的金屬化結(jié)構(gòu)。依照本發(fā)明的其它可選實施例可以被用于制造微處理器器件、存儲器器件、特殊應(yīng)用集成電路器件以及各種其它的互連結(jié)構(gòu)。
根據(jù)本發(fā)明的實施例的方法可以簡要地提供如下1.形成覆蓋在襯底上的層間電介質(zhì)層；2.圖案化層間電介質(zhì)；3.在圖案化的層間電介質(zhì)內(nèi)層形成襯墊層；4.在圖案化的層間電介質(zhì)的襯墊層中形成銅金屬層，其高度超過層間電介質(zhì)層的表面。
5.再結(jié)晶銅金屬層；6.去除層間電介質(zhì)外的銅金屬層；7.施加熱能以引起平面化的銅金屬層中的遷移；8.平面化銅金屬層以去除遷移所導(dǎo)致的空洞/凸起；9.形成覆蓋在金屬層上的封蓋層；并且10.執(zhí)行其他需要的步驟。
上述順序的步驟提供了根據(jù)本發(fā)明的實施例的方法。在不脫離權(quán)利要求的范圍的情況下還可以提供其中增加步驟、去除一個或或多個步驟，或者以不同的順序設(shè)置一個或多個步驟的其它選擇?？梢酝ㄟ^本說明書和下面更具體的描述找到本方法的更多細節(jié)。
圖2A-E示出依照本發(fā)明的工藝流程的實施例的步驟的簡化剖視圖。圖2A-E中所示的步驟是在銅的后端工藝流程的金屬化工藝的部分。
圖2A示出該工藝中的第一步。在這個步驟中，銅材料200通過在溝槽202中電鍍來形成，并且襯墊204形成在電介質(zhì)206中。電介質(zhì)206可以包括部分互連結(jié)構(gòu)，例如形成在半導(dǎo)體襯底的頂端上的層間電介質(zhì)(ILD)。電介質(zhì)材料可以包括一種商標為SILK的材料，或應(yīng)用材料有限公司(Applied Materials，Inc)的稱之為黑鉆石(BlackDiamond)的材料。
圖2B示出該工藝中的下一個步驟，其中在電鍍之后，最佳退火條件低溫(大約180-220℃)和持續(xù)時間(在爐子中大約5-30分鐘)，導(dǎo)致了穩(wěn)定的銅的微結(jié)構(gòu)208的形成。用于在此再結(jié)晶步驟中制造熟銅的退火條件的條件通常比下述的與圖2C相關(guān)的遷移引起步驟中的時間更長，而溫度更低。
圖2C示出下一個步驟，其中溝槽外面的熟銅被去除。在一個具體的實施例中，三機臺的銅CMP加上選擇性漿料可以在晶圓和晶片上都獲得良好的平面。三號機臺上的背面(BS)拋光已經(jīng)被調(diào)整到合適的下壓力、漿料和襯墊狀態(tài)以達到在這個步驟中最小的表面損傷。
圖2C還示出依照本發(fā)明的實施例將短暫的退火步驟應(yīng)用到金屬化結(jié)構(gòu)。根據(jù)本發(fā)明，這種短暫的退火可以在最初的CMP之后在一個熱機臺(plate)上進行，以釋放晶界之間的金屬應(yīng)力，并引起銅遷移。圖2C進而示出在穩(wěn)定的銅的微結(jié)構(gòu)208中空洞210和凸起212的形成。在此步驟中的短暫的退火可以在類似N2、Ar、He或其它的惰性氣體氣氛中在大約250-350攝氏度的溫度范圍處進行大約30-90秒。在此步驟中進行的退火通常比圖2B中所示的此前的再結(jié)晶步驟中發(fā)生的用于形成熟銅的溫度更高而持續(xù)時間更短。
圖2D示出依照本發(fā)明通過銅CMP背面拋光對金屬表面進行的后續(xù)再加工，通過低的下壓力和RPM去除在之前的短暫的退火中造成的凸起和隆起。結(jié)果形成銅金屬線214。
圖2E示出通過化學氣相沉積(CVD)形成SiN以封住由圖2D中所示的步驟所形成的銅金屬線。在這個步驟中，用氫氣(H2)和熱拋穩(wěn)定作用對晶片的預(yù)處理的條件可以被最優(yōu)化以獲得到最佳的間隙填充。
圖3示出依照本發(fā)明用于形成圖2E的銅結(jié)構(gòu)的工藝流程300的實施例的簡化流程圖。在步驟302中，典型地在電介質(zhì)材料中的帶有襯墊的溝槽中提供一種銅金屬材料。在步驟304中，銅金屬經(jīng)受退火以釋放晶界之間的應(yīng)力并引起遷移和后續(xù)的凸起和/或空洞的形成。在步驟306中，經(jīng)受短暫的退火的銅材料再被平面化，因此去除了由短暫的退火過程所導(dǎo)致的所有空洞/凸起形貌。
在步驟308中，被平面化的銅材料在包括熱處理在內(nèi)的后續(xù)處理過程中被暴露。雖然因為銅已經(jīng)經(jīng)受了退火及隨之而來的銅遷移，但是這個后續(xù)的處理過程卻導(dǎo)致很少甚或沒有凸起形成。
然后，圖4是根據(jù)本發(fā)明的一個實施例的工藝流程形成的金屬互連結(jié)構(gòu)的橫截面的電子顯微圖象。圖4A示出沒有Cu位錯缺陷的圖4的部分結(jié)構(gòu)的放大的電子顯微圖象。
依照本發(fā)明的實施例能顯著地減少或者甚至消除Cu位錯現(xiàn)象，并且因此改進器件的可靠性和原始的成品率。雖然依照本發(fā)明的實施例不限于材料成分的任何特別的設(shè)計規(guī)則，但是已經(jīng)在一般的互連鑲嵌冶金的制造方面成功地提供了具體的實施例了，其中使用0.13μm的氟硅酸鹽玻璃(FSG)或90nm低K電介質(zhì)。
與傳統(tǒng)技術(shù)相比，本發(fā)明具有許多優(yōu)點。例如，利用依照本發(fā)明的實施例的Cu位錯控制，可以得到?jīng)]有空洞的清潔并且平滑的Cu/SiN界面，也不需要留下用于銅遷移和擴撒的空間。因此根據(jù)本發(fā)明的實施例，Cu可以被很好地密封以制造出可靠的芯片。
此外，依照本發(fā)明技術(shù)的實施例還提供了易于使用的依靠傳統(tǒng)技術(shù)的工藝。在一些實施例中，該方法提供了在每個晶圓上的更高的的晶片成品率。此外，該方法還提供了與傳統(tǒng)的工藝技術(shù)兼容的工藝而不必對傳統(tǒng)的設(shè)備和工藝進行實質(zhì)性的修改。根據(jù)實施例，可以實現(xiàn)這些優(yōu)點中的一個或多個。在本說明書中，已經(jīng)詳細描述了這些以及其它優(yōu)點。
雖然上述的特定實施例已經(jīng)使用了銅金屬，但是本發(fā)明并不限于此或任何其它特定的導(dǎo)電材料的使用。各種不同的材料可以經(jīng)歷短暫的熱退火以引起遷移，隨后平面化，并將保留在本發(fā)明的范圍內(nèi)。例如，根據(jù)本發(fā)明的可選實施例可以被用于引起除銅之外的導(dǎo)電金屬的遷移，其包括但不限于鋁(Al)、Al、Cu合金以及金。這些可選導(dǎo)電材料中的一些可以通過沉積技術(shù)形成，另一些可以通過用于形成銅的電鍍工藝形成。
還應(yīng)當理解，這里所描述的示例和實施例只是為了說明的目的，本領(lǐng)域的普通技術(shù)人員可以根據(jù)上述實施例對本發(fā)明進行各種修改和變化。這些修改和變化都在本申請的精神和范圍內(nèi)，并且也在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種用于制造包括金屬互連結(jié)構(gòu)的集成電路器件的方法，所述方法包括提供一個第一電介質(zhì)材料覆蓋在半導(dǎo)體襯底的表面上，所述第一電介質(zhì)材料限定有一個溝槽；在所述溝槽內(nèi)并在所述第一電介質(zhì)材料之上形成導(dǎo)體；去除所述溝槽外面的導(dǎo)體；使所述導(dǎo)體經(jīng)受熱能以引起導(dǎo)體遷移；并且然后平面化所述導(dǎo)體。
2.如權(quán)利要求1所述的方法，其中提供所述第一電介質(zhì)材料包括提供在所述溝槽內(nèi)具有襯墊的所述第一電介質(zhì)材料。
3.如權(quán)利要求1所述的方法，其中所述第一電介質(zhì)材料是市售的商標為SILK的材料，或應(yīng)用材料有限公司的名稱為黑鉆石的材料。
4.如權(quán)利要求1所述的方法，其中所述導(dǎo)體通過電鍍形成在所述溝槽中。
5.如權(quán)利要求1所述的方法還包括封蓋所述平面化的導(dǎo)體。
6.如權(quán)利要求1所述的方法，其中所述溝槽外部的導(dǎo)體是通過化學機械拋光來去除的。
7.如權(quán)利要求1所述的方法，其中導(dǎo)體是通過化學機械拋光來平面化的。
8.如權(quán)利要求1所述的方法，其中平面化所述導(dǎo)體去除了由遷移所導(dǎo)致的空洞和凸起中的一個。
9.如權(quán)利要求1所述的方法，其中所述第一電介質(zhì)材料包括氟硅酸鹽玻璃。
10.如權(quán)利要求1所述的方法，其中施加所述熱能包括在大約250-350攝氏度處在惰性氣體氣氛中加熱大約30-90秒。
11.如權(quán)利要求1所述的方法，還包括在所述導(dǎo)體形成之后且在去除所述溝槽外部的導(dǎo)體之前將所述導(dǎo)體再結(jié)晶。
12.如權(quán)利要求1所述的方法，其中形成所述導(dǎo)體包括形成銅、鋁、銅鋁合金和金中的至少一個。
13.一種制造集成電路中的金屬化結(jié)構(gòu)的方法，所述方法包括將熱能施加到導(dǎo)電材料以在覆蓋的封蓋層形成之前引起導(dǎo)體遷移；并且在形成所述封蓋層之前去除由遷移所導(dǎo)致的凸起和空洞中的至少一個。
14.如權(quán)利要求13所述的方法，其中所述施加熱能包括在大約250-350攝氏度處在惰性氣體氣氛中加熱大約30-90秒。
15.如權(quán)利要求13所述的方法，其中所述凸起和所述空洞中的至少一個通過化學機械平面化被去除。
16.如權(quán)利要求13所述的方法，其中所述熱能施加至包括銅、鋁、銅鋁合金和金中的至少一個的導(dǎo)體。
17.一種半導(dǎo)體集成電路器件結(jié)構(gòu)，包括電介質(zhì)材料；形成在所述電介質(zhì)材料中的導(dǎo)線；和覆蓋在所述導(dǎo)線上的封蓋層，由于遷移后緊隨化學機械拋光，在所述封蓋層形成之前所述導(dǎo)線基本沒空洞或凸起。
18.如權(quán)利要求17所述的結(jié)構(gòu)，其中所述器件包括鑲嵌互連結(jié)構(gòu)。
19.如權(quán)利要求17所述的結(jié)構(gòu)，其中所述電介質(zhì)材料包括氟硅酸鹽玻璃(FSG)。
20.如權(quán)利要求17所述的結(jié)構(gòu)，其中所述導(dǎo)體包括形成銅、鋁、銅鋁合金和金中的至少一個。
全文摘要
依照本發(fā)明的實施例提供了形成避免由銅遷移引起缺陷的金屬互連結(jié)構(gòu)的方法。依照具體實施例，在化學機械拋光和隨后覆蓋的阻擋層形成之前，電鍍的銅部件經(jīng)受了短暫的退火。這種退火意圖引起銅的遷移并導(dǎo)致凸起或空洞的形成，然后通過CMP步驟去除凸起和空洞。因此，阻擋層可以隨后形成在無缺陷表面之上，作為熱處理的結(jié)果，該無缺陷表面已經(jīng)經(jīng)歷了沿著晶界的應(yīng)力釋放。
文檔編號H01L21/822GK1983550SQ200510111640
公開日2007年6月20日 申請日期2005年12月14日 優(yōu)先權(quán)日2005年12月14日
發(fā)明者鄭文躍, 毛剛, 崔劍飛 申請人:中芯國際集成電路制造(上海)有限公司