專利名稱：非揮發(fā)記憶體及其操作方法與制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種非揮發(fā)記憶體，且特別是有關(guān)于一種具有電荷捕陷層的非揮發(fā)記憶體，以及其操作方法與制造方法。
背景技術(shù)：
電荷捕陷型的非揮發(fā)記憶體因制程較簡化，且每記憶胞可有一個以上的儲存位置，所以近來已被廣泛地研究。例如，Eitan et al.(IEEE EDL 2000，Vol.21，No.11，543-545)提出一種局部捕陷型的金氧半(MOS)結(jié)構(gòu)二位元非揮發(fā)記憶胞，其具有n型閘極及位于基底與閘極間的氧化硅/氮化硅/氧化硅(ONO)復(fù)合層，其中氮化硅層作為電荷捕陷層。然而，由于此種記憶胞的通道長度很小，所以會造成嚴(yán)重的擊穿漏電與第二位元效應(yīng)(second-bit effect)。
另外，IEEE NVSM 2003，42-43揭露了一種U形的非揮發(fā)記憶胞，其同樣具有n型閘極與ONO復(fù)合層，其中通道長度因形成溝渠而增加，故可解決短通道問題。該文并教示以基底至電荷捕陷層的頻帶間熱電洞穿隧機(jī)制(BTBHHT)抹除該記憶胞的方法，但此方法中穿隧氧化層容易被熱電洞損傷，使后續(xù)程式化時寫入的電荷容易泄漏。

發(fā)明內(nèi)容
本發(fā)明的一觀點(diǎn)是一種非揮發(fā)記憶體，其特別適合以閘極電洞注入機(jī)制進(jìn)行抹除。
本發(fā)明的另一觀點(diǎn)是一種非揮發(fā)記憶體的操作方法，其是用以操作上述本發(fā)明的非揮發(fā)記憶體。
本發(fā)明的再一觀點(diǎn)則是一種非揮發(fā)記憶陣列的制造方法，此陣列包括多個本發(fā)明的非揮發(fā)記憶胞。
本發(fā)明的非揮發(fā)記憶體包括具有溝渠的基底、位于溝渠中的電荷捕陷層、位于溝渠中且至少以電荷捕陷層與基底相隔的閘極，以及位于溝渠兩側(cè)基底中的源/汲極區(qū)。其中，閘極的材質(zhì)包括p摻雜半導(dǎo)體材料，以降低電洞由閘極注入電荷捕陷層的能障(energy barrier)。
在上述本發(fā)明的非揮發(fā)記憶體中，閘極例如是直接與電荷捕陷層接觸，以進(jìn)一步降低電洞注入的能障；電荷捕陷層與基底之間例如可加設(shè)一穿隧氧化層，以防止電荷泄漏。另外，p摻雜半導(dǎo)體材料例如是p型濃摻雜復(fù)晶硅?；椎牟馁|(zhì)例如是p摻雜硅，此時源/汲極區(qū)為n型摻雜。電荷捕陷層的材質(zhì)例如是氮化硅(SiN)、氧化鋁(Al2O3)、氧化鉿(HfO2)、氧化鉿鋁(HfAlO)或五氧化二鉭(Ta2O5)。基底上的溝渠例如具有圓化的底部，以降低應(yīng)力。
本發(fā)明的非揮發(fā)記憶體操作方法是用以操作上述本發(fā)明的非揮發(fā)記憶體，其在寫入時是利用由基底至電荷捕陷層的通道熱電子注入(CHEI)機(jī)制或Fowler-Nordheim(FN)穿隧效應(yīng)，且在抹除時利用由閘極至電荷捕陷層的閘極電洞注入機(jī)制。
在上述本發(fā)明的非揮發(fā)記憶體操作方法中，利用閘極電洞注入機(jī)制進(jìn)行抹除的步驟例如是在p型閘極上施加第一電壓，并在基底、第一源/汲極區(qū)、第二源/汲極區(qū)上分別施加第二、第三、第四電壓，其中第二至第四電壓皆低于第一電壓，其差異足使電洞由閘極注入電荷捕陷層中。另外，為簡化操作程序，第二至第四電壓較佳彼此相同。
本發(fā)明的非揮發(fā)記憶陣列制造方法如下。首先在半導(dǎo)體基底中形成多條埋入式位元線，再在各埋入式位元線之間的基底中形成多個溝渠。接著在每一溝渠中形成電荷捕陷層，再在基底上方形成與埋入式位元線交錯的多條字元線，其中各字元線有部分填入溝渠中，且其材質(zhì)包括p摻雜半導(dǎo)體材料。其中，字元線的填入溝渠中的部分是作為各記憶胞的閘極。
在上述本發(fā)明的非揮發(fā)記憶陣列制造方法中，在形成電荷捕陷層之前，例如可先在各溝渠中形成一穿隧氧化層。另外，形成埋入式位元線的方法例如是先在基底上形成多個條狀圖案，再以條狀圖案為罩幕對基底進(jìn)行離子植入，以在各條狀圖案間的基底中形成埋入式位元線。在此情形下，在各埋入式位元線間形成溝渠的方法例如是先在各條狀圖案間填入罩幕材料，再除去條狀圖案，然后以此罩幕材料為罩幕蝕刻基底。其中，罩幕材料例如是氧化硅。
另外，上述p摻雜半導(dǎo)體材料例如是p型濃摻雜復(fù)晶硅?；椎牟馁|(zhì)例如是p摻雜硅，此時埋入式位元線即為n型摻雜。再者，電荷捕陷層的材質(zhì)可如前述者。
由于本發(fā)明的非揮發(fā)記憶體的閘極材質(zhì)包括p摻雜半導(dǎo)體材料，而由p摻雜閘極注入電洞至電荷捕陷層的能障遠(yuǎn)低于由n摻雜閘極注入者，所以此非揮發(fā)記憶體特別適合以閘極電洞注入機(jī)制進(jìn)行抹除，以免穿隧氧化層受損而導(dǎo)致后續(xù)程式化時寫入的電荷泄漏。此外，閘極更可直接與電荷捕陷層接觸，以進(jìn)一步降低電洞注入的能障，并降低抹除所需的電壓。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1為本發(fā)明較佳實(shí)施例的非揮發(fā)記憶陣列結(jié)構(gòu)的剖視圖，其中顯示出兩個記憶胞。
圖2A/2B繪示本發(fā)明較佳實(shí)施例中，利用CHEI機(jī)制/FN穿隧效應(yīng)寫入圖1所示的非揮發(fā)記憶胞的步驟。
圖3A/3B繪示本發(fā)明較佳實(shí)施例中，之前利用CHEI機(jī)制/FN穿隧寫入的記憶胞的閘極電洞注入抹除操作。
圖4為本發(fā)明實(shí)施例的硅基底-氧化硅層-氮化硅層-p+摻雜復(fù)晶硅閘極堆疊結(jié)構(gòu)的能階圖。
圖5為習(xí)知的硅基底-氧化硅層-氮化硅層-n+復(fù)晶硅閘極堆疊結(jié)構(gòu)的能階圖。
圖6A～6E為本發(fā)明較佳實(shí)施例的非揮發(fā)記憶陣列制造方法的流程剖視圖，其中圖6F為所得結(jié)構(gòu)的俯視圖。
100基底 102閘介電層104閘極線 106頂蓋層108氧化硅層 110溝渠120埋入式位元線(源/汲極區(qū))120a、120b左、右源/汲極區(qū)130穿隧氧化層 140電荷捕陷層150字元線(含閘極) 160a、160b左、右儲存位置IV-IV’剖面線 Vg、Vb、V1、V2電壓代號具體實(shí)施方式
<記憶陣列與記憶胞的結(jié)構(gòu)>
圖1為本發(fā)明較佳實(shí)施例的非揮發(fā)記憶陣列結(jié)構(gòu)的剖視圖，圖6F為此結(jié)構(gòu)的俯視圖，而圖1對應(yīng)圖6F的IV-IV’剖面。請參照圖1與6F，此非揮發(fā)記憶陣列至少包括具有多個溝渠110的半導(dǎo)體基底100、埋入式位元線120、電荷捕陷層140與多條字元線150。
上述基底100例如是主要由p摻雜硅構(gòu)成的基底，且各溝渠110較佳具有圓化的底部，以降低應(yīng)力而減少通道漏電流。埋入式位元線120位于各溝渠110之間的基底100中，且可藉由高濃度n型摻雜而形成，其所用離子例如是磷離子與/或砷離子。電荷捕捉層140配置于基底100上及溝渠110中，其材質(zhì)例如是SiN、Al2O3、HfO2、HfAlO或Ta2O5。此外，基底100與電荷捕陷層140之間較佳更設(shè)有穿隧氧化層130，以防止程式化時寫入的電荷泄漏。
字元線150位在埋入式位元線120上方而與其交錯，并有部分填入溝渠110中以作為閘極。字元線150的材質(zhì)包括p摻雜半導(dǎo)體材料，例如是p型濃摻雜復(fù)晶硅，以降低電洞從閘極注入電荷捕陷層140的能障。再者，字元線150較佳直接與電荷捕陷層140接觸，如圖1所示，以進(jìn)一步降低電洞由閘極注入電荷捕陷層140的能障，而可進(jìn)一步降低抹除電壓。
請續(xù)參閱圖1所示，如以記憶胞為單位來看，本實(shí)施例的非揮發(fā)記憶體包括具溝渠110的基底100、位于基底100上與溝渠110中的穿隧氧化層130、穿隧氧化層130上的電荷捕陷層140、溝渠110中的閘極150，以及溝渠110兩側(cè)基底100中的源/汲極區(qū)120。其中，閘極150與基底100之間隔有電荷捕陷層140及穿隧氧化層130，且閘極150的材質(zhì)包括p摻雜半導(dǎo)體材料，如p+摻雜復(fù)晶硅。
<記憶體的操作方法>
圖2A/2B繪示以CHEI機(jī)制/FN穿隧效應(yīng)寫入上述非揮發(fā)記憶胞的步驟，當(dāng)此記憶胞是以CHEI機(jī)制(或FN效應(yīng))寫入時，其可儲存二(或一)位元的資料。請參照圖2A，如要以CHEI法寫入記憶胞的左儲存位置160a，則例如可在閘極150上施加5V～10V的正電壓Vg，基底100上施加-3V～0V的電壓Vb，右源/汲極區(qū)120b上施加0V(V2＝0V)，并在左源/汲極區(qū)120a上施加3V～7V的正電壓V1，其值足以在接近左源/汲極區(qū)120a的部分通道中引發(fā)熱電子。此熱電子將注入靠近左源/汲極區(qū)120a的電荷捕陷層140，而被捕陷于其中。以CHEI機(jī)制寫入右儲存位置160b的方法則與上述者類似，只要將V1與V2的設(shè)定值對調(diào)即可。
請參照圖2B，如要以FN穿隧效應(yīng)寫入此記憶胞，則例如可在閘極150上施加0V～20V的相對較高電壓Vg，基底100上施加-20V～0V的相對較低電壓Vb，并使左、右源/汲極區(qū)120a、120b浮置。此Vg與Vb之間的差足以引發(fā)FN穿隧效應(yīng)，使電子由基底100注入電荷捕陷層140中。
接著，圖3A/3B繪示本發(fā)明的實(shí)施例中，之前以CHEI機(jī)制/FN穿隧效應(yīng)寫入的記憶胞的抹除步驟。請參照圖3A/3B，當(dāng)之前以CHEI機(jī)制或FN穿隧效應(yīng)寫入的記憶胞要以閘極電洞注入機(jī)制抹除時，可在閘極150上施加第一電壓(Vg)，并在基底100、左源/汲極區(qū)120a、右源/汲極區(qū)120b上分施加第二、第三、第四電壓(Vb、V1、V2)，其值皆低于第一電壓，且與第一電壓的差值足使電洞由閘極150注入電荷捕陷層140，以消除其中儲存的負(fù)電荷。其中，為簡化操作程序，第二至第四電壓較佳彼此相同。上述Vg可為0V～20V，且Vb、V1、V2各自可為-20V～0V。
此處需特別說明的是，在以閘極電洞注入機(jī)制抹除之前以CHEI機(jī)制寫入的記憶胞時，電洞也會注入電荷捕陷層140的兩儲存位置160a與160b之間的電中性部分，如圖3A所示。然而，由于累積在此部分電荷捕陷層140中的電洞總量依抹除時的電壓差而有一定的上限，且此上限不會明顯影響記憶胞的啟始電壓，所以電洞注入電荷捕陷層140中段的現(xiàn)象并不會影響到記憶胞的后續(xù)操作。
在上述本發(fā)明的實(shí)施例中，以p摻雜半導(dǎo)體材料制做閘極150，即可降低電洞由閘極150注入電荷捕陷層140的能障。請參照圖4與圖5，其中圖4為本發(fā)明實(shí)施例之硅基底-氧化硅層-氮化硅層-p+摻雜復(fù)晶硅閘極堆疊結(jié)構(gòu)的能階圖，圖5則為習(xí)知的硅基底-氧化硅層-氮化硅層-n+摻雜復(fù)晶硅閘極堆疊結(jié)構(gòu)的能階圖。比較圖4～5即可知，將此種堆疊結(jié)構(gòu)中的復(fù)晶硅閘極摻雜型態(tài)由n型改成p型，即可令能障由1.4eV大幅降為0.3eV，此即表示具有p摻雜閘極的非揮發(fā)記憶體所需的抹除電壓可以有效地降低。
<記憶陣列的制程>
圖6A～6E為本發(fā)明較佳實(shí)施例的非揮發(fā)記憶陣列制造方法的流程剖視圖，圖6F則為所得結(jié)構(gòu)的俯視圖。
請參閱圖6A所示，首先在半導(dǎo)體基底100上形成多個條狀堆疊層，其中每一個皆包括閘介電層102、閘極線104及頂蓋層106。這些條狀堆疊層是在之前制程中與其他元件(例如記憶晶片周邊電路中的元件)同步形成的。接著進(jìn)行離子植入，以在各條狀堆疊層之間的基底100中形成埋入式位元線120，此離子植入步驟可能同時用以形成其他元件的摻雜區(qū)。接著，進(jìn)行常用于溝填制程的高密度電漿化學(xué)氣相沉積(HDP-CVD)制程，以形成氧化層108，其包括填入條狀堆疊層間的部分及位在條狀堆疊層上的部分，前者是作為稍后定義記憶陣列的溝渠時的罩幕材料。
請參閱圖6B所示，接著例如以濕蝕刻法除去頂蓋層106，使得氧化層108的位在條狀堆疊層上的部分同時被除去。接著，如圖6C所示，先除去閘介電層102與閘極線104，再以留下的氧化層108為罩幕蝕刻基底100，以形成平行的溝渠110，其中所用的蝕刻配方較佳是可令各溝渠110具有圓化的底部者，以降低應(yīng)力而減少通道的漏電。另外，由于通道的長度可藉溝渠110的深度來調(diào)整，所以埋入式位元線120的接面深度可以遠(yuǎn)大于習(xí)知的淺S/D接面深度，以大幅降低電阻。下一步驟則是除去氧化層108。
請參閱圖6D所示，接著在基底100上與溝渠110中形成穿隧氧化層130，再于穿隧氧化層130上形成電荷捕陷層140。電荷捕陷層140的材質(zhì)例如是SiN、Al2O3、HfO2、HfAlO或Ta2O5，其中SiN、Al2O3較常用。穿隧氧化層130厚度較佳為1-7nm，電荷捕陷層140厚度較佳為5-25nm。
請同時參閱圖6E與6F所示，其中圖6E與圖1完全相同，而亦為圖6F的IV-IV’剖視圖。接著，在基底100上方形成多條p摻雜的字元線150，其位于埋入式位元線120上方且與之交錯，并直接與電荷捕陷層140接觸。由于字元線150為p摻雜，又直接與電荷捕陷層140接觸，所以電洞由字元線150注入電荷捕陷層140的能障得以大幅降低。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種非揮發(fā)記憶體，其特征在于其包括一半導(dǎo)體基底，具有一溝渠；一電荷捕陷層，位于該溝渠中；一閘極，位于該溝渠中，該閘極至少以該電荷捕陷層與該基底相隔，且材質(zhì)包括一p摻雜半導(dǎo)體材料；以及二源/汲極區(qū)，位于該溝渠兩側(cè)的該基底中。
2.根據(jù)權(quán)利要求1所述的非揮發(fā)記憶體，其特征在于其中所述的閘極直接與該電荷捕陷層接觸。
3.根據(jù)權(quán)利要求2所述的非揮發(fā)記憶體，其特征在于其更包括一穿隧氧化層，配置于該電荷捕陷層與該基底之間。
4.根據(jù)權(quán)利要求1所述的非揮發(fā)記憶體，其特征在于其中所述的p摻雜半導(dǎo)體材料包括p型濃摻雜復(fù)晶硅。
5.根據(jù)權(quán)利要求1所述的非揮發(fā)記憶體，其特征在于其中所述的基底的材質(zhì)包括p摻雜硅，且該二源/汲極區(qū)為n型摻雜。
6.根據(jù)權(quán)利要求1所述的非揮發(fā)記憶體，其特征在于其中所述的電荷捕陷層的材質(zhì)為SiN、Al2O3、HfO2、HfAlO或Ta2O5。
7.根據(jù)權(quán)利要求1所述的非揮發(fā)記憶體，其特征在于其中所述的溝渠具有圓化的底部。
8.一種非揮發(fā)記憶體的操作方法，其中該非揮發(fā)記憶體包括一半導(dǎo)體基底，具有一溝渠；一電荷捕陷層，位于該溝渠中；位于該溝渠中的一閘極，至少以該電荷捕陷層與該基底相隔，且材質(zhì)包括一p摻雜半導(dǎo)體材料；以及第一與第二源/汲極區(qū)，分別位于該溝渠兩側(cè)的該基底中；其特征在于該操作方法包括以下步驟利用由該基底至該電荷捕陷層的通道熱電子注入機(jī)制或FN穿隧效應(yīng)寫入該非揮發(fā)記憶體；以及利用由該閘極至該電荷捕陷層的閘極電洞注入機(jī)制抹除該非揮發(fā)記憶體。
9.根據(jù)權(quán)利要求8所述的非揮發(fā)記憶體的操作方法，其特征在于其中所述的閘極直接與該電荷捕陷層接觸。
10.根據(jù)權(quán)利要求8所述的非揮發(fā)記憶體的操作方法，其特征在于其中抹除該記憶體的步驟包括在該閘極上施加一第一電壓；在該基底、該第一源/汲極區(qū)、該第二源/汲極區(qū)上分別施加第二、第三、第四電壓，其中該第二至第四電壓皆低于該第一電壓，其差異足使電洞由該閘極注入該電荷捕陷層中。
11.根據(jù)權(quán)利要求10所述的非揮發(fā)記憶體的操作方法，其特征在于其中所述的第二至第四電壓彼此相同。
12.一種非揮發(fā)記憶陣列的制造方法，其特征在于其包括在一半導(dǎo)體基底中形成多條埋入式位元線；在該些埋入式位元線之間的該基底中形成多個溝渠；在每一溝渠中形成一電荷捕陷層；以及在該基底上方形成與該些埋入式位元線交錯的多條字元線，各該字元線有部分填入該些溝渠中，且材質(zhì)包括一p摻雜半導(dǎo)體材料。
13.根據(jù)權(quán)利要求12所述的非揮發(fā)記憶陣列的制造方法，其特征在于其更包括在形成該電荷捕陷層之前，在各該溝渠中形成一穿隧氧化層。
14.根據(jù)權(quán)利要求12所述的非揮發(fā)記憶陣列的制造方法，其特征在于其中形成該些埋入式位元線的步驟包括在該基底上形成多個條狀圖案；以及以該些條狀圖案為罩幕對該基底進(jìn)行離子植入，以在該些條狀圖案之間的該基底中形成該些埋入式位元線。
15.根據(jù)權(quán)利要求14所述的非揮發(fā)記憶陣列的制造方法，其特征在于其中形成該些溝渠的步驟包括在該些條狀圖案之間填入一罩幕材料；除去該些條狀圖案；以及以該罩幕材料為罩幕蝕刻該基底，以形成該些溝渠。
16.根據(jù)權(quán)利要求15所述的非揮發(fā)記憶陣列的制造方法，其特征在于其中所述的罩幕材料包括氧化硅。
17.根據(jù)權(quán)利要求12所述的非揮發(fā)記憶陣列的制造方法，其特征在于其中所述的p摻雜半導(dǎo)體材料包括p型濃摻雜復(fù)晶硅。
18.根據(jù)權(quán)利要求12所述的非揮發(fā)記憶陣列的制造方法，其特征在于其中所述的基底的材質(zhì)包括p摻雜硅，且該些埋入式位元線為n型摻雜。
19.根據(jù)權(quán)利要求12所述的非揮發(fā)記憶陣列的制造方法，其特征在于其中所述的電荷捕陷層的材質(zhì)為SiN、Al2O3、HfO2、HfAlO或Ta2O5。
全文摘要
一種非揮發(fā)記憶體，以及其操作方法與制造方法。此非揮發(fā)記憶體包括具有溝渠的基底、位于溝渠中的電荷捕陷層、位于溝渠中且至少以電荷捕陷層與基底相隔的閘極，以及位于溝渠兩側(cè)基底中的源/汲極區(qū)。其中，閘極的材質(zhì)包括p摻雜半導(dǎo)體材料，使得此記憶體特別適合以閘極電洞注入機(jī)制進(jìn)行抹除。
文檔編號H01L21/02GK1949535SQ20051010838
公開日2007年4月18日 申請日期2005年10月13日 優(yōu)先權(quán)日2005年10月13日
發(fā)明者余昭倫, 吳昭誼 申請人:旺宏電子股份有限公司