專利名稱：具有記憶胞的元件及具有記憶胞陣列的元件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有浮置閘極記憶胞的元件的制造方法，且特別是涉及可整合至邏輯電路中的一種具有二位元浮置閘極記憶胞陣列的元件的制造方法。
背景技術(shù)：
唯讀記憶體中包括許多的記憶胞，是為一種具有記憶儲存功能的一半導(dǎo)體元件。其中，唯讀記憶體可以是罩幕式唯讀記憶體、可程式唯讀記憶體、可抹除且可程式唯讀記憶體或是可電除且可程式化唯讀記憶體?？扉W記憶體是為一種可電除且可程式化唯讀記憶體，但是基于其簡單化的陣列結(jié)構(gòu)，可達(dá)到高元件密度及低成本的目標(biāo)。然而，簡單化的陣列結(jié)構(gòu)意指快閃記憶體寫入的速度較慢，而且其抹除的方式以逐區(qū)方式為基礎(chǔ)，在各種不同系統(tǒng)中大幅增加的快閃記憶體部署的情況下，這些缺點(diǎn)尚不能夠避免。
快閃記憶體記憶胞與其它可電除且可程式化唯讀記憶體的記憶胞為了儲存電荷，在控制閘極下方皆有一浮置閘極。其中，這些浮置閘極的材質(zhì)例如是多晶硅或是金屬。氮化硅唯讀記憶體和其它種類的可電除且可程式化唯讀記憶體不同的地方在于其使用氮化硅介電層作為電荷陷入層使用?；诘韪呔o密組成的特性，熱電子由金氧半導(dǎo)體晶體管穿遂陷入氮化硅層，形成一不均勻的電荷濃度分布，可增加資料讀取速度及避免電流泄漏。
以氮化硅為基礎(chǔ)的快閃記憶體，其每一個記憶胞包括在半導(dǎo)體基底中形成一源極與一汲極。此外，在半導(dǎo)體基底表面上源極汲極之間依序形成一底氧化硅層、一氮化硅層及一頂氧化硅層，因此可以形成一浮置閘極以儲存電荷。另外，在氧化硅-氮化硅-氧化硅結(jié)構(gòu)上形成控制資料存取的控制閘極。
快閃記憶體的狀態(tài)是依照浮置閘極的電荷濃度來決定的，而快閃記憶體的操作是依照浮置閘極中電荷的注入及移除的技術(shù)來決定的。因此，當(dāng)程式化資料寫入時，一高電壓施加于控制閘極上，以使從源極而來的熱電子穿過氧化硅層并注入浮置閘極中的氮化硅層，可增加啟始電壓以讀取資料。當(dāng)抹除資料時，熱電洞注入浮置閘極中的氮化硅層并達(dá)到和電子相同的位置以和這些電子相互抵銷，由此可抹除此物件。
在早期的可電除且可程式化唯讀記憶體元件，包括早期的快閃記憶體，其每一個記憶胞僅能儲存一位元的資料。很快地，發(fā)展出二位元的的記憶胞，其中一個記憶胞可以儲存二位元的資料，儲存的位置在通道的兩末端。其中，源極的擴(kuò)散用來程式化其中一個位元，汲極的擴(kuò)散用來程式化另一個位元。二位元的記憶胞在設(shè)計上所使用的介電電荷陷入層的材料例如是氮化硅。但是這個方法并不是完美的，不論氮化硅的介電特性如何，電荷容易從同一氮化硅層的一電荷儲存區(qū)域泄漏至另一電荷儲存區(qū)域而產(chǎn)生干擾。另外，因?yàn)殡娮雍碗姸丛诘鑼又胁煌臄U(kuò)散特性，使得電洞注入進(jìn)行抹除時并非完全覆蓋于氮化硅層中的電荷區(qū)域，而造成抹除不完全的現(xiàn)象。
為了解決這些問題，許多快閃記憶體結(jié)構(gòu)在氮化硅層的橫向兩電荷儲存區(qū)域之間具有一隔離區(qū)域。在一些元件中，隔離區(qū)域是在橫向上兩電荷儲存區(qū)域之間值入特定的一些離子所形成，以增加此區(qū)域中氮化硅層的絕緣電容。在其它元件中，隔離區(qū)域是由對氧化硅-氮化硅-氧化硅結(jié)構(gòu)中央?yún)^(qū)域進(jìn)行一蝕刻制程所形成。
近來，發(fā)展出許多具有分離的電荷儲存層的二位元記憶體元件的制造方法，但仍存在一些缺點(diǎn)。例如，一些習(xí)知的制造方法所形成的電荷陷入層為彎曲的形狀，造成垂直方向上具有不同的厚度。對電子或電洞注入?yún)^(qū)域而言，此一結(jié)構(gòu)可以減少弱的或是不受控制的電場。
其它習(xí)知技術(shù)可以制造出具有正常垂直厚度的平坦電荷陷入?yún)^(qū)域，但是在將制程整合至此記憶體元件邏輯區(qū)域的制造流程中，并無法有效整合。舉例來說，將快閃記憶體的制造方法整合至邏輯元件的制造流程時，在氧化硅-氮化硅-氧化硅結(jié)構(gòu)中的頂氧化硅層厚度與邏輯晶體管的閘氧化硅層的厚度之間，并非為一最佳的厚度關(guān)系。又舉另一個例子來說，當(dāng)必須對閘氧化層表面進(jìn)行清洗且氧化硅-氮化硅-氧化硅結(jié)構(gòu)的脆弱的頂氧化硅層又暴露出來時，此脆弱的頂氧化硅層將受到破壞。
在習(xí)知的其它方法中，有對氧化硅-氮化硅-氧化硅層進(jìn)行一蝕刻制程，而形成二位元的隔離區(qū)域，但是此一方法一樣會破壞經(jīng)蝕刻制程后余留下來氧化硅-氮化硅-氧化硅層中脆弱的頂氧化層。
在習(xí)知的其它方法中，包括使用一附加的微影罩幕步驟，此一步驟限制了記憶胞的密度。此外，如果此一罩幕步驟用來定義相對于氧化硅-氮化硅-氧化硅層長度的二位元隔離區(qū)域在橫向上的位置，此罩幕只要稍有對不準(zhǔn)的情狀，將會在氧化硅-氮化硅-氧化硅層上產(chǎn)生明顯的不對稱。
因此，迫切需要一種具有二位元浮置閘極記憶胞陣列的元件的制造方法，以解決上述習(xí)知技術(shù)的問題。

發(fā)明內(nèi)容
本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)，以下僅概略描述本發(fā)明本發(fā)明的觀點(diǎn)。故下述說明并不影響本發(fā)明的申請專利范圍所保護(hù)的范圍。
概略來說，本發(fā)明至少解決了上述習(xí)知浮置閘極記憶體元件制造方法中的一些問題。在一較佳實(shí)施例中，首先提供一基底，且在基底上形成一氧化硅-氮化硅-氧化硅材料層。接著，移除邏輯電路區(qū)中的氧化硅-氮化硅-氧化硅材料層，并形成一氧化硅取代之。其中，此一氧化硅在邏輯電路區(qū)中作為閘氧化層使用。然后，在整個晶圓上形成一保護(hù)層，其材質(zhì)例如是多晶硅。此外，在記憶胞區(qū)中，在埋入式擴(kuò)散區(qū)上形成埋入式擴(kuò)散氧化元件，再于晶圓上形成一附加材料層，較佳的是多晶硅層。其中，此一附加材料層沉積并形成多數(shù)間隙壁元件，且這些間隙壁元件是倚靠著埋入式擴(kuò)散氧化元件。之后，對氧化硅-氮化硅-氧化硅材料層進(jìn)行蝕刻以在記憶胞的二位元之間形形成一隔離溝渠。其中，完成對氧化硅-氮化硅-氧化硅材料層的蝕刻，并穿透氧化硅-氮化硅-氧化硅材料層上方的多晶硅襯里層的制程，是以倚靠在埋入式擴(kuò)散氧化元件的側(cè)壁上的多晶硅間隙壁作為自我對準(zhǔn)的蝕刻罩幕。另外，此多晶硅間隙壁同樣可在蝕刻制程中保護(hù)氧化硅-氮化硅-氧化硅材料層中的頂氧化層。繼之，在隔離溝渠中形成一絕緣體，且在絕緣體上形成閘極導(dǎo)體。
在本實(shí)施例中的電荷儲存結(jié)構(gòu)式具平坦的表面而非曲面，且此制程可有效整合到原件的邏輯電路區(qū)的制程中。例如氧化硅-氮化硅-氧化硅結(jié)構(gòu)中頂氧化層的厚度與邏輯晶體管中閘氧化層的厚度可分別進(jìn)行控制。此外，在對邏輯電路區(qū)中的閘氧化層上表面進(jìn)行清洗時，并不會破壞氧化硅-氮化硅-氧化硅結(jié)構(gòu)中易受破壞的頂氧化層，原因在于進(jìn)行清洗時，是于頂氧化層上覆蓋另一材料層。再者，此一制程將使用高解析度光罩的步驟降到最少。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1～圖13所示為本發(fā)明一較佳實(shí)施例的制造流程剖視圖。
圖14是繪示圖13的結(jié)構(gòu)中相關(guān)元件的俯視圖。
110基底112電荷儲存結(jié)構(gòu)114記憶胞區(qū)116分隔線118邏輯電路區(qū)120、122n型井區(qū)124p型井區(qū)126、128p井摻雜區(qū)
130場氧化層132底介電層134電荷儲存層136頂介電層210閘氧化層212、1310多晶硅層310犧牲材料層412開口414埋入式擴(kuò)散線510、610、1010氧化層810多晶硅間隙壁910隔離溝渠912電荷儲存區(qū)域1210、1212電荷儲存區(qū)域1312硅化鎢層1314控制閘極具體實(shí)施方式
下文中所描述的內(nèi)容，可使習(xí)知此技術(shù)領(lǐng)域者制造及使用本發(fā)明，并詳述其特殊應(yīng)用及操作上所需的必要條件。任何熟習(xí)此技藝者，可輕易對本發(fā)明所揭露的實(shí)施例進(jìn)行修飾，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾。因此，本發(fā)明并不限定于本文中所提及的實(shí)施例，其范圍與本文中所揭露的原則及特征最廣的范圍一致。
圖1～圖13是繪示本發(fā)明一較佳實(shí)施例的制造流程剖面圖。首先，請參閱圖1所示，形成一底材，且在此底材的表面是形成具有電荷儲存結(jié)構(gòu)112的一基底110。在本發(fā)明其它實(shí)施例中，可在基底的表面上或是表面下形成電荷儲存結(jié)構(gòu)，并沒有限定此電荷儲存結(jié)構(gòu)一定要在基底的表面上或是表面下，且電荷儲存結(jié)構(gòu)的型態(tài)也不限于本實(shí)施例所提出的型態(tài)。
接著，將在圖1的底材上形成邏輯元件及記憶體元件。如圖1所繪示，在分隔線116右邊的區(qū)域?yàn)橛洃洶麉^(qū)114，在分隔線116左邊的區(qū)域?yàn)檫壿嬰娐穮^(qū)118?；旧希洃洶麉^(qū)與邏輯電路區(qū)的差別在于，在記憶胞區(qū)具有浮置閘極晶體管，而在邏輯電路區(qū)具有習(xí)知的場效晶體管。如圖1所繪示的基底110包括在邏輯電路區(qū)118中有n型井區(qū)120、p型井區(qū)124、p井摻雜區(qū)126及場氧化層130，另一方面，在記憶胞區(qū)114中有n型井區(qū)122、p井摻雜區(qū)128。雖然在圖1中邏輯電路區(qū)與記憶胞區(qū)為兩分離的區(qū)域，但是在其它實(shí)施例中，單一晶圓中會有記憶胞區(qū)分布在多數(shù)個邏輯電路區(qū)中，且反之亦然。
在非揮發(fā)性記憶體中，電荷儲存結(jié)構(gòu)112是為一用以儲存電荷的材料層。典型的電荷儲存結(jié)構(gòu)112是由三層材料層所組成，即一底氧化層132、一電荷儲存層134及一頂氧化層136。其中，底氧化層132與頂氧化層136的材質(zhì)例如是氧化硅。電荷儲存層134的材質(zhì)例如是導(dǎo)體材料(如多晶硅或是金屬)，其材質(zhì)也可以是電荷陷入材料，例如是介電材料中的氮化硅、三氧化二鋁(Al2O3)、氫氟氧化硅(HFOx)、氧化鋯(ZrO)或是其它金屬氧化硅。在其他較佳實(shí)施例中，電荷儲存結(jié)構(gòu)112并不一定為圖1中所示的三層結(jié)構(gòu)。其它種類的電荷陷入材料層的形式，例如是電荷儲存位置分散且遍部于一材料層的部分地區(qū)或是全部的材料層。其中，此材料層可由多數(shù)層的次材料層所組成的復(fù)核材料層，且材料層可以視其操作條件的需要進(jìn)行圖案化制程。然而，上述各實(shí)施例并不用以限定本發(fā)明。
請參閱圖1，本發(fā)明一較佳實(shí)施例中，電荷儲存結(jié)構(gòu)112為三層材料層堆疊的結(jié)構(gòu)，底氧化層132與頂氧化層136的材質(zhì)例如是氧化硅，且電荷儲存層134的材質(zhì)例如是氮化硅。因此，電荷儲存結(jié)構(gòu)112是為一氧化硅-氮化硅-氧化硅結(jié)構(gòu)。而在一硅基底上形成氧化硅-氮化硅-氧化硅結(jié)構(gòu)的技術(shù)為習(xí)知此技術(shù)著所熟知，在此不再贅述。
在一些習(xí)知的制程中，與邏輯電路制程整合之后，氧化硅-氮化硅-氧化硅結(jié)構(gòu)中的頂氧化層與邏輯電路區(qū)中習(xí)知場效晶體管的閘氧化層之間會有一互相依存的關(guān)系。特別是，在許多制程中，氧化硅層是為在晶圓上各區(qū)域沉積一材料層所形成，導(dǎo)致氧化硅-氮化硅-氧化硅結(jié)構(gòu)中的頂氧化層與邏輯電路區(qū)中習(xí)知場效晶體管的閘氧化層會具有相同的厚度。為了避免這個問題發(fā)生，在圖1中的氧化硅-氮化硅-氧化硅結(jié)構(gòu)沉積之后，在氧化硅-氮化硅-氧化硅結(jié)構(gòu)上形成一光阻層(未繪示)，并移除邏輯電路區(qū)118上的光阻層。請參照圖2，對氧化硅-氮化硅-氧化硅復(fù)合材料層進(jìn)行一蝕刻制程，以移除邏輯電路區(qū)118上的氧化硅-氮化硅-氧化硅復(fù)合材料層，蝕刻的方式例如是進(jìn)行一以甲烷為反應(yīng)氣體源的干式蝕刻制程。較佳的是，在基底110的硅材料損失小于50埃時停止此一蝕刻制程，并在暴露出來的硅基底110上形成一閘氧化層210，其厚度約為150埃，形成的方法例如是進(jìn)行一熱制程。采用本發(fā)明的方法，閘氧化層210的厚度可以獨(dú)立出來，不需和記憶胞區(qū)114內(nèi)電荷儲存結(jié)構(gòu)112的頂氧化層的相同。
然后，如圖2所示，移除記憶胞區(qū)114上的光阻層，并在元件表面上形成一多晶硅層212。在其它實(shí)施例中，可用硅化鍺(SiGe)取代多晶硅。其中，多晶硅層212沉積的厚度例如是50?！?000埃，形成的方式例如是以硅甲烷(SiH4)為反應(yīng)氣體源進(jìn)行一爐管制程。在對記憶胞區(qū)114進(jìn)行一蝕刻制程時，多晶硅層212在邏輯電路區(qū)可作為罩幕層使用。另一方面，在進(jìn)行一蝕刻制程以形成隔離區(qū)域時，以及對邏輯電路區(qū)118內(nèi)閘氧化層的后續(xù)清洗制程中，多晶硅層212可用以保護(hù)電荷儲存結(jié)構(gòu)112中頂氧化層136易受破壞的上表面。
接下來，請參閱圖3所示，沉積一犧牲材料層310，其材質(zhì)例如是氮化硅，厚度例如是1000?！?000埃之間，形成的方法例如是以氨(NH4)/二氯硅烷(SiH2Cl2)/氮?dú)?N2)為反應(yīng)氣體源進(jìn)行一爐管制程。
再來，請參閱圖4所示，在元件表面上形成一光阻層(未繪示)，并且利用一光罩暴露出埋入式擴(kuò)散區(qū)域。此埋入式擴(kuò)散區(qū)域延伸于一個以上的記憶胞下方，形成一條導(dǎo)體N+摻雜線(字元線)。接著，在此埋入式擴(kuò)散區(qū)域進(jìn)行一個四個步驟的蝕刻制程。首先，以甲烷(CH4)與溴化氫(HBr)為反應(yīng)氣體源對氮化硅犧牲材料層310進(jìn)行蝕刻。第二個步驟，以溴化氫/氧電漿對多晶硅層212進(jìn)行蝕刻，并以頂氧化層136作為蝕刻終止層。第三個步驟，以四氟化碳(CF4)為電漿源對氮化硅電荷儲存層134上方的頂氧化層136進(jìn)行蝕刻。最后，以溴化氫、六氟化硫(SF6)及三氟化碳(CHF3)為蝕刻氣體對氮化硅電荷儲存層134進(jìn)行蝕刻，并以底氧化層132作為蝕刻終止層。依照上述蝕刻步驟，在埋入式擴(kuò)散區(qū)上方的材料層中形成一開口412。然后，以氮化硅犧牲材料層310及多晶硅層212作為罩幕，穿過開口412進(jìn)行一離子植入制程，以形成埋入式擴(kuò)散線414。其中，離子植入制程是包括數(shù)個植入制程，例如是進(jìn)行爐管回火制程、爐管氧化制程及快速熱氧化制程。埋入式擴(kuò)散線414在記憶胞區(qū)114中，定義出記憶胞晶體管的橫向延伸區(qū)域。因此，在每一個記憶胞中，一個埋入式擴(kuò)散線414作為源極，而另一個埋入式擴(kuò)散線414作為汲極。此外，基底110橫向延伸于兩埋入式擴(kuò)散線414之間的部分是組成晶體管的通道區(qū)，且電荷儲存結(jié)構(gòu)112橫向延伸于一對埋入式擴(kuò)散線414之間的部分是包含一浮置閘極。
如上所述，一特殊材料層在一特殊制程步驟中作為罩幕層使用，在此特殊制程進(jìn)行的過程中出現(xiàn)上面的材料層，不論是上層材料層或是中間的材料層，都會被圖案化而具有和特殊材料層相同的圖案。換句話說，如果此一結(jié)構(gòu)包括兩相同圖案的材料層，其中一材料層或是兩相同圖案的材料層，皆可在一特殊制程中作為罩幕層使用。在此一特殊制程中出現(xiàn)的放在特殊材料層下面的材料層，都具有和特殊材料層相同的圖案，在特殊制程步驟中，無法阻止特殊材料層作為罩幕層使用。其中，材料層在其它材料層“上方”或是“下方”意指在各種不同的實(shí)施例中，此材料層之間是藉由一層或是多層中間層所分隔。如果沒有中間層，稱之為“直接上方”或是“直接下方”。同樣的詮釋方式，可用以解釋這里所提及的把其它材料層放在上面、把其它材料層放在下面或是放在其它材料層上方。
接下來，請參閱圖5所示，形成另一氧化層510，其形成的方式例如是進(jìn)行一高密度電漿化學(xué)汽相沉積法，厚度例如在1000?！?000埃之間。其中，氧化層510是形成在元件的表面上，填滿開口412并覆蓋埋入式擴(kuò)散線414。然后，請參照圖6，除了邏輯電路區(qū)118外，在結(jié)構(gòu)上形成一光阻層(未繪示)。下一步，對氧化層510進(jìn)行一回蝕刻制程，并以氮化硅犧牲材料層310作為蝕刻終止層。隨后進(jìn)行的蝕刻制程例如是，以四氟化碳及三氟化碳為反應(yīng)氣體進(jìn)行一干式蝕刻制程，此一主制程具有一蝕刻終止點(diǎn)，再以八氟化碳(C4F8)、氮?dú)饧耙谎趸?CO)進(jìn)行一具有時間控制的過蝕刻制程。繼之，移除晶片上的光阻層，并將晶圓進(jìn)行一氧化浸潤制程，使氮化硅犧牲材料層310邊緣暴露出來。此時余留在埋入式擴(kuò)散線414上方開口412中的氧化層510是形成氧化層610，且氧化層610將用于后續(xù)自對準(zhǔn)的制程步驟中。在此可以看到，氧化層610具有延伸的側(cè)壁(未標(biāo)示)且高于電荷儲存結(jié)構(gòu)112中頂氧化層136的上表面。
接著，請參閱圖7所示，移除氮化硅犧牲材料層310，移除的方法例如是以稀釋氟化氫(DHF)、磷酸(H3PO4)及氯化硫(SCl)為剝除劑進(jìn)行一剝除制程。此時，閘氧化層210及多晶硅層212余留在元件的邏輯電路區(qū)中，另一方面多晶硅層212余留在記憶胞區(qū)114中，以保護(hù)電荷儲存結(jié)構(gòu)112中的頂氧化層136。然后，請參閱圖8所示，在晶圓上沉積一層襯里多晶硅層(未標(biāo)示)，其厚度例如是50?！?00埃，其形成方法例如是以硅甲烷為反應(yīng)氣體源進(jìn)行一爐管制程。其中，襯里多晶硅層加厚在閘氧化層210及電荷儲存結(jié)構(gòu)112上多晶硅層212的厚度。此外，襯里多晶硅層形成于記憶胞區(qū)氧化層610的上表面上，且更進(jìn)一步在氧化層610的側(cè)壁形成多晶硅間隙壁810。在一些實(shí)施例中，圖8中的襯里多晶硅層其材質(zhì)并不一定要和圖2中的多晶硅層212相同。在本實(shí)施例中，襯里多晶硅層與多晶硅層212是為同一材質(zhì)，多晶硅間隙壁810在垂直方向上的厚度大于電荷儲存結(jié)構(gòu)112上方用以保護(hù)電荷儲存結(jié)構(gòu)112的襯里多晶硅層，所以在進(jìn)行蝕刻制程時，在穿透多晶硅間隙壁810之前會先穿透電荷儲存結(jié)構(gòu)112上的襯里多晶硅層。這里所提及的“垂直”指的是垂直于基底的表面，任何特膜層的“垂直”方向可能會也可能不會一致，原因在于膜層的表面呈現(xiàn)傾斜或是不平坦，是因?yàn)樵谀由纤M(jìn)行的各種制程步驟及各種非重共平面特性所導(dǎo)致。這里指的“橫向”大體上是和基底面平行的方向。
因此，在進(jìn)行圖8中的制程步驟后，此晶圓包括一基底110，此基底110包括一記憶胞區(qū)114及一邏輯電路區(qū)118。其中，在記憶胞區(qū)114中，晶圓具有一電荷儲存結(jié)構(gòu)112，此電荷儲存結(jié)構(gòu)112具有一氧化硅-氮化硅-氧化硅結(jié)構(gòu)，以及在電荷儲存結(jié)構(gòu)112上具有用以保護(hù)電荷儲存結(jié)構(gòu)112的襯里多晶硅層212。另外，埋入式擴(kuò)散氧化層610配置在基底110中相對應(yīng)的埋入式擴(kuò)散線414上方并垂直延伸穿透電荷儲存結(jié)構(gòu)112至電荷儲存層134。其中，埋入式擴(kuò)散氧化層610上具有一側(cè)壁，側(cè)壁是高于電荷儲存結(jié)構(gòu)112的上表面并鄰接于埋入式擴(kuò)散氧化層610，更進(jìn)一步在電荷儲存結(jié)構(gòu)112上沿著的埋入式擴(kuò)散氧化層610的側(cè)壁形成一多晶硅間隙壁810。另一方面，在邏輯電路區(qū)118中，多晶硅層212形成在閘氧化層210上，并保護(hù)閘氧化層210，且該閘氧化層210位于基底110上方。
然后，請參閱圖9所示，除了晶圓上的記憶胞區(qū)114之外，在晶圓上形成一光阻層(未繪示)。接著，對記憶胞區(qū)114進(jìn)行一非等向性蝕刻制程，在每一記憶胞中形成一自我對準(zhǔn)的隔離溝渠910。此一制程步驟是用以隔離氧化硅-氮化硅-氧化硅電荷陷入材料中的閘極節(jié)點(diǎn)，且氧化硅-氮化硅-氧化硅結(jié)構(gòu)中的閘極可以控制電場，進(jìn)而控制電子或是電洞陷入于氧化硅-氮化硅-氧化硅結(jié)構(gòu)中。其中，此一蝕刻制程例如是以溴化氫(HBr)/氧電漿進(jìn)行一蝕刻制程并穿過多晶硅層212，并以頂氧化層136為蝕刻終止層。然后，以四氟化碳為反應(yīng)氣體源進(jìn)行一蝕刻制程并穿過頂氧化層136，并以電荷儲存層134為蝕刻終止層。接下來，以溴化氫、六氟化硫及三氟化碳為反應(yīng)氣體源進(jìn)行一蝕刻制程并穿過電荷儲存層134，并以底氧化層132為蝕刻終止層。在其它實(shí)施例中，若有需要的話更可以進(jìn)行蝕刻制程以穿過底氧化層132。在圖9的制程步驟中，使用多晶硅間隙壁810作為罩幕，以進(jìn)行自我對準(zhǔn)的蝕刻制程，因此可保護(hù)易受破壞的頂氧化層136。如同所看到的，在進(jìn)行圖9中的制程步驟后，在每一個記憶胞中形成兩個狹窄的電荷儲存區(qū)域912，且位于兩相鄰的氧化層610的相對的側(cè)壁上，并藉由隔離溝渠910進(jìn)行電性隔離。
再則，請參閱圖10～圖12所示，是繪示填滿隔離溝渠910的三步驟制程。首先，請參閱圖10所示，移除晶圓上的光阻層并在基底110上形成一氧化層1010，其是由絕緣材料所形成的，其厚度例如是500埃～2000埃。較佳的是，此氧化層1010例如是以四乙基鄰硅酸鹽為反應(yīng)氣體源所形成的氧化層。其中此氧化層1010填滿隔離溝渠910，并形成于晶圓橫向表面上。請參照圖11及圖12，分別對邏輯電路區(qū)118與記憶胞區(qū)114中的氧化層1010進(jìn)行回蝕刻制程。更詳盡的說，首先，請參照圖11，除了邏輯電路區(qū)118之外，在晶圓上形成一光阻層。接著，對被光阻層所暴露出來的氧化層1010進(jìn)行一蝕刻制程，并以多晶硅層212為蝕刻終止層，因此可移除邏輯電路區(qū)118中全部的氧化層1010。然后，請參考圖12，首先，移除光阻層并暴露出記憶胞區(qū)114中的氧化層1010，例如是進(jìn)行一氧化浸潤制程以回蝕刻此氧化層1010。此蝕刻制程將一直進(jìn)行，直到晶片上隔離溝渠910中的氧化層1010高度約和電荷儲存結(jié)構(gòu)112的上表面一樣高為止。
在其它實(shí)施例中，此一蝕刻制程會停止于隔離溝渠910中的氧化層1010仍具有較高的高度的時候，或是在進(jìn)行蝕刻制程之后，氧化層1010的高度會低于電荷儲存結(jié)構(gòu)112的上表面。不論如何，形成在隔離溝渠910中的氧化層1010，至少要高于電荷儲存結(jié)構(gòu)112中電荷儲存材料的上表面，以維持電荷儲存材料與閘極導(dǎo)體層(將于后續(xù)制程步驟形成)間的電性絕緣。請參照圖10，在圖10的范例中，電荷儲存材料例如是三明治結(jié)構(gòu)中，夾在頂氧化層136與底氧化層132間的電荷儲存層134，而在圖12中，在隔離溝渠910中的氧化層1010經(jīng)蝕刻后的高度，至少要高于電荷儲存層134的上表面。然而，較佳的是，此一蝕刻制程停在隔離溝渠910中氧化層1010的上表面和電荷儲存結(jié)構(gòu)112的上表面在同一平面的時候，可提供控制閘極(于后續(xù)制程中形成)在通道區(qū)的延伸區(qū)中有一共同的底面。
另外，在形成控制閘極多晶硅之前，先對隔離溝渠910中的氧化層1010上表面進(jìn)行一清洗制程，例如是利用氫氟酸進(jìn)行清洗。其中，多晶硅層212可以保護(hù)閘氧化層210在清洗過程中不會受到破壞。
如圖12所示，進(jìn)行一氧化浸潤制程后留下一結(jié)構(gòu)，在此結(jié)構(gòu)中每一記憶胞由橫向相鄰的兩埋入式擴(kuò)散線414(字元線)所界定，且此結(jié)構(gòu)在橫向兩埋入式擴(kuò)散線414之間具有一電荷儲存結(jié)構(gòu)112。此外，被氧化材料填滿的隔離溝渠910，是用以隔離電荷儲存結(jié)構(gòu)112中兩相對的電荷儲存區(qū)域1210及1212，且電荷儲存區(qū)域1210及1212是配置于相對的多晶硅間隙壁810下方。雖然多晶硅間隙壁810是導(dǎo)體，但是藉由電荷儲存結(jié)構(gòu)112中的頂氧化層136與電荷儲存區(qū)域1210及1212進(jìn)行隔離。在邏輯電路區(qū)118中，閘氧化層210是配置于多晶硅層212下方。
在另一較佳實(shí)施例中，間隙壁是絕緣體而非導(dǎo)體，則在此實(shí)施例中的間隙壁會被移除。較佳的是，間隙壁是導(dǎo)體，且其材質(zhì)為多晶硅，如此一來，就能夠不必再多一道步驟以移除間隙壁。
接著，請參閱圖13所示，在晶圓上沉積另一多晶硅層1310，再在多晶硅層1310上形成一硅化金屬層，是為硅化鎢層1312。其中，多晶硅層1310填滿多晶硅間隙壁810間的缺口，因此在每一個記憶胞的通道區(qū)上形成一均均的導(dǎo)體材料。而且，多晶硅層1310與硅化鎢層1312的復(fù)合層高度高于基底110上的氧化層610，因此，此復(fù)合層可被圖案化而形成記憶胞陣列的控制閘極。然后，進(jìn)行一微影蝕刻制程以圖案化多晶硅層1310與硅化鎢層1312的復(fù)合層，并形成邏輯電路區(qū)118中場效晶體管的控制閘極(未標(biāo)示)，以及記憶胞區(qū)114中的控制閘極1314。
由上述可知，圖1～圖13的實(shí)施例制造出二位元記憶胞，其中電荷儲存結(jié)構(gòu)是為平坦的表面，例如在橫向延伸的范圍均具有大體上一致的厚度，且因此更容易控制電子和電洞在電荷儲存區(qū)域中的分布。(這里所謂的“大體上一致的厚度”指的是在制程的容忍范圍內(nèi)。舉例來說，經(jīng)由單一步驟形成一材料層，其中在整個表面上沉積一相對平坦的材料層，很可能會有“大體上一致的厚度”，但是不一定會有“大體上一致的高度”，例如在一凸起或是升高的底材料層上形成此材料層。)其中，此平坦的電荷儲存結(jié)構(gòu)是起因于在制程的早期階段中，于一平坦的下層材料層(基底)上形成，再進(jìn)行一選擇性蝕刻，而非在之后的步驟才形成隔離的電荷儲存結(jié)構(gòu)。
另一方面，在圖1～圖13的實(shí)施例中，有效的將元件中的邏輯電路區(qū)的制程進(jìn)行整合。更詳盡的說，例如氧化硅-氮化硅-氧化硅結(jié)構(gòu)中頂氧化層的厚度與邏輯晶體管中閘氧化層的厚度可分別進(jìn)行控制。舉例另一個例子來說，在對邏輯電路區(qū)中的閘氧化層上表面進(jìn)行清洗時，并不會破壞氧化硅-氮化硅-氧化硅結(jié)構(gòu)中易受破壞的頂氧化層，原因在于進(jìn)行清洗時，是于頂氧化層上覆蓋另一材料層。此外，在對氧化硅-氮化硅-氧化硅結(jié)構(gòu)進(jìn)行一蝕刻制程以形成二位元隔離區(qū)域時，氧化硅-氮化硅-氧化硅結(jié)構(gòu)余留下來的部分，因?yàn)樵谄渖戏礁采w多晶硅間隙壁，所以不會受到破壞。
此外，在圖1～圖13的實(shí)施例中，需要兩道高解析度的光罩步驟，也就是在圖4中定義出埋入式擴(kuò)散線，以及在圖13中圖案化形成3個多晶硅控制閘極。至于，在電荷儲存結(jié)構(gòu)中的隔離溝渠是利用自我對準(zhǔn)的蝕刻制程形成，毋須在此步驟中多加一道高解析度的光罩步驟。
圖14是繪式圖13中元件的記憶胞區(qū)114經(jīng)圖案化后部分區(qū)域的上視圖。如圖14所示，記憶胞形成一規(guī)則的陣列，其中每一條埋入式擴(kuò)散線414(位元線)在Y方向上延伸并穿過至少一個記憶胞，并橫穿過下方至少一個控制閘極1314。上述所謂記憶胞陣列，簡單的說就是多于一個記憶胞的結(jié)構(gòu)。典型的陣列具有一規(guī)則的結(jié)構(gòu)，如圖14中所繪示，但是此一規(guī)則的結(jié)構(gòu)并不是必要的。
在本文中，當(dāng)提及“第一”或是“第二”以用來描述材料層或是元件時，這些文字是用以提供結(jié)構(gòu)上的區(qū)別，以及在后續(xù)提及這些元件時能夠明確的指出此一元件。其中，這些文字并不意指具有時間順序的關(guān)系。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾。例如，當(dāng)進(jìn)行一特殊步驟時，作為說明的特定化學(xué)物質(zhì)設(shè)定完成后，習(xí)知此技藝者將能夠以許多替代的化學(xué)物跟反應(yīng)機(jī)制來進(jìn)行此一特殊步驟。另外，沒有任何的限制，可藉由參考本發(fā)明所提出的實(shí)施例，在這個技術(shù)領(lǐng)域的任何專利應(yīng)用進(jìn)行描述、聯(lián)想或是合并的各種變化。本文中所提出的實(shí)施例是用以解釋本發(fā)明的原則及實(shí)際的應(yīng)用，因此熟知此一技術(shù)領(lǐng)域者，可經(jīng)由本發(fā)明所提出的各實(shí)施例加以修飾，而設(shè)計出適合于特殊應(yīng)用的功能。因此本發(fā)明的保護(hù)范圍當(dāng)視后附的申請專利范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其包括以下步驟提供一材料，該材料包括具有一記憶胞區(qū)的一基底，該基底中具有形成于該記憶胞區(qū)中的一復(fù)合電荷儲存結(jié)構(gòu)，且在該復(fù)合電荷儲存結(jié)構(gòu)上形成一保護(hù)襯里材料層，該材料更包括在該記憶胞區(qū)中多數(shù)個埋入式擴(kuò)散氧化元件，該些埋入式擴(kuò)散氧化元件是至少覆蓋于該基底中相對應(yīng)的多數(shù)個埋入式擴(kuò)散區(qū)上，該些埋入式擴(kuò)散氧化元件垂直延伸穿過該復(fù)合電荷儲存結(jié)構(gòu)，至少向下穿過該復(fù)合電荷儲存結(jié)構(gòu)的所有電荷儲存次材料層，該埋入式擴(kuò)散氧化元件具有多數(shù)個側(cè)壁，且該些側(cè)壁高于該復(fù)合電荷儲存結(jié)構(gòu)的上表面，且該復(fù)合電荷儲存結(jié)構(gòu)是鄰接于該些埋入式擴(kuò)散氧化元件，該復(fù)合電荷儲存結(jié)構(gòu)更具有橫向延伸于兩埋入式擴(kuò)散氧化元件之間的一隸屬部分，該材料更包括多數(shù)個間隙壁元件，且該些間隙壁元件位在該復(fù)合電荷儲存結(jié)構(gòu)上，并倚靠著該些埋入式擴(kuò)散氧化元件的該些側(cè)壁；以該些間隙壁元件為罩幕，進(jìn)行一蝕刻制程穿過該復(fù)合電荷儲存結(jié)構(gòu)的該隸屬部分以形成一溝渠，至少向下穿過該復(fù)合電荷儲存結(jié)構(gòu)的所有電荷儲存次材料層；在該溝渠中形成一絕緣體，該絕緣體的一高度至少要高于該復(fù)合電荷儲存結(jié)構(gòu)的該電荷儲存次材料層的上表面；以及形成一閘極導(dǎo)體并覆蓋該復(fù)合電荷儲存結(jié)構(gòu)的該隸屬部分的至少一部分上。
2.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在提供該材料的步驟中，所提供的該材料中的該復(fù)合電荷儲存結(jié)構(gòu)包括一復(fù)合材料層，且該復(fù)合材料層具有一底絕緣次材料層，該底絕緣次材料層上方為一電荷儲存次材料層，該電荷儲存次材料層上方為一頂絕緣次材料層，其中，進(jìn)行蝕刻制程以形成該溝渠的步驟中，至少蝕刻至下方該復(fù)合電荷儲存結(jié)構(gòu)的該電荷儲存次材料層，其中，在該溝渠中形成該絕緣體的步驟中，該絕緣體的一高度至少高于該電荷儲存次材料層的上表面。
3.根據(jù)權(quán)利要求2所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在該溝渠中形成該絕緣體的步驟中，該絕緣體的一高度大體上和該復(fù)合電荷儲存結(jié)構(gòu)的上表面共平面。
4.根據(jù)權(quán)利要求2所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在提供該材料的步驟中，所提供的該材料中的該電荷儲存次材料層包括一電荷陷入材料。
5.根據(jù)權(quán)利要求4所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中所述的電荷陷入材料包括氮化硅。
6.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中提供該材料的步驟包括提供一預(yù)備材料，該預(yù)備材料具有該基底、該復(fù)合電荷儲存結(jié)構(gòu)、該保護(hù)襯里材料層及該些埋入式擴(kuò)散氧化元件；以及在該預(yù)備材料至少一部分上形成該些間隙壁元件。
7.根據(jù)權(quán)利要求6所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在該預(yù)備材料至少一部分上形成該些間隙壁元件的步驟，包括在該復(fù)合電荷儲存結(jié)構(gòu)的該隸屬部分的橫向延伸上形成一間隙壁材料，且該些間隙壁材料沿著側(cè)壁形成。
8.根據(jù)權(quán)利要求7所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中所述的間隙壁材料與保護(hù)襯里材料層的材質(zhì)是為相同的材質(zhì)。
9.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中所述的間隙壁材料與該保護(hù)襯里材料層的材質(zhì)是為相同的材質(zhì)。
10.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中該些間隙壁元件是具有導(dǎo)電性。
11.根據(jù)權(quán)利要求10所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中該些間隙壁元件與該閘極導(dǎo)體是由相同的材質(zhì)所形成。
12.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在提供該材料的步驟中，包括至少在該記憶胞區(qū)中的基板上形成該復(fù)合電荷儲存結(jié)構(gòu)；至少在該記憶胞區(qū)中的該復(fù)合電荷儲存結(jié)構(gòu)上形成一犧牲材料層；在該埋入式擴(kuò)散區(qū)上形成多數(shù)個開口，且該些開口穿透該犧牲材料層及該復(fù)合電荷儲存結(jié)構(gòu)；以該犧牲材料層為罩幕，植入多數(shù)個埋入式擴(kuò)散；在開口中形成該些埋入式擴(kuò)散氧化元件，且該些埋入式擴(kuò)散氧化元件的一高度高于該復(fù)合電荷儲存結(jié)構(gòu)上表面；以及至少在該記憶胞區(qū)中，移除該犧牲材料層。
13.根據(jù)權(quán)利要求12所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在該些開口中形成該些埋入式擴(kuò)散氧化元件的步驟，包括在該些開口中及該第一犧牲材料至少一部分上沉積一氧化硅，且該氧化硅填滿該些開口，并具有一高度，且該高度高于該犧牲材料層；以及對該氧化硅進(jìn)行一回蝕刻制程，直到該些開口中的該高度低于該犧牲材料層的上表面，及暴露出部分該犧牲材料層為止。
14.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在該溝渠中形成一絕緣體的步驟，包括在該溝渠中、該些間隙壁元件上及該些埋入式擴(kuò)散氧化元件上形成一氧化硅；以及對該氧化硅進(jìn)行一回蝕刻制程，直到該溝渠中的該氧化硅與該復(fù)合電荷儲存結(jié)構(gòu)的該頂絕緣次材料層的上表面具有相同的該高度，及暴露出部分該些間隙壁元件為止。
15.根據(jù)權(quán)利要求14所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中形成該閘極導(dǎo)體的步驟，包括在該些間隙壁元件上、該溝渠中的該氧化硅上及該些埋入式擴(kuò)散氧化元件上形成一閘極導(dǎo)體材料，且該閘極導(dǎo)體材料電性接觸于該些間隙壁元件。
16.根據(jù)權(quán)利要求15所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中所述的閘極導(dǎo)體材料與該些間隙壁元件是由相同的材質(zhì)所形成。
17.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中形成該閘極導(dǎo)體的步驟，包括在該些埋入式擴(kuò)散氧化元件至少一部分上形成該閘極導(dǎo)體。
18.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其包括在一邏輯電路區(qū)而非該記憶胞區(qū)中形成一閘氧化層的步驟，且該閘氧化層具有一厚度，且該厚度和該記憶胞區(qū)中該復(fù)合電荷儲存結(jié)構(gòu)的該頂絕緣次材料層的厚度不同。
19.根據(jù)權(quán)利要求18所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中所述的閘氧化層具有一厚度，且該厚度大于該記憶胞區(qū)中該復(fù)合電荷儲存結(jié)構(gòu)的該頂絕緣次材料層的厚度。
20.根據(jù)權(quán)利要求1所述的具有二位元浮置閘極記憶胞的元件的制造方法，其中該材料更具有一邏輯電路區(qū)，其特征在于提供該材料的步驟，包括在該基底上形成該復(fù)合電荷儲存結(jié)構(gòu)；在該邏輯電路區(qū)中移除該復(fù)合電荷儲存結(jié)構(gòu)，至少移除至下方的該底絕緣次材料層；以及在該邏輯電路區(qū)形成一閘氧化層。
21.根據(jù)權(quán)利要求20所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中提供該材料的步驟，更包括在該記憶胞區(qū)的該復(fù)合電荷儲存結(jié)構(gòu)上及該邏輯電路區(qū)的該閘氧化層上，形成該保護(hù)襯里材料層。
22.根據(jù)權(quán)利要求21所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中提供該材料的步驟，更包括在形成該保護(hù)襯里材料層之后，在該記憶胞區(qū)中形成該些埋入式擴(kuò)散氧化元件及該些間隙壁元件。
23.根據(jù)權(quán)利要求22所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其更包括在提供該材料的步驟之后，及在進(jìn)行蝕刻步驟以形成該溝渠之前，在該基底上成一光阻層，是于進(jìn)行圖案化形成該溝渠時，用以保護(hù)該邏輯電路區(qū)。
24.根據(jù)權(quán)利要求23所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其更包括在進(jìn)行蝕刻步驟以形成該溝渠之后，及在形成該閘極導(dǎo)體的步驟之前，移除該光阻層。
25.根據(jù)權(quán)利要求21所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其更包括在該邏輯電路區(qū)中多數(shù)個選定的區(qū)域上暴露出該閘氧化層。
26.一種具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其包括以下步驟提供一材料，該材料包括具有一記憶胞區(qū)的一基底，該記憶胞區(qū)具有多數(shù)個位元胞配置在一陣列中，該基底中具有形成于該記憶胞區(qū)中的一復(fù)合電荷儲存結(jié)構(gòu)，且在該復(fù)合電荷儲存結(jié)構(gòu)上形成一保護(hù)襯里材料層，該材料更包括在該記憶胞區(qū)中多數(shù)個氧化元件，該些氧化元件是至少覆蓋于該基底中相對應(yīng)的多數(shù)條埋入式位元線上，該些氧化元件垂直延伸穿過該復(fù)合電荷儲存結(jié)構(gòu)，至少向下穿過該復(fù)合電荷儲存結(jié)構(gòu)的所有電荷儲存次材料層，各該埋入式字元線是橫向延伸穿過該記憶胞區(qū)中的多數(shù)個記憶胞，該氧化元件具有多數(shù)個側(cè)壁，且該些側(cè)壁高于該復(fù)合電荷儲存結(jié)構(gòu)的上表面，且該復(fù)合電荷儲存結(jié)構(gòu)是鄰接于該些氧化元件，在該記憶體區(qū)中的各該位元胞是由相對應(yīng)的一對氧化元件，及橫向延伸于相對應(yīng)且相鄰接的兩氧化元件之間的一隸屬部分所定義出來，各該位元胞更包括多數(shù)個間隙壁元件，且該些間隙壁元件位在該復(fù)合電荷儲存結(jié)構(gòu)上，并倚靠著該些氧化元件的該些側(cè)壁，以定義該些位元胞；以該些間隙壁元件為罩幕，進(jìn)行一蝕刻制程穿過各該位元胞的該復(fù)合電荷儲存結(jié)構(gòu)的該隸屬部分以形成多數(shù)個溝渠，至少向下穿過該復(fù)合電荷儲存結(jié)構(gòu)的所有電荷儲存次材料層；在該些溝渠中形成一絕緣體，該絕緣體的一高度至少要高于該復(fù)合電荷儲存結(jié)構(gòu)的該電荷儲存次材料層的上表面；以及形成一閘極導(dǎo)體并覆蓋各該位元胞的該復(fù)合電荷儲存結(jié)構(gòu)的該隸屬部分的至少一部分上。
27.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中在提供該材料的步驟中，所提供的該材料中的該復(fù)合電荷儲存結(jié)構(gòu)包括一復(fù)合材料層，且該復(fù)合材料層具有一底絕緣次材料層，該底絕緣次材料層上方為一電荷陷入次材料層，該電荷陷入次材料層上方為一頂絕緣次材料層，其中，進(jìn)行蝕刻制程以形成該些溝渠的步驟中，至少蝕刻至下方該復(fù)合電荷儲存結(jié)構(gòu)的該電荷陷入次材料層，其中，在該些溝渠中形成該絕緣體的步驟中，該絕緣體的一高度大體上和該復(fù)合電荷儲存結(jié)構(gòu)的上表面共平面。
28.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中提供該材料的步驟，包括提供一預(yù)備材料，該預(yù)備材料具有該基底、該復(fù)合電荷儲存結(jié)構(gòu)、該保護(hù)襯里材料層及該些氧化元件；以及在該預(yù)備材料至少一部分上形成該些間隙壁元件。
29.根據(jù)權(quán)利要求28所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中所述的預(yù)備材料至少一部分上形成該些間隙壁元件的步驟，包括在該復(fù)合電荷儲存結(jié)構(gòu)的該隸屬部分的橫向延伸上形成一間隙壁材料，且該些間隙壁材料沿著側(cè)壁形成。
30.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中所述的間隙壁材料與該保護(hù)襯里材料層的材質(zhì)是為相同的材質(zhì)。
31.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中該些間隙壁元件與該閘極導(dǎo)體是具有導(dǎo)電性，且由相同的材料所形成。
32.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中提供該材料的步驟，包括至少在該記憶胞區(qū)中的基板上形成該復(fù)合電荷儲存結(jié)構(gòu)；至少在該記憶胞區(qū)中的該復(fù)合電荷儲存結(jié)構(gòu)上形成一犧牲材料層；在該些埋入式位元線上形成多數(shù)個開口，且該些開口穿透該犧牲材料層及該復(fù)合電荷儲存結(jié)構(gòu)；以該犧牲材料層為罩幕，植入多數(shù)個埋入式位元線擴(kuò)散；在開口中形成該些氧化元件，且該些氧化元件的一高度高于該復(fù)合電荷儲存結(jié)構(gòu)上表面；以及至少在該記憶胞區(qū)中，移除該犧牲材料層。
33.根據(jù)權(quán)利要求32所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中在該些開口中形成該些氧化元件的步驟，包括在該些開口中及該第一犧牲材料至少一部分上沉積一氧化硅，且該氧化硅填滿該些開口，并具有一高度，且該高度高于該犧牲材料層；以及對該氧化硅進(jìn)行一回蝕刻制程，直到該些開口中的該高度低于該犧牲材料層的上表面，及暴露出部分該犧牲材料層為止。
34.根據(jù)權(quán)利要求32所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中在該些溝渠中形成一絕緣體的步驟，包括在該些溝渠中、該些間隙壁元件上及該些氧化元件上形成一氧化硅；以及對該氧化硅進(jìn)行一回蝕刻制程，直到該些溝渠中的該氧化硅與該復(fù)合電荷儲存結(jié)構(gòu)的該頂絕緣次材料層的上表面具有相同的該高度，及暴露出部分該些間隙壁元件為止。
35.根據(jù)權(quán)利要求34所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中所述的閘極導(dǎo)體材料與該些間隙壁元件是由相同的材料所形成，且其中形成該閘極導(dǎo)體的步驟，包括在該些間隙壁元件上、該些溝渠中的氧化硅上及該些埋入式擴(kuò)散氧化元件上形成一閘極導(dǎo)體材料，且該閘極導(dǎo)體材料電性接觸于該些間隙壁元件。
36.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中形成該閘極導(dǎo)體的步驟，包括在該些氧化元件至少一部分上形成該閘極導(dǎo)體。
37.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其包括在一邏輯電路區(qū)而非該記憶胞區(qū)中形成一閘氧化層的步驟，且該閘氧化層具有一厚度，且該厚度和該記憶胞區(qū)中該復(fù)合電荷儲存結(jié)構(gòu)的該頂絕緣次材料層的厚度不同。
38.根據(jù)權(quán)利要求26所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其中該材料更具有一邏輯電路區(qū)，其特征在于提供該材料的步驟，包括在該基底上形成該復(fù)合電荷儲存結(jié)構(gòu)；在該邏輯電路區(qū)中移除該復(fù)合電荷儲存結(jié)構(gòu)，至少移除至下方的該底絕緣次材料層；以及在該邏輯電路區(qū)形成一閘氧化層。
39.根據(jù)權(quán)利要求38所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其中提供該材料的步驟，更包括在該記憶胞區(qū)的該復(fù)合電荷儲存結(jié)構(gòu)上及該邏輯電路區(qū)的該閘氧化層上，形成該保護(hù)襯里材料層；以及在該記憶胞區(qū)中形成該些氧化元件及該些間隙壁元件。
40.根據(jù)權(quán)利要求39所述的具有二位元浮置閘極記憶胞陣列的元件的制造方法，其特征在于其更包括在提供該材料的步驟之后，及在進(jìn)行蝕刻步驟以形成該些溝渠之前，在該基底上成一光阻層，是于進(jìn)行圖案化形成該溝渠時，用以保護(hù)該邏輯電路區(qū)；以及在進(jìn)行蝕刻步驟以形成該些溝渠之后，及在形成該閘極導(dǎo)體的步驟之前，移除該光阻層。
41.一種具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其包括提供一材料，該材料包括具有一記憶胞區(qū)的一基底，該基底中具有形成于該記憶胞區(qū)中的一氧化硅-氮化硅-氧化硅復(fù)合膜層，且在該氧化硅-氮化硅-氧化硅復(fù)合膜層上形成一多晶硅襯里層，該材料更包括在該記憶胞區(qū)中多數(shù)個埋入式擴(kuò)散氧化元件，該些埋入式擴(kuò)散氧化元件是至少覆蓋于該基底中相對應(yīng)的多數(shù)個埋入式擴(kuò)散位元線上，該些埋入式擴(kuò)散氧化元件垂直延伸穿過該氧化硅-氮化硅-氧化硅復(fù)合膜層，至少向下穿過該氧化硅-氮化硅-氧化硅復(fù)合膜層的該氮化硅次材料層，該埋入式擴(kuò)散氧化元件具有多數(shù)個側(cè)壁，且該些側(cè)壁高于該氧化硅-氮化硅-氧化硅復(fù)合膜層的上表面，且該該氧化硅-氮化硅-氧化硅復(fù)合膜層是鄰接于該些埋入式擴(kuò)散氧化元件，該氧化硅-氮化硅-氧化硅復(fù)合膜層更具有橫向延伸于兩埋入式擴(kuò)散氧化元件之間的一隸屬部分，該材料更包括多數(shù)個間隙壁元件，且該些間隙壁元件位在該氧化硅-氮化硅-氧化硅復(fù)合膜層上，并倚靠著該些埋入式擴(kuò)散氧化元件的該些側(cè)壁；以該些間隙壁元件為罩幕，進(jìn)行一蝕刻制程穿過該氧化硅-氮化硅-氧化硅復(fù)合膜層的該隸屬部分以形成一溝渠，至少向下穿過該氧化硅-氮化硅-氧化硅復(fù)合膜層的該氮化硅次材料層；在該溝渠中形成一氧化硅；以及形成一多晶硅閘極導(dǎo)體并覆蓋該氧化硅-氮化硅-氧化硅復(fù)合膜層的該隸屬部分的至少一部分上。
42.根據(jù)權(quán)利要求41所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在提供該材料的步驟，包括提供一預(yù)備材料，該預(yù)備材料具有該基底、該氧化硅-氮化硅-氧化硅復(fù)合膜層、該多晶硅襯里層及該些埋入式擴(kuò)散氧化元件；以及在該氧化硅-氮化硅-氧化硅復(fù)合膜層的該隸屬部分的橫向延伸上形成一間隙壁材料。
43.根據(jù)權(quán)利要求41所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中提供該材料的步驟，包括至少在該記憶胞區(qū)中的基板上形成該氧化硅-氮化硅-氧化硅復(fù)合膜層；至少在該記憶胞區(qū)中的該氧化硅-氮化硅-氧化硅復(fù)合膜層上形成一犧牲材料層；在該埋入式擴(kuò)散位元線上形成多數(shù)個開口，且該些開口穿透該犧牲材料層及該氧化硅-氮化硅-氧化硅復(fù)合膜層；以該犧牲材料層為罩幕，植入多數(shù)個埋入式擴(kuò)散；在該些開口中形成該些埋入式擴(kuò)散氧化元件，且該些埋入式擴(kuò)散氧化元件的一高度高于該氧化硅-氮化硅-氧化硅復(fù)合膜層上表面；以及至少在該記憶胞區(qū)中，移除該犧牲材料層。
44.根據(jù)權(quán)利要求41所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中在該溝渠中形成一氧化硅的步驟，包括在該溝渠中、該些間隙壁元件上及該些埋入式擴(kuò)散氧化元件上形成一氧化硅；以及對該氧化硅進(jìn)行一回蝕刻制程，直到該溝渠中的該氧化硅與該氧化硅-氮化硅-氧化硅復(fù)合膜層的該頂絕緣次材料層的上表面具有相同的該高度，及暴露出部分該些間隙壁元件為止，其中形成該多晶硅閘極導(dǎo)體的步驟，包括在該些間隙壁元件上、該溝渠中的該氧化硅上及該些埋入式擴(kuò)散氧化元件上形成一閘極導(dǎo)體材料，且該閘極導(dǎo)體材料電性接觸于該些間隙壁元件。
45.根據(jù)權(quán)利要求41所述的具有二位元浮置閘極記憶胞的元件的制造方法，其特征在于其中所述的材料更具有一邏輯電路區(qū)，提供該材料的步驟，包括在該基底上形成該氧化硅-氮化硅-氧化硅復(fù)合膜層；在該邏輯電路區(qū)中至少移除該氧化硅-氮化硅-氧化硅復(fù)合膜層中的該頂氧化硅次材料層及該氮化硅次材料層；進(jìn)行移除步驟之后，在該邏輯電路區(qū)中該氧化硅-氮化硅-氧化硅復(fù)合膜層剩余部分的上表面上形成一閘氧化層；在該記憶胞區(qū)的該氧化硅-氮化硅-氧化硅復(fù)合膜層上及該邏輯電路區(qū)的該閘氧化層上，形成該多晶硅襯里層；以及在形成該多晶硅襯里層之后，在該記憶胞區(qū)中形成該些埋入式擴(kuò)散氧化元件及該些間隙壁元件。
全文摘要
一種具有二位元浮置閘極記憶胞的元件的制造方法，首先提供一基底，且在基底上的記憶胞區(qū)中形成一復(fù)合電荷儲存膜層。接著，在復(fù)合電荷儲存膜層上形成一保護(hù)襯里材料層。其中，記憶胞區(qū)更包括在基底中的埋入式擴(kuò)散區(qū)上形成氧化元件，以及在復(fù)合電荷儲存膜層上形成多晶硅間隙壁，且此多晶硅間隙壁倚靠在此氧化元件的側(cè)壁上。此外，更包括以多晶硅間隙壁為罩幕，進(jìn)行一蝕刻制程穿過橫向兩氧化元件間的復(fù)合電荷儲存膜層以形成一隔離溝渠，并在溝渠中形成一絕緣體。然后，形成一閘極導(dǎo)體并覆蓋該復(fù)合電荷儲存結(jié)構(gòu)，且填滿兩氧化元件間的隔離溝渠。
文檔編號H01L21/469GK1707776SQ200510069990
公開日2005年12月14日 申請日期2005年5月11日 優(yōu)先權(quán)日2004年6月10日
發(fā)明者潘錫樹, 黃仲仁 申請人:旺宏電子股份有限公司