專利名稱：在MOSFET結(jié)構(gòu)中形成應(yīng)變Si－溝道的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種如權(quán)利要求1的前序部分中限定的在半導體表面上形成應(yīng)變的Si-層的方法。
而且，本發(fā)明涉及一種包括通過上述方法形成的應(yīng)變的Si-溝道的MOSFET結(jié)構(gòu)。
而且，本發(fā)明涉及一種包括這種具有應(yīng)變的Si溝道的MOSFET結(jié)構(gòu)的半導體器件。
根據(jù)US2002/0008289A1已知一種在MOSFET結(jié)構(gòu)中形成應(yīng)變的Si-溝道的方法。在MOSFET結(jié)構(gòu)中應(yīng)用應(yīng)變的Si-溝道改進了在結(jié)構(gòu)中的電荷載流子遷移率，其允許高速的MOSFET器件。US2002/0008289A1描述了一種包括在柵區(qū)下方的應(yīng)變的Si溝道的MOSFET結(jié)構(gòu)。該溝道是由第一下部Si層、SiGe層和第二上部Si層構(gòu)成的疊層的一部分。
第一下部Si層是單晶層。在該層的頂部上，形成作為外延層的SiGe層。
第二上部Si層以外延的形式形成于該單晶SiGe層上。
已知的是，Si的晶格參數(shù)不同于(小于)SiGe的晶格參數(shù)(作為SiGe晶體的Ge含量的函數(shù))。由于Si晶格和SiGe晶格之間的失配，在SiGe上生長的外延Si層相對于其正常的晶格參數(shù)被應(yīng)變。
在US2002/0008289A1中描述的疊層中，由于SiGe與第一下部Si層的外延關(guān)系，SiGe也被應(yīng)變。
在US6,429,061B1中公開了另一種應(yīng)變的Si溝道結(jié)構(gòu)。在這種情況下，在弛豫的SiGe層上形成應(yīng)變的Si層，即，由于Si-SiGe界面處位錯的存在仍未引起應(yīng)變，弛豫的SiGe層具有與下面的Si表面相同的晶體結(jié)構(gòu)和晶體取向。
不利的是，兩種方法都需要用于Si和SiGe層兩者的外延沉積工藝的嚴格條件。
公知的是，為了避免在以常規(guī)方式生長的應(yīng)變的Si(SS)中形成缺陷，必須生長非常厚的外延SiGe層(厚度為幾微米的數(shù)量級，所謂的“緩沖層”，例如，通過在1.5μm的厚度上將Ge含量從0增加至20％來形成分級弛豫SiGe層。分級緩沖層通常被具有恒定(20％)Ge含量的約0.7μm厚的弛豫SiGe層覆蓋)。厚的弛豫SiGe分級緩沖層的生長和集成存在很大的挑戰(zhàn)。由線性分級緩沖技術(shù)生長的弛豫SiGe層中的螺紋位錯缺陷密度大致為105cm-2(例如，參見J.J.Welser的“The application of strained-silicon/relaxed-silicongermanium heterostructures to metal-oxide-semiconductorfield-effectt ransistors，”Ph.D.dissertation，Dept.Elect.Eng.，Stanford Univ.，Stanford，CA，1994)。在這種工藝中，不能改善缺陷控制，導致將來批量生產(chǎn)工藝的低產(chǎn)量(由此帶來相應(yīng)的高成本)。
明顯的是，最小化弛豫的SiGe層的厚度在幾個方面都是有益的。首先，較薄的弛豫的SiGe層改善了結(jié)構(gòu)的導熱性并降低了自加熱效應(yīng)。第二，其簡化了器件隔離。第三，可降低結(jié)泄漏(由較小能帶隙導致)和結(jié)電容(由較大介電常數(shù)導致)。理想地，SiGe層應(yīng)小于100nm厚，以利用降低的自加熱和隔離配置中的簡化。
另需注意對于未來的CMOS技術(shù)結(jié)點(node)，必須具有在SOI上的SS以確保具有小于～40nm柵長度的MOSFET器件適當?shù)剡\轉(zhuǎn)(相反，所謂的“短溝道效應(yīng)”將使器件不可使用-在這種器件中，柵電極對晶體管溝道區(qū)不具有控制，使得場效應(yīng)作用不可能)。在SOI晶片上的這種SS非常難以制作且通常通過例如弛豫的SiGe來實現(xiàn)。應(yīng)變的Si層可通過組合智能切割(SmartCut)、CMP和選擇性的化學蝕刻工藝來外延生長并鍵合到處理芯片(例如，見Zhiyuan Cheng；Taraschi，G.；Currie，M.T.；Leitz，C.W.；Lee，M.L.；Pitera，A.；Langdo，T.A.；Hoyt，J.L.；Antoniadis，D.A.；Fitzgerald，E.A.“Relaxed silicon-germanium on insulator substrate bylayer transfer”，Journal of Electronic Materials vol.30，no.12L37-9，Dec.2001)，或是標準SIMOX方法的變形(例如見T.Mizuno，S.Takagi，N.Sugiyama，H.Satake，A.Kurobe，andA.Toriumi，“Electron and hole mobility enhancement instrained-Si MOSFETs on SiGe-on-insulator substratesfabricated by SIMOX technology，”IEEE Electron Device Lett.，vol.21，pp.230-232，may 2000)。
本發(fā)明的目的是提供用于在半導體表面上形成應(yīng)變的Si層的可替換方法。通過如權(quán)利要求1的前序部分中限定的方法來實現(xiàn)該目的，特征在于襯底是絕緣體上硅襯底，其包括支撐層、埋置的二氧化硅層和單晶Si表面層，該方法還包括-離子注入Si表面層和外延SiGe層以將Si表面層轉(zhuǎn)換為非晶Si層并將一部分外延SiGe層轉(zhuǎn)換為非晶SiGe層，外延SiGe層的其它部分仍然是單晶SiGe層。
-非晶Si層、非晶SiGe層和剩余的單晶SiGe層在埋置的二氧化硅層形成上疊置層，非晶Si層與埋置的二氧化硅層相鄰。
有利地，根據(jù)本發(fā)明的方法只需要單個外延沉積工藝。由此，在通過使用根據(jù)本發(fā)明的方法形成MOSFET結(jié)構(gòu)中，需要較低熱量平衡。
而且，本發(fā)明涉及一種包括通過如上所述的方法形成的應(yīng)變的Si溝道的MOSFET結(jié)構(gòu)。
此外，本發(fā)明涉及包括含有通過如上所述的方法形成的應(yīng)變的Si溝道的MOSFET結(jié)構(gòu)的半導體器件。
對于教導本發(fā)明的目的，以下描述本發(fā)明的方法和器件的優(yōu)選實施例。本領(lǐng)域技術(shù)人員應(yīng)意識到，可以構(gòu)思并減少本發(fā)明的其它可選和等效實施例，以在不脫離本發(fā)明的真實精神的情況下實施，本發(fā)明的范圍僅由所附的權(quán)利要求來限制。


圖1示出了形成用于MOSFET結(jié)構(gòu)的應(yīng)變的Si溝道的襯底的截面圖；圖2示出了在第一處理階段之后的襯底的截面圖；圖3示出了在第二處理階段期間襯底的截面圖；圖4示出了在隨后的處理階段之后襯底的截面圖；圖5示出了在晶片鍵合工藝之后的第一實施例中的襯底截面圖；圖6示出了在進一步處理階段之后的第一實施例中的襯底截面圖；圖7示出了在最后處理階段之后在第一實施例中的襯底截面圖；圖8示出了在第三處理階段之后在第二實施例中的襯底截面圖9示出了在可選的最終處理階段之后在第二實施例中的襯底截面圖。
圖1示出了形成用于MOSFET結(jié)構(gòu)的應(yīng)變的Si溝道的襯底的截面圖。
根據(jù)本發(fā)明，用于形成具有應(yīng)變的Si溝道的MOSFET結(jié)構(gòu)的襯底是絕緣體上硅(SOI)襯底SUB。SOI晶片包括支撐Si層1，埋置的二氧化硅層BOX和頂部硅層Si 3，在SOI晶片上的頂部Si層3是單晶的。
作為初始處理步驟，將在SOI晶片上的該Si層3減薄至約5nm的厚度。
圖2示出了在第一處理階段之后的襯底截面圖。
在第一工藝中，通過公知的沉積工藝化學氣相沉積(CVD)、分子束外延(MBE)或激光燒蝕中的一種或通過用于形成外延SiXGe1-X層的任何其它工藝來沉積外延Si1-XGeX層4。
外延Si1-XGeX層4可包括任意數(shù)量x的鍺以在Si上提供外延層。數(shù)量x確定了相對于Si的晶格失配。而且，數(shù)量x可沿外延Si1-XGeX層的厚度而變化，以形成緩沖層。
Si1-XGeX層4的厚度取決于Ge含量并至少為～20nm，以確保形成弛豫層。
圖3示出了在第二處理階段期間襯底的截面圖。
在第二處理階段中，Si1-XGeX層4(在下文中表示為SiGe層4)和Si層3的疊層暴露到離子注入工藝。對準該表面的離子束由箭頭IB表示。
離子注入工藝的設(shè)置以將結(jié)晶Si層3完全轉(zhuǎn)換為非晶Si層(am-Si)3B的方式選擇。而且，與Si層3相鄰的SiGe層4的一部分am-SiGe 5在離子注入工藝中也變成非晶。SiGe層的剩余部分6仍然是晶體(表示為c-SiGe)。
本領(lǐng)域技術(shù)人員應(yīng)理解，離子注入工藝的設(shè)置取決于Si和SiGe層3、4的實際厚度。對于50nm的SiGe層厚度和5nm的Si層厚度來講，離子束能量為約50keV且劑量為約1×1015離子/cm2是足夠的。離子束可由任何可使用的元素構(gòu)成，如Si、Ge、B或P。
在該處理階段期間，可進行構(gòu)圖步驟，以在非晶Si層3B、非晶SiGe層5和剩余的結(jié)晶SiGe層6中構(gòu)圖MOSFET的有源部分。該構(gòu)圖可通過任何已知的光刻工藝來完成。
注意，對于形成如此的應(yīng)變的Si層可省略該圖案化。
圖4示出了在隨后的處理階段之后的襯底的截面圖。在根據(jù)本發(fā)明的方法的第一實施例中，圖案化的非晶層疊層3B、5被帽蓋的二氧化硅層(SiO2帽蓋)7覆蓋。
二氧化硅層7通過低溫沉積工藝(即，低于525℃)來沉積，以防止在二氧化硅層7的沉積期間非晶Si層3B和非晶SiGe(am-SiGe)層5的不受控的再結(jié)晶。
圖5示出了在晶片鍵合工藝之后的第一實施例中襯底的截面圖。
接下來，提供有頂部二氧化硅層(SiO2)11的第二襯底10通過現(xiàn)有技術(shù)中已知的晶片鍵合工藝鍵合到初始襯底1。第二襯底10的頂部二氧化硅層11面對面地位于襯底1的帽蓋二氧化硅層7的表面上。
圖6示出了在進一步處理階段之后的第一實施例中的襯底的截面圖。
在進一步處理階段中，襯底1的支撐硅層1和二氧化硅層BOX通過蝕刻支撐Si層1和蝕刻埋置的二氧化硅層BOX的處理順序來移除。二氧化硅層BOX用作蝕刻支撐硅層1的停止層。am-Si層3B用作蝕刻埋置的二氧化硅層BOX的停止層。
在該處理程序之后，am-Si層3B是第二襯底10的頂層。在第二襯底10上的疊層包括(從頂部到底部)am-Si層3B，am-SiGe層5，c-SiGe層6和鍵合二氧化硅層7、11。
圖7示出了在最后處理階段之后的第一實施例中的襯底的截面圖。
作為最后處理階段，通過固相外延(SPE)再生長工藝來進行非晶層的再結(jié)晶。
通常，在這種工藝中，將疊置層加熱到550-600℃范圍內(nèi)的溫度。
以～2nm/分鐘(在550℃)的速率進行結(jié)晶SiGe和結(jié)晶Si的再生長。
am-SiGe層5在結(jié)晶SiGe層6的晶體結(jié)構(gòu)中再結(jié)晶，以形成再生長的結(jié)晶SiGe層8。非晶Si層3B作為應(yīng)變的Si層9在再生長的結(jié)晶SiGe層8上外延生長。在應(yīng)變的Si層9中的機械應(yīng)變由箭頭ε表示。
接下來，在進一步處理階段中，在應(yīng)變的Si層9之上通過現(xiàn)有技術(shù)中已知的制造工藝構(gòu)造MOSFET結(jié)構(gòu)。應(yīng)變的Si層9包括MOSFET的溝道區(qū)。
由于在之前階段中圖案化層狀疊層3B、5、6，因此由于外延而在應(yīng)變的Si層9中發(fā)生的應(yīng)變ε是均勻的。該機械應(yīng)變的均勻性有利地影響(將形成的)MOSFET結(jié)構(gòu)的溝道的電學特性。
注意，為了保持應(yīng)變的Si層9的應(yīng)變ε，在MOSFET結(jié)構(gòu)的進一步形成步驟期間處理溫度必須保持低實際值取決于在Si層中的應(yīng)變量以及SiGe層厚度(如果存在的話)。處理溫度可約為500℃。
圖8示出了在第三處理階段之后第二實施例中襯底的截面圖。
在圖8中，具有相同參考數(shù)字的實體參考在之前的附圖中示出的相同實體。
在本發(fā)明的第二實施例中，在離子注入工藝以形成如上所述的非晶Si層3B、非晶SiGe層5和剩余的結(jié)晶SiGe層6之后，在接下來的步驟中，進行SPE再生長工藝。
在再生長單晶SiGe層8B和SOI襯底1的埋置的二氧化硅層BOX之間形成應(yīng)變的外延Si層9B。
通過用于MOSFET有源部分的圖案化步驟增強外延Si層9B的形成，如上面參考圖3所述。該圖案化允許Si層在埋置的二氧化硅層BOX上“滑動”，以在外延Si層9B的高溫形成期間進行硅原子的再排列。
相對于再生長SiGe層8B不發(fā)生“滑動”外延Si層9B被再生長SiGe層8B應(yīng)變。
在比在SPE再生長工藝期間施加的溫度低的溫度下，不發(fā)生應(yīng)變的Si層的滑動，這是由于在所述的較低溫度下在與SiO2的界面處有低很多的Si原子遷移率。
圖9示出了在可選的最后處理階段之后在第二實施例中的襯底截面圖。
在圖9中，具有相同參考數(shù)字的實體參考在前面附圖中示出的相同實體。
在第二實施例的可選最后階段中，再生長SiGe層8B通過蝕刻來移除。在埋置的二氧化硅層BOX上，Si層9B保持其應(yīng)變狀態(tài)。
為了在余下的處理中保持應(yīng)變狀態(tài)以形成MOSFET結(jié)構(gòu)，必須在相對低的溫度(即，低于應(yīng)變的Si的結(jié)晶溫度)下完成所有進一步的處理。
有利地，因為由于不存在SiGe(其具有比硅小的帶隙)，在這種具有根據(jù)第二實施例的應(yīng)變的Si的MOSFET中漏電將變低，因此本發(fā)明的第二實施例提供了相對于第一實施例可提高MOSFET中的電學特性的應(yīng)變的Si溝道。
而且，第二實施例在處理程序期間允許省略晶片鍵合工藝和支撐Si層1及埋置的二氧化硅層BOX的移除。
而且，注意，在第一和第二實施例中，可提供應(yīng)變的Si層9；9B用于外延生長其它材料，具有晶格失配以使在非應(yīng)變Si上的外延是不可行的。這允許作為III-V或II-VI族化合物的這種材料在CMOS技術(shù)中的集成。
最后，注意，在第一和第二實施例中，應(yīng)變的Si層9；9B通過介電層BOX；11(7，11)與Si襯底層1；10隔離。該隔離可進一步提高MOSFET結(jié)構(gòu)的電特性。
權(quán)利要求
1.一種在襯底(1)上形成應(yīng)變的Si層的方法，包括在單晶硅Si表面上形成外延SiGe層(4)，在所述外延SiGe層(4)之上通過外延生長所述Si層形成所述應(yīng)變的Si層，由于所述外延生長所述Si層具有應(yīng)變的狀態(tài)，其特征在于所述襯底(1)是絕緣體上硅襯底，其包括支撐層(1)、埋置的二氧化硅層(BOX)和單晶Si表面層(3)，所述的方法還包括離子注入所述Si表面層(3)和所述外延SiGe層(4)，以將所述Si表面層(3)轉(zhuǎn)換為非晶Si層(3B)并將一部分所述外延SiGe層(4)轉(zhuǎn)換為非晶SiGe層(5)，所述外延SiGe層(4)的另一部分是剩余單晶SiGe層(6)，所述非晶Si層(3B)、所述非晶SiGe層和所述剩余單晶SiGe層(6)在所述埋置的二氧化硅層(BOX)上形成層狀疊層(3B、5、6)，所述非晶Si層(3B)與所述埋置的二氧化硅層(BOX)相鄰。
2.根據(jù)權(quán)利要求1的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于所述方法還包括圖案化所述層狀疊層(3B、5、6)，以形成MOSFET結(jié)構(gòu)的有源部分。
3.根據(jù)權(quán)利要求1或2的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于所述方法還包括在所述剩余的單晶SiGe層(6)上沉積二氧化硅帽蓋層(SiO2帽蓋)；將所述襯底(1)鍵合到第二襯底(10)，所述第二襯底(10)具有二氧化硅表面層(11)，在所述襯底(1)上的所述二氧化硅帽蓋層(SiO2帽蓋)與所述二氧化硅表面層(11)面對面；通過蝕刻移除所述支撐層(1)；和通過蝕刻移除所述埋置的二氧化硅層(BOX)。
4.根據(jù)權(quán)利要求1或2或3的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于，所述方法包括通過固相外延(SPE)再生長工藝，在所述剩余的單晶SiGe層(6)和所述非晶SiGe層(5)之間的界面處再結(jié)晶所述非晶Si層(3B)和所述非晶SiGe層，所述非晶Si層(3B)被轉(zhuǎn)換為外延應(yīng)變的Si層(9；9B)，和所述非晶SiGe層(6)被轉(zhuǎn)換為再生長結(jié)晶SiGe層(8；8B)。
5.根據(jù)權(quán)利要求4的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于，所述方法包括通過蝕刻移除所述再生長結(jié)晶SiGe層(8B)。
6.根據(jù)前述權(quán)利要求中任一項的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于所述應(yīng)變的Si層(9；9B)是MOSFET結(jié)構(gòu)中的柵溝道。
7.根據(jù)前述權(quán)利要求中任一項的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于在所述固相外延(SPE)再生長工藝期間的退火溫度基本上低于600℃。
8.根據(jù)前述權(quán)利要求中任一項的在襯底(1)上形成應(yīng)變的Si層的方法，其特征在于所述Si表面層(3)具有小于10nm的厚度。
9.一種MOSFET結(jié)構(gòu)，包括源、漏和柵，其中所述柵包括由應(yīng)變的Si層(9；9B)構(gòu)成的柵溝道；所述應(yīng)變的Si層(9；9B)通過根據(jù)前述權(quán)利要求中任一項的方法來制造。
10.一種半導體器件，包括根據(jù)前述權(quán)利要求中任一項的至少一個MOSFET結(jié)構(gòu)。
全文摘要
在襯底(1)上形成應(yīng)變的Si層的方法，包括形成在Si表面上的外延SiGe層(4)，和通過在外延SiGe層(4)之上外延生長Si層來形成應(yīng)變的Si層，由于外延生長該Si層被應(yīng)變，其中襯底(1)是絕緣體上硅襯底，其具有支撐層(1)、埋置的二氧化硅層(BOX)和單晶Si表面層(3)，該方法還包括Si表面層(3)和外延SiGe層(4)的離子注入，以將Si表面層(3)轉(zhuǎn)換為非晶Si層(3B)，并將一部分外延SiGe層(4)轉(zhuǎn)換為非晶SiGe層(5)，外延SiGe層(4)的另一部分為剩余單晶SiGe層(6)，非晶Si層(3B)、非晶SiGe層和剩余的單晶SiGe層(6)在埋置的二氧化硅層(BOX)上形成層狀疊層(3B、5、6)，非晶Si層(3B)與埋置的二氧化硅層(BOX)相鄰。
文檔編號H01L21/20GK1894775SQ200480037376
公開日2007年1月10日 申請日期2004年11月30日 優(yōu)先權(quán)日2003年12月16日
發(fā)明者Y·波諾馬雷夫 申請人:皇家飛利浦電子股份有限公司