亚洲狠狠干,亚洲国产福利精品一区二区,国产八区,激情文学亚洲色图

局部絕緣體上的硅制作功率器件的結(jié)構(gòu)及實現(xiàn)方法

文檔序號:7131513閱讀:185來源:國知局
專利名稱:局部絕緣體上的硅制作功率器件的結(jié)構(gòu)及實現(xiàn)方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種局部絕緣體上的硅制作功率器件更確切地說涉及一種局部絕緣體的硅制作橫向擴(kuò)散金屬氧化物半導(dǎo)體晶體管(LDMOS)的新結(jié)構(gòu)及實現(xiàn)方法,本發(fā)明屬于SOI集成電路中的LDMOS。
背景技術(shù)
傳統(tǒng)的體硅LDMOS器件由于源端與硅基底有接觸,具有良好的散熱性能,所以可以用于高功率條件下,但是這種結(jié)構(gòu)由于本征電容很大,只能用于低頻條件下。為了提高器件的高頻特性,傳統(tǒng)的SOI LDMOS在器件和基底之間引入了一層絕緣層,但是器件的散熱性能較差,而且也降低了器件的擊穿電壓。
為了解決這一難題,國外有人提出了局部SOI技術(shù)試圖克服兩者的缺點的同時能集合兩者的優(yōu)點。例如Cai Jun和Ren Chang Hong等人提出的溝道熱氧化方法(Patent No.US 6,551,937 B2),還有Shuming Xu和Hanhua Feng等人提出的在漏端形成埋氧(Patent No.US 6,461,902 B1)。這些方法自身也有很多缺點,還不成熟,例如Cai Jun的方法在溝道區(qū)引入了多晶硅,由于多晶硅存在許多晶粒界面,對摻雜具有吸附作用,使得輸運電子的散射加強,將會大大降低器件的性能,而Shuming Xu的方法沒有充分利用SOI技術(shù)的優(yōu)勢,溝道區(qū)的泄漏電流與體硅器件一樣嚴(yán)重,器件性能提高有限。

發(fā)明內(nèi)容
本發(fā)明據(jù)此提出一種新的局部SOI LDMOS結(jié)構(gòu),能夠解決這一難題。為了克服浮體效應(yīng)和自熱效應(yīng),提高器件散熱性能,源端遠(yuǎn)離溝道區(qū)的下方無埋氧,;而為了利用SOI技術(shù)的優(yōu)點,減小泄漏電流,提高亞閾值斜率,源端和溝道下方的埋氧是連續(xù);另外為了提高器件的擊穿電壓和降低體漏電容,漏端的埋氧較厚,這種新結(jié)構(gòu)器件將會有較高的工作頻率和功率。
本發(fā)明是通過以下步驟實現(xiàn)這種新型SOI LDMOS結(jié)構(gòu)的(a)在SOI晶片上確定出源端與漏端的區(qū)域(b)將器件漏端區(qū)域的埋氧增厚;(c)將器件源端區(qū)域的埋氧除去;(d)進(jìn)行多晶硅沉積,填充滿源端和漏端區(qū)域;(e)CMP化學(xué)機械拋光平坦化;(f)常規(guī)CMOS外形金屬氧化物半導(dǎo)體工藝完成器件的制造。
以上步驟的目的就是增大漏端埋氧層厚度,去除源端的埋氧層。
本發(fā)明所用的SOI襯底可以是注氧隔離方法、硅片鍵合方法或其它方法制備的。SOI襯底中的頂層硅的厚度為20~300nm;埋氧厚度為20~100nm。埋氧可以用其它絕緣介質(zhì),入Sic、Al2O3取代。進(jìn)行多晶硅沉積后所獲得的襯底表面不平整,需要步驟(e)中的CMP進(jìn)行平坦化。CMP技術(shù)是半導(dǎo)體制造工藝中的成熟工藝,在深亞微米中得到了廣泛應(yīng)用。具體可以參見王新柱等人的文獻(xiàn)(深亞微米隔離技術(shù)——淺溝槽隔離工藝,王新柱,徐秋霞,錢鶴等,半導(dǎo)體學(xué)報,23(3)(2002)323-329)。
以上幾個步驟實現(xiàn)了材料的制備,接著就可以按步驟(f)中的常規(guī)CMOS工藝完成SOI LDMOS的制造,具體包括柵氧化層的生成,溝道區(qū)摻雜,多晶硅柵的生成,源漏摻雜,鋁連線的生成等工藝步驟。最終的器件的特點是源端遠(yuǎn)離溝道區(qū)的側(cè)面下方無埋氧,源端和溝道區(qū)下方的埋氧是連續(xù)的而且具有同一厚度,漏端的埋氧與溝道區(qū)埋氧雖然連續(xù),但是具有不同的厚度。
用本發(fā)明提供的新型絕緣體上的硅制作的功率器件結(jié)構(gòu)也可同樣運用于金屬—氧化物—半導(dǎo)體場效應(yīng)晶體管(MOSFET)結(jié)型場效應(yīng)晶體管(JFET)以及它們的變體。


圖1本發(fā)明提供的SOI LDMOS的實現(xiàn)工藝過程。圖1(a)至圖1(j)為各工藝過程的示意圖(詳見實施例)。
圖2本發(fā)明提供的SOI LDMOS的結(jié)構(gòu)。
圖中1為頂層硅,2為埋氧層,3為硅襯底,4為SiO2,5為光掩模,6為反應(yīng)離子刻蝕氣體,7為SiNx保護(hù)層,8為多晶硅,100為漏端,110為源端,120為散熱區(qū)(同時也提供了體連接),130為溝道區(qū),140為漂移區(qū),150為源端電極,160為柵電極,170為漏端電極,P+、P、N+和N-分別是P型重?fù)诫s、P型摻雜、N型摻雜,N型輕摻雜。
具體實施例方式
下面的具體實施例有助于理解本發(fā)明的特征和優(yōu)點,但本發(fā)明的實施決不僅局限于此實施例。
(1)在制備好的SOI片子上生長一層SiO2,在非漏區(qū)光刻生成掩模(見圖1(a));(2)除去未被保護(hù)的漏區(qū)SiO2,然后去膠(見圖1(b));(3)利用反應(yīng)離子刻蝕,在未被SiO2保護(hù)的區(qū)域刻蝕出一定深度的溝槽(見圖1(c));(4)在裸露的表面形成SiNx(見圖1(d));(5)然后用反應(yīng)離子刻蝕的方法將水平面的SiNx除去,而溝槽側(cè)墻將留下SiNx,露出溝槽底部的硅(見圖1(e));(6)采用熱氧化的方法,將溝槽中裸露的硅氧化(見圖1(f));(7)將溝道側(cè)墻SiNx除去,在溝槽中填充滿多晶硅(見圖1(g));(8)此時源區(qū)上方覆蓋有SiO2,重復(fù)1-3步驟,但是溝槽的位置是位于源區(qū)遠(yuǎn)離溝道區(qū)的一側(cè),而且刻蝕到底部為SiO2為止(見圖1(h));(9)然后用稀釋的HF除去表層的SiO2,溝槽中裸露的埋氧也同時被除去(見圖1(i));(10)將溝槽中填滿多晶硅,用化學(xué)機械拋光法將表面拋平(見圖1(j));
(11)利用常規(guī)工藝完成LDMOS器件的制作。
最終器件結(jié)構(gòu)如圖所示(見圖2)。
權(quán)利要求
1.一種局部SOI LDMOS器件的結(jié)構(gòu),包括源端、漏端、溝道區(qū)、源端電極、柵電極和漏電極,其特征在于源端遠(yuǎn)離溝道區(qū)的側(cè)面下方無埋氧,源端和溝道區(qū)下方的埋氧是連續(xù)的而且具有同一厚度,漏端的埋氧與溝道區(qū)埋氧雖然連續(xù),但是具有不同的厚度。
2.按權(quán)利要求1所述的SOI LDMOS器件的結(jié)構(gòu),其特征在于所述埋氧或為SiC或Al2O3絕緣介質(zhì)層。
3.按權(quán)利要求1所述SOI LDMOS器件的實現(xiàn)方法,其特征在于(a)在制備好的SOI片子上生長一層SiO2,在非漏區(qū)光刻生成掩模;(b)除去未被保護(hù)的漏區(qū)SiO2,然后去膠;(c)利用反應(yīng)離子刻蝕,在未被SiO2保護(hù)的區(qū)域刻蝕出一定深度的溝槽;(d)在裸露的表面形成SiNx;(e)然后用反應(yīng)離子刻蝕的方法將水平面的SiNx除去,而溝槽側(cè)墻將留下SiNx,露出溝槽底部的硅;(f)采用熱氧化的方法,將溝槽中裸露的硅氧化;(g)將溝道側(cè)墻SiNx除去,在溝槽中填充滿多晶硅;(h)此時源區(qū)上方覆蓋有SiO2,重復(fù)(a)-(c)步驟,但是溝槽的位置是位于源區(qū)遠(yuǎn)離溝道區(qū)的一側(cè),而且刻蝕到底部為SiO2為止;(i)然后用稀釋的HF除去表層的SiO2,溝槽中裸露的埋氧也同時被除去;(j)將溝槽中填滿多晶硅,用化學(xué)機械拋光法將表面拋平;(k)利用常規(guī)CMOS工藝完成LDMOS器件的制作。
4.按權(quán)利要求3所述SOI LDMOS器件的實現(xiàn)方法,其特征在于SOI襯底中頂層硅厚度為20~300nm,埋氧層厚度20~100nm;SOI襯底或是注氧隔離方法或硅片鏈合方法制備。
5.按權(quán)利要求3所述SOI LDMOS器件的實現(xiàn)方法,其特征在于所述的利用常規(guī)CMOS工藝包括柵氧化層的生成、溝道互摻雜、多晶硅柵的生成、源漏摻雜、鋁連線的生成。
6.按權(quán)利要求1所述的SOI LDMOS器件的結(jié)構(gòu),其特征在于可應(yīng)用于金屬—氧化物—半導(dǎo)體場效應(yīng)晶體管,結(jié)型場效應(yīng)晶體管及它們的變體。
全文摘要
本發(fā)明提出了一種局部絕緣體上的硅(partial SOI)制作功率器件,一種橫向擴(kuò)散金屬氧化物半導(dǎo)體晶體管(LDMOS)的結(jié)構(gòu)及實現(xiàn)方法。這種局部SOI LDMOS器件的結(jié)構(gòu)特征在于源端遠(yuǎn)離溝道區(qū)的下方無埋氧,有利于散熱;源端和溝道區(qū)下方的埋氧是連續(xù)的而且具有同一厚度;漏端的埋氧與溝道區(qū)埋氧雖然連續(xù),但是具有不同的厚度。這種結(jié)構(gòu)克服了常規(guī)SOI器件的自熱效應(yīng),而且提高了器件的擊穿電壓,降低了源漏電容,提高了器件的頻率特性。
文檔編號H01L27/12GK1560925SQ20031010897
公開日2005年1月5日 申請日期2004年2月20日 優(yōu)先權(quán)日2004年2月20日
發(fā)明者楊文偉, 俞躍輝, 董業(yè)民, 程新紅 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所, 中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1