專利名稱：Cmos柵的原子層沉積的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體集成電路，更加具體地說，涉及具有可變功函的CMOS柵的原子層沉積。
背景技術(shù)：
CMOS技術(shù)中的傳統(tǒng)n型摻雜多晶硅柵電極具有兩個(gè)問題。首先，多晶硅是導(dǎo)電的，但可仍存在這樣一個(gè)表面區(qū)域，其在偏壓條件下能夠耗損載體。這表現(xiàn)為額外的柵絕緣體厚度并且通常被稱作柵極耗損和增加了等效氧化層厚度。雖然該區(qū)域是薄的，也就幾個(gè)埃()的等級(jí)，但當(dāng)柵極氧化物厚度被降低至2nm或20以下時(shí)它是可感知的。另一個(gè)問題是功函對(duì)于n-MOS和p-MOS器件都不是最佳的，歷史上該問題通過閾值電壓調(diào)整注入來補(bǔ)償。然而，隨著器件變得越來越小，通道長(zhǎng)度小于1000并因此使表面空間電荷區(qū)域小于100，所以越來越難于進(jìn)行這些注入過程。閾值電壓控制變成一個(gè)重要考慮因素，因?yàn)殡娫幢粶p至1伏特的范圍。PMOS和NMOS晶體管的最佳閾值電壓需要具有約0.3伏特的幅值。
多晶硅柵極耗損問題的一個(gè)解決方案是用金屬或高導(dǎo)電的金屬氮化物代替半導(dǎo)電的柵極材料。關(guān)于任何新的電路材料，柵電極必須與晶體管和所述處理在化學(xué)和熱學(xué)方面具有相容性?？衫貌煌慕饘倩蛘咝薷膶?dǎo)電氮化物的屬性來提供最佳功函。
柵電極的功函-提取電子所需的能量-必須與半導(dǎo)體材料的勢(shì)壘高度一致。對(duì)于PMOS晶體管，所需的功函是約5.0eV。獲得NMOS晶體管所需的較低功函即約4.1eV是更加困難的。圖1A和1B分別表示NMOS和PMOS晶體管的期望能量帶視圖和功函。類似鈦(Ti)和鉭(Ta)的難熔金屬在典型的工藝條件下快速氧化。對(duì)該問題提出的一個(gè)解決方案依賴“調(diào)諧的”釕-鉭(Ru-Ta)合金，該合金在工藝條件下是穩(wěn)定的。當(dāng)Ta濃度低于20％時(shí)，該合金的電學(xué)性能類似銣(Ru)，一種良好的PMOS柵電極。當(dāng)Ta濃度在40％-54％之間時(shí)，所述合金是良好的NMOS柵電極。
有希望的候選物包括金屬氮化物，例如氮化鉭(TaN)和氮化鈦(TiN)。氮化鉭、氮化鈦和氮化鎢是中間間隙(mid-gap)功函的金屬導(dǎo)體，通常說明為用于CMOS器件。中間間隙功函的使用使得NMOS和PMOS器件的閾值電壓對(duì)稱，因?yàn)殚撝惦妷旱姆祵⑹窍嗤?，但所述兩個(gè)閾值電壓將具有比最佳值高的幅值，所述最佳值具有低電源電壓。
近來，物理沉積、蒸鍍已經(jīng)用于試驗(yàn)?zāi)承┤饘俚镉米鳀烹姌O的適用性，這些三元金屬氮化物包括TiAlN和TaSiN。然而，這些三元金屬氮化物是通過物理沉積而不是原子層沉積方式沉積的，并且只有電容器結(jié)構(gòu)被制造，而非具有柵極結(jié)構(gòu)的晶體管。
因此，現(xiàn)在對(duì)于改進(jìn)的CMOS晶體管設(shè)計(jì)有一種迫切需要。
參考書目由Y.Yee-Chia等人在2001年5月出版的IEEE Electron DeviceLetters(卷22，5期，第227-229頁)上發(fā)表的“Dual-metal gate CMOStechnology with ultrathin silicon nitride gate dielectric”；L Qiang，Y.Yee Chia等人在2000年舉辦的2000討論會(huì)的技術(shù)論文文摘VLSI技術(shù)(2000年)(72-73頁)中發(fā)表的“Dual-metal gatetechnology for deep-submicron CMOS transistors”；H.Wakabayashi等人在2001年10出版的IEEE學(xué)報(bào)ElectronDevices(卷48，10期)(2363-2369頁)上發(fā)表的“A dual-metalgate CMOS technology using nitrogen-concentration-controlledTiNx film”；H.Zhong等人在2001年于華盛頓召開的IEEE國(guó)際電子器件會(huì)議文摘(論文20.05)上發(fā)表的“Properties of Ru-Ta Alloys as gateelectrodes for NMOS and PMOS silicon devices”；V.Misra，H.Zhong等人在2002年6月出版的IEEE ElectronDevice Letters(卷23，6期)(354-356頁)上發(fā)表的“Electricalproperties of Ru-based alloy gate electrodes for dual metalgate Si-CMOS”；H.Zhong等人在2000年12月出版的IEEE Electron DeviceLetters(卷21，12期)(593-595頁)上發(fā)表的“Electricalproperties of Ru0/sub 2/gate electrodes for dual metal gateSi-CMOS”；H.Shimada等人在2001年6月于日本Kyoto召開VLSI技術(shù)2001討論會(huì)(67-68頁)上發(fā)表的“Low resistivity bcc-Ta/TaN/subx/metal gate MNSFETs having plane gate structure featuringfully low temperature processing below 450 degrees C”；H.Shimada等人在2001年8月的電子器件IEEE會(huì)報(bào)(卷48，第8節(jié))(1619-26頁)上發(fā)表的“Tantalum nitride metal gate FD-SOICMOS FETs using low resistivity self-grown bcc-tantalum，layer”；B.Claflin等人在1998年4月13-15日于加利福尼亞(CA)舊金山召開的MRS Symposium on Silicon Front-End Technology-Materials Processing and Modelling(171-176頁)上發(fā)表的“Investigation of growth and chemical stability of compositemetal gates on ultra-thin gate dielectrics”；A.Yagishita等人在2000年12月于舊金山召開的DigestTechnical Papers Int.Electron Devices Meeting(663-6頁)上發(fā)表的“Dynamic threshold voltage damascene metal gateMOSFET(DT-DMG-MOS)with low threshold voltage，high drivecurrent and uniform electrical characteristics”；B.Claflin等人在1998年4月13-15日于加利福尼亞(CA)舊金山召開的MRS Symposium on Silicon Front-End Technology-Materials Processing and Modelling(171-176頁)上發(fā)表的“Investigation of growth and chemical stability of compositemetal gates on ultra-thin gate dielectrics”；M.Moriwaki等人在2000年出版的Jpn.J.Appl.Phys(卷39，第4B節(jié))(2177-80頁)上發(fā)表的“Improved metal gate process bysimultaneous gate-oxide nitridation during W/WN/sub x/gateformation”；Dae-Gyu Park等人在2001年召開的Electron DevicesMeeting，2001 IEDM Technical Digest International(30.6.1-30.6.4頁)上發(fā)表的“Robust ternary metal gate electrodes fordual gate CMOS devices”；
Ofer Sneh等人在Thin Solid Films，402(2002)248-261上發(fā)表的“Thin film atomic layer deposition equipment forsemiconductor processing”；Shunsuke Morishita等人在Jpn.J.Appl.Phys(卷34)(1955)(5738-5742頁)上發(fā)表的“Atomic-Layer Chemical-Vapor-Deposition of SiO2by Cyclic Exposure of CHOSi(NCO)3and H2O2”；Jin-Seong Park等人在2001年出版的Electrochemical andSolid-State Lett.第4(4)17-19節(jié)上發(fā)表的“Plasma-EnhancedAtomic Layer Deposition of Tantalum Nitrides Using HydrogenRadicals as a Reducing Agent”；Petra Alen等人在Jour，of the Electrochemical Society，148(10)，G566-G571(2001)上發(fā)表的“Atomic-Layer Deposition ofTa(Al)N(C)Thin Films Using Trimethylaluminum as a ReducingAgent”；J.S.Min等人在1998年9月15日出版的Jpn.J.Appl.Phys(卷37，部分1，第9A節(jié)，4999-5004頁)上發(fā)表的“Atomic-LayerDeposition of TiN Films by alternate supply on Tetrakis(ethylmethyllamino)-titanium and ammonia”；Jaehyong Koo等人在J.Vac.Sci.Technol.A，19(6)，2831-2834(2001)上發(fā)表的“Study on the characteristics of TiAlN thinfilm deposited by atomic layer deposition method”；Jae-Sik Min等人在Appl.Phys，Lett.，卷75第11期1521-1523頁(1999)上發(fā)表的“Metal-organicatomic-layer deposition oftitanium-silicon-nitride films”；J.W.Kraus等人在147(3)1175-1181(2000)上發(fā)表的“Atomic-Layer Deposition of Tungsten Nitride Films UsingSequential Surface Reactions”；R.L.Pruurunen等人在Applied Surface Science，165，193-202頁(2000)上發(fā)表的“Growth of aluminum nitride on poroussilica by atomic layer chemical vapor deposition”。

發(fā)明內(nèi)容
上述提到的CMOS晶體管設(shè)計(jì)問題以及其它問題通過本發(fā)明來解決并且將通過閱讀和研究下面的說明書來理解。該申請(qǐng)說明了三元金屬導(dǎo)體的原子層沉積的應(yīng)用，其中所述組成和功函都是變化的，以控制CMOS技術(shù)中的NMOS和PMOS晶體管的閾值電壓，以便提供最佳性能。
更加具體的說，本發(fā)明的一個(gè)實(shí)施方案包括一晶體管，其具有一源極區(qū)、一漏極區(qū)和一位于其間的通道。一柵極通過一柵極絕緣體與所述通道區(qū)域分開。所述柵極包括通過原子層沉積形成的三元金屬導(dǎo)體。在一個(gè)實(shí)施方案中所述三元金屬導(dǎo)體包括鉭鋁氮化物(TaAlN)。在一個(gè)實(shí)施方案中所述三元金屬導(dǎo)體包括鈦鋁氮化物(TiAlN)。在一個(gè)實(shí)施方案中所述三元金屬導(dǎo)體包括鈦硅氮化物(TiSiN)。在一個(gè)實(shí)施方案中所述三元金屬導(dǎo)體包括鎢鋁氮化物(WAlN)。在一些實(shí)施方案中，所述柵極進(jìn)一步包括一在所述三元金屬導(dǎo)體上形成的難熔金屬。
本發(fā)明的這些和其它實(shí)施方案、方面、優(yōu)點(diǎn)和特征將部分的在下述說明中闡釋，并且一部分對(duì)于本領(lǐng)域技術(shù)人員來說通過參照本發(fā)明的下述說明和參考的附圖或通過本發(fā)明的實(shí)踐將變得顯而易見。本發(fā)明的這些方面、優(yōu)點(diǎn)和特征借助在后附權(quán)利要求中具體指出的手段、過程及其結(jié)合來實(shí)現(xiàn)和獲得。


圖1A和1B分別表示NMOS和PMOS晶體管的期望能帶視圖和功函；圖2為描繪了在本發(fā)明的各種實(shí)施方案中使用的各種金屬氮化物的電子親和性和能帶隙的關(guān)系的示圖；圖3表示根據(jù)本發(fā)明的教導(dǎo)形成的晶體管結(jié)構(gòu)的一個(gè)實(shí)施方案；圖4表示一存儲(chǔ)器件的實(shí)施方案，其利用了通過根據(jù)本發(fā)明實(shí)施方案的原子層沉積形成的三元金屬柵極；圖5為一電子系統(tǒng)或基于處理器的系統(tǒng)的方框圖，其利用了通過根據(jù)本發(fā)明實(shí)施方案的原子層沉積形成的三元金屬柵極。
具體實(shí)施例方式
在下面對(duì)本發(fā)明所作的詳細(xì)說明中，將參考形成其一部分的附圖，并且在其中示意性的示出了本發(fā)明可被實(shí)踐的特定實(shí)施方案。在附圖中，相同的附圖標(biāo)記在幾幅圖中都表示基本相似的部件。對(duì)這些實(shí)施方案進(jìn)行了充分詳細(xì)的說明以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`本發(fā)明。在不脫離本發(fā)明范圍的情況下，也可利用其他實(shí)施方案，并且可進(jìn)行結(jié)構(gòu)、邏輯和電子修改。
在下述說明中使用的術(shù)語晶片和襯底包括具有能夠形成本發(fā)明的集成電路(IC)結(jié)構(gòu)的暴露表面的任何結(jié)構(gòu)。術(shù)語襯底被理解為包括半導(dǎo)體晶片。術(shù)語襯底也用于指處理期間的半導(dǎo)體結(jié)構(gòu)，并且可包括已經(jīng)在其上制造的其它層。晶片和襯底都包括摻雜和未摻雜的半導(dǎo)體、由基礎(chǔ)半導(dǎo)體或絕緣體支撐的取向附生的半導(dǎo)體層、以及本領(lǐng)域技術(shù)人員公知的其它半導(dǎo)體結(jié)構(gòu)。術(shù)語導(dǎo)體被理解為包括半導(dǎo)體，術(shù)語絕緣體被定義為包括導(dǎo)電性比稱作導(dǎo)體的材料弱的任何材料。因此，下面的詳細(xì)說明并不受到局限，本發(fā)明的范圍僅由所附權(quán)利要求以及該權(quán)利要求所授權(quán)的全部等價(jià)范圍定義。
本公開描述了三元金屬導(dǎo)體的原子層沉積的應(yīng)用，其中所述組成是變化的且功函也是變化的，參見圖2，以控制CMOS技術(shù)中的NMOS和PMOS晶體管的閾值電壓，以便提供最佳性能。在若干個(gè)實(shí)施方案中，這些應(yīng)用包括使用TaAlN、TiAlN、TiSiN和WAlN作為三元金屬導(dǎo)體。傳統(tǒng)的高摻雜多晶硅或如W、Ta、Ti的難熔金屬被沉積在金屬導(dǎo)體上以給出圖3中所示的柵極結(jié)構(gòu)。如圖3所示，晶體管301結(jié)構(gòu)包括一源極區(qū)302、漏極區(qū)304和位于它們之間的通道306。柵極310通過一柵絕緣體308與所述通道區(qū)域分離開。根據(jù)本發(fā)明的教導(dǎo)，柵極310包括通過原子層沉積形成的三元金屬導(dǎo)體。在一個(gè)實(shí)施方案中，所述三元金屬導(dǎo)體包括鉭鋁氮化物(TaAlN)。在一個(gè)實(shí)施方案中，所述三元金屬導(dǎo)體包括鈦鋁氮化物(TiAlN)。在一個(gè)實(shí)施方案中，所述三元金屬導(dǎo)體包括鈦硅氮化物(TiSiN)。在一個(gè)實(shí)施方案中，所述三元金屬導(dǎo)體包括鎢鋁氮化物(WAlN)。如圖3所示，在一些實(shí)施方案中，所述柵極進(jìn)一步包括一層高導(dǎo)電多晶硅312，或可選擇的包括一難熔金屬層312，其形成在三元金屬導(dǎo)體310上。在具有難熔金屬層的實(shí)施方案中，層312例如包括但不局限于類似鉭、鈦和鎢的難熔金屬。
形成方法在70年代早期開發(fā)的原子層沉積為CVD變體，并且還可被稱作“可選擇脈沖-CVD”。在該技術(shù)中，一次對(duì)襯底表面引入一種氣體前體，并且在脈沖之間，反應(yīng)器以惰性氣體清洗或抽空。在該第一反應(yīng)步驟，所述前體被飽和的化學(xué)吸收在襯底表面處，并且在隨后的清洗期間，將前體從反應(yīng)器中除去。在第二步驟，在所述襯底上引入其它前體，并且進(jìn)行期望的薄膜生長(zhǎng)反應(yīng)。此后從反應(yīng)器中清洗出反應(yīng)副產(chǎn)品和剩余前體。當(dāng)前體化學(xué)是有益的時(shí)，即當(dāng)前體彼此迅速吸收和反應(yīng)時(shí)，可在適當(dāng)設(shè)計(jì)的流動(dòng)型反應(yīng)器中在少于一秒的時(shí)間執(zhí)行一個(gè)ALD周期。
ALD的令人驚嘆的特征是所有該反應(yīng)和清洗步驟的飽和，這使得生長(zhǎng)自我限制，從而獲得大面積的均勻性和一致性，這是ALD的最重要的性質(zhì)，如在各種極其不同的情況，即平板襯底、深溝槽，以及多孔硅和大表面積氧化硅和氧化鋁的極端情況所示。此外，對(duì)薄膜厚度的控制是簡(jiǎn)單直截的，并且能通過簡(jiǎn)單地計(jì)算生長(zhǎng)周期來進(jìn)行。ALD最初開發(fā)用以制造光電顯示器中所需要的發(fā)光和介電薄膜，并且已經(jīng)將許多努力放在了摻雜硫化鋅和堿土金屬硫化物薄膜的生長(zhǎng)上。以后研究了ALD用于不同取向附生II-V和II-VI薄膜的生長(zhǎng)，非取向附生晶體或非晶體氧化物和氮化物薄膜是它們的多層結(jié)構(gòu)。
對(duì)于硅和鍺薄膜的ALD生長(zhǎng)已經(jīng)引起了相當(dāng)大的興趣，但由于前體化學(xué)的難度，其結(jié)果一直以來不是很成功。
反應(yīng)序列ALD(RS-ALD)薄膜具有若干個(gè)獨(dú)特和無與倫比的優(yōu)點(diǎn)·界面處的連續(xù)性，能夠避免成核區(qū)域邊界不清晰，這樣的區(qū)域?qū)VD(＜20)和PVD(＜50)膜而言是典型現(xiàn)象。為了獲得該連續(xù)性，必須激發(fā)襯底表面使其與首次暴露的RS-ALD前體直接反應(yīng)。
·通過更粗曠的方法在最粗糙的襯底形貌上獲得了無與倫比的一致性，這種一致性只能通過逐層沉積獲得。
·典型的，低溫和輕微的氧化處理。這被認(rèn)為是制備柵極絕緣體的主要優(yōu)點(diǎn)，其中主要關(guān)心的是在無需氧化襯底的情況下(使用氧化前體)沉積非硅基的電介質(zhì)。
·RS-ALD具有制備多層疊層膜，可能降到單層分辨率，以及看起來獨(dú)一無二的合金復(fù)合薄膜的能力。該能力是能夠用單層精度控制沉積和沉積連續(xù)的單層非結(jié)晶膜的能力相結(jié)合的結(jié)果(這是RS-ALD所獨(dú)有的)。
·空前粗曠的方法。RS-ALD方法沒有第一晶片影響性和腔室依賴性。因此，RS-ALD方法將能夠較容易的從研發(fā)轉(zhuǎn)移至生產(chǎn)并且能從200發(fā)展至300毫米的晶片尺寸。
·厚度僅取決于周期數(shù)。厚度可以作為簡(jiǎn)單處方變化而“撥入(dialed-in)”，無需隨著技術(shù)更新的進(jìn)步而對(duì)方法有另外的發(fā)展。
氮化物的原子層沉積Ta-N已經(jīng)說明了使用作為叔丁基酰亞胺基三(二乙基氨基)鉭的還原劑的氫自由基在260℃沉積溫度下進(jìn)行的氮化鉭(Ta-N)薄膜的等離子體增強(qiáng)原子層沉積(PEALD)。PEALD產(chǎn)生了高級(jí)Ta-N膜，其具有400μΩcm的電阻率，并且在暴露于空氣的情況下沒有老化效應(yīng)。該薄膜密度高于通過典型的ALD形成的Ta-N膜的密度，典型ALD中使用NH3而不是氫自由基。另外，沉積后的薄膜不是無定形的，而是多晶體結(jié)構(gòu)的腕尺TaN。薄膜的密度和結(jié)晶度隨著氫等離子體的脈沖時(shí)間而增加。該薄膜組成上富含Ta，并且包括約15原子％的碳雜質(zhì)。在PEALD制備的Ta-N薄膜中，氫自由基代替NH3作為還原劑，NH3在典型的Ta-NALD中被用作反應(yīng)氣體。薄膜在冷壁反應(yīng)器中使用(Net2)3Ta＝Nbut[叔丁基酰亞胺基三(二乙酰胺基)鉭，TBTDET]作為Ta的前體以260℃的沉積溫度和133Pa的沉積壓力沉積在SiO2(100nm)/Si晶片上。液體前體被包含在以70℃加熱的起泡器中并由35sccm的氬承載。一個(gè)沉積周期由以下組成暴露至TBTDET的金屬有機(jī)前體中、用Ar清洗的周期，和暴露至氫等離子體，其后是用Ar進(jìn)行的另一個(gè)清洗周期。不是在每種反應(yīng)氣體脈沖之間而是進(jìn)行15秒的Ar清洗周期將反應(yīng)氣體彼此分開。為了引燃和保持與沉積周期同步的氫等離子體，在上和下電極之間施加矩形的電壓。用于使反應(yīng)氣體在反應(yīng)器中均勻分布的蓮蓬頭被用作上電極，所述蓮蓬頭與以100W功率操作的rf(13.56MHz)等離子源進(jìn)行電容性耦合。晶片駐留其上的下電極被接地。通過場(chǎng)發(fā)射掃描電子顯微鏡法分析薄膜厚度和形態(tài)學(xué)。
Ta(Al)N(C)已經(jīng)使用TaCl5或TaBr5和NH3作為前體和Al(CH3)3作為附加的還原劑研究了薄膜的技術(shù)工作。沉積溫度在250-400℃之間變化。該薄膜包括鋁、碳和氯雜質(zhì)。隨著沉積溫度的增加，氯含量顯著減少。在400℃沉積的薄膜包含少于4原子％的氯，并且還具有最低的電阻率，1300μΩcm。使用了按照脈沖順序TaCl5-TMA-NH3，TMA-TaCl5-NH3，TaBr5-NH3，TaBr5-Zn-NH3，和TaBr5-TMA-NH3的五種不同的沉積處理方法。從保持在反應(yīng)器內(nèi)部的敞舟皿蒸鍍TaCl5，TaBr5和Zn。TaCl4，TaBr5和Zn的蒸鍍溫度分別是90、140、380℃。通過一質(zhì)量流量計(jì)、一針形閥和一電磁閥向反應(yīng)器中引入氨。在連續(xù)流動(dòng)中將流速調(diào)至14sccm。TMA被保持在16℃的恒定溫度下并且通過針形閥和電磁閥脈動(dòng)。脈動(dòng)時(shí)間對(duì)于TaCl5，TaBr5NH3和Zn來說為0.5s，但TMA的脈沖長(zhǎng)度在0.2至0.8s之間變化。清洗脈沖的長(zhǎng)度總是0.3s。氮?dú)獗挥糜趥鬏斍绑w和作為清洗氣體。氮?dú)獾牧魉偈?00sccm。
TiN通過交替提供反應(yīng)源Ti[N(C2H5CH3)2]4[四(乙基甲基氨基)鉭，TEMAT]和NH3已經(jīng)在170℃和210℃之間在SiO2上通過原子層沉積(ALD)制備了非結(jié)晶TiN膜。這些反應(yīng)物源以下面的順序注入到反應(yīng)器中TEMAT蒸汽脈沖、Ar氣體脈沖、NH3氣體脈沖和Ar氣體脈沖。當(dāng)在200℃并且反應(yīng)物源有充足脈沖時(shí)間時(shí)，每周期薄膜厚度的飽和值是大約每周期1.6單層。其結(jié)果表明每個(gè)周期的薄膜厚度在ALD中可超過1ML/周期，并且通過反應(yīng)物源的再化學(xué)吸收機(jī)制對(duì)其進(jìn)行說明。周期數(shù)量和薄膜厚度之間的理想線性關(guān)系被確定。
TiAlNKoo等人發(fā)表了關(guān)于通過原子層沉積方法沉積的TiAlN薄膜的特性研究的論文。該系列的金屬-Si-N阻擋層具有1000μΩcm以上的高電阻率。他們提出了TiAlN的另一種三元擴(kuò)散阻擋層。雖然Al含量相當(dāng)大，但TiAlN薄膜還是呈現(xiàn)為NaCl結(jié)構(gòu)。分別使用TiCl4和二甲基鋁氫化物乙基哌啶(DMAH-EPP)作為鈦前體和鋁前體來沉積TiAlN膜。在13-15℃下從液體蒸發(fā)TiAl4并將其引入ALD腔，其使用Ar載體氣體以30sccm的流速通過起泡器來提供。在60℃下蒸鍍DMAH-EPP前體并使用與TiCl4相同的流速將其引入ALD腔。NH3氣體也被用作反應(yīng)氣體并且其流速約為60sccm。引入Ar清洗氣體以完全分離反應(yīng)物源和反應(yīng)氣體。在350至400℃的溫度下沉積TiAlN膜并且將總壓力保持恒為兩托。
TiSiN金屬有機(jī)原子層沉積(MOALD)獲得了近乎完美的逐層覆蓋(stepcoverage step)并精確地控制生長(zhǎng)的薄膜的厚度和組成。對(duì)于使用連續(xù)提供的Ti[N(CH3)2]4[四(二甲基酰胺基)鈦TDMAT]硅烷(SiH4)和氨(NH3)的三元Ti-Si-N膜的MOALD技術(shù)已經(jīng)研發(fā)了出來，并用高頻C-V測(cè)量法評(píng)估10nmTi-Si-N薄膜的Cu擴(kuò)散阻擋層特性。在180℃的沉積溫度下，按照TDMAT脈沖、硅烷脈沖和氨脈沖的順序單獨(dú)提供硅烷。沉積膜的硅含量和每周期的沉積厚度保持幾乎恒定為在18原子％和0.22nm/周期，即使硅烷分壓從0.27變化到13.3Pa。尤其是，Si含量的依賴性與傳統(tǒng)的化學(xué)氣相沉積顯著不同。甚至在具有略微負(fù)斜率和10∶1縱橫比的0.3μm直徑的孔中，逐層覆蓋近似100％。
WN使用連續(xù)表面反應(yīng)進(jìn)行原子層控制已經(jīng)沉積了氮化鎢薄膜。氮化鎢薄膜生長(zhǎng)是通過將二元反應(yīng)分成兩個(gè)半反應(yīng)實(shí)現(xiàn)的。按照ABAB……順序連續(xù)施加WF6和NH3半反應(yīng)，在600至800K的襯底溫度下產(chǎn)生氮化鎢沉積。透射傅立葉變換紅外線(FTIR)光譜在WF6和NH3半反應(yīng)期間監(jiān)控WFX*和NHY*表面物質(zhì)在高表面積粒子上的覆蓋情況。FTIR光譜結(jié)果證實(shí)WF6和NH3半反應(yīng)在＞600K的溫度下是完整的和自限的。原位分光鏡橢圓光度法監(jiān)控在Si(100)襯底上的薄膜生長(zhǎng)和溫度和反應(yīng)劑暴露量的關(guān)系。在600-800K下分別對(duì)于WF6和NH3反應(yīng)物暴露量＞3000L和10000L測(cè)量氮化鎢沉積速度為2.55/AB周期。X射線光電子能譜深度分布試驗(yàn)確定所述薄膜具有低C和O雜質(zhì)濃度的W2N化學(xué)計(jì)量關(guān)系。X射線衍射試驗(yàn)揭示氮化鎢膜是微晶的。對(duì)沉積膜進(jìn)行原子力顯微鏡分析觀察到表示平滑薄膜生長(zhǎng)的異常平坦表面。以原子層控制沉積的這些平滑氮化鎢薄膜將用作接觸和通過孔的Cu的擴(kuò)散控制。
AlN已經(jīng)通過原子層化學(xué)氣相沉積(ALCVD)從三甲基鋁(TMA)和氨前體在多孔硅石上生長(zhǎng)了氮化鋁(AlN)。ALCVD生長(zhǎng)是基于氣體前體與固體襯底的交替的、分開的、飽和的反應(yīng)來進(jìn)行的。TMA和氨在硅石上分別在423和623開氏溫度(K)下進(jìn)行反應(yīng)，硅石已經(jīng)通過用823K下的氨進(jìn)行預(yù)處理而在1023K下進(jìn)行了脫羥基。在三個(gè)反應(yīng)周期中的生長(zhǎng)通過元素分析而被定量的分析，并且表面反應(yīng)產(chǎn)物由IR和固態(tài)及Si NMR分析法進(jìn)行辨別。獲得了約2鋁原子/nm2硅/反應(yīng)周期的穩(wěn)定生長(zhǎng)。所述生長(zhǎng)主要通過下列反應(yīng)進(jìn)行(I)在表面Al-Me和Si-Me基中得到的TMA的反應(yīng)，和(II)用氨基取代鋁鍵合甲基的氨反應(yīng)。氨還與在TMA與硅氧烷橋的獨(dú)立反應(yīng)中形成的硅鍵合甲基進(jìn)行部分反應(yīng)。TMA與氨基反應(yīng)，就象它與表面硅烷醇基和硅氧烷橋反應(yīng)一樣。通常，Al-N層與硅襯底的相互作用強(qiáng)烈，但在第三反應(yīng)周期中，可形成AlN型位點(diǎn)(site)。
器件在圖4中示出了根據(jù)本發(fā)明教導(dǎo)的存儲(chǔ)器件。存儲(chǔ)器件440包含存儲(chǔ)器陣列442、行和列解碼器444、448和感測(cè)放大電路446。存儲(chǔ)器陣列442由多個(gè)晶體管單元400構(gòu)成，這些單元具有通過原子層沉積形成的金屬柵極，其字線480和位線460通常被分別布置為行和列。存儲(chǔ)器陣列442的位線460與感測(cè)放大電路446連接，而其字線480與行解碼器444連接。地址和控制信號(hào)在地址/控制線461上被輸入到存儲(chǔ)器件440中，并被連接至列解碼器448、感測(cè)放大電路446和行解碼器444，并被用于獲得，在其它事件中例如對(duì)存儲(chǔ)器陣列442的讀和寫訪問。
列解碼器448通過列選擇線462上的控制和列選擇信號(hào)而被連接至感測(cè)放大電路446。感測(cè)放大電路446借助于輸入/輸出(I/O)數(shù)據(jù)線463接收去往存儲(chǔ)器陣列442的輸入數(shù)據(jù)并輸出從存儲(chǔ)器陣列442讀取的數(shù)據(jù)。通過激發(fā)字線480(借助于行解碼器444)從存儲(chǔ)器陣列442的單元讀取數(shù)據(jù)，所述字線將與該字線相應(yīng)的所有存儲(chǔ)器單元耦合至各自的位線460，所述位線定義了陣列的列。還激發(fā)一個(gè)或多個(gè)位線460。當(dāng)特定的字線480和位線460被激發(fā)時(shí)，與位線列連接的感測(cè)放大電路446檢測(cè)并放大通過給定晶體管單元感測(cè)的并通過測(cè)量激發(fā)位線460和參考位線之間的勢(shì)差而傳送至其位線460的傳導(dǎo)信號(hào)，所述參考線可以是未激發(fā)位線。此外，在讀操作中，給定單元的源極區(qū)域被耦合至接地源極線或陣列板(未示)。存儲(chǔ)器件感測(cè)放大器的操作在例如美國(guó)專利第5627785、5280205和5042011號(hào)中進(jìn)行了描述；所有這些專利都被轉(zhuǎn)讓給Micron Technology Inc(Micron技術(shù)有限公司)。
圖5為利用具有通過根據(jù)本發(fā)明教導(dǎo)的原子層沉積形成的三元金屬柵極的晶體管單元的電子系統(tǒng)或基于處理器的系統(tǒng)500的方框圖。例如，借助例子而非限制，根據(jù)本發(fā)明來構(gòu)造存儲(chǔ)器512以使晶體管單元具有通過原子層沉積形成的三元金屬柵極。然而，本發(fā)明并不受限制，本發(fā)明可同樣應(yīng)用于CPU等中的晶體管?；谔幚砥鞯南到y(tǒng)500可以是計(jì)算機(jī)系統(tǒng)，處理控制系統(tǒng)或任何其他利用處理器和相關(guān)存儲(chǔ)器的系統(tǒng)。系統(tǒng)500包括一中央處理單元(CPU)502，例如，微處理器，其通過總線520與存儲(chǔ)器512和I/O裝置508通信。必須注意總線520可以是通常用在基于處理器的系統(tǒng)中的一系列總線和電橋，但是僅為了方便的目的，圖中將總線520表示為單一總線。還示出了第二I/O裝置510，但其并非為實(shí)踐本發(fā)明所必需的?；谔幚砥鞯南到y(tǒng)500還可以包括只讀存儲(chǔ)器(ROM)514，并且可包括外圍設(shè)備，例如軟盤驅(qū)動(dòng)器504和光盤(CD)ROM驅(qū)動(dòng)器506，它們也通過總線520與CPU502通信，這一點(diǎn)在現(xiàn)有技術(shù)中是公知的。
本領(lǐng)域技術(shù)人員應(yīng)該意識(shí)到，附加的電路和控制信號(hào)可被提供，并且基于處理器的系統(tǒng)500被簡(jiǎn)化了以集中說明本發(fā)明。
應(yīng)該理解，圖5中所示的實(shí)施方案示出了電子系統(tǒng)電路的一個(gè)實(shí)施方案，其中使用了通過原子層沉積形成的新穎三元金屬柵極晶體管單元。對(duì)如圖5中所示的系統(tǒng)500的說明用于對(duì)本發(fā)明的結(jié)構(gòu)和電路的一個(gè)應(yīng)用提供一種通常的理解，而非用于完整說明使用通過原子層沉積形成的新穎三元金屬柵極晶體管單元的電子系統(tǒng)的所有元件和特征。此外，本發(fā)明可同等的應(yīng)用于使用通過原子層沉積形成的新穎三元金屬柵極晶體管單元的任何尺寸和類型的系統(tǒng)500，并且本發(fā)明不想限制于上述的說明。如本領(lǐng)域技術(shù)人員將理解的，這樣的電子系統(tǒng)可以以單一封裝處理單元制造，甚或制造在單一的半導(dǎo)體芯片上，以便減少處理器和存儲(chǔ)器件之間的通信時(shí)間。
包括如在本申請(qǐng)中所述的通過原子層沉積形成的新穎三元金屬柵極晶體管單元的應(yīng)用系統(tǒng)，包括用于存儲(chǔ)器模塊、器件驅(qū)動(dòng)器、電源模塊、通信調(diào)制解調(diào)器、處理器模塊和特定應(yīng)用的模塊的電子系統(tǒng)，并且可以包括多層、多芯片模塊。這種電路可進(jìn)一步是各種電子系統(tǒng)的子部件，所述電子部件例如時(shí)鐘、電視、蜂窩電話、個(gè)人計(jì)算機(jī)、汽車、工控系統(tǒng)、飛行器和其它系統(tǒng)。
結(jié)論本申請(qǐng)說明了原子層沉積的三元金屬導(dǎo)體作為晶體管柵極的應(yīng)用。所述組成是變化的并且功函也是變化的，以控制CMOS技術(shù)中的NMOS和PMOS晶體管的閾值電壓，以便提供最佳性能。
應(yīng)該理解上述說明僅僅是示意性的，并非限制性的。許多其它實(shí)施方案對(duì)于閱讀了上述說明的本領(lǐng)域技術(shù)人員來說將是顯而易見的。因此，本發(fā)明的范圍應(yīng)該參照后附權(quán)利要求連同這種權(quán)利要求所授權(quán)的全部等價(jià)范圍進(jìn)行確定。
權(quán)利要求
1.一種晶體管，包括第一源極/漏極區(qū)域；第二源極/漏極區(qū)域；位于所述第一和第二源極/漏極區(qū)域之間的通道區(qū)域；通過柵極絕緣體與所述通道區(qū)域分開的柵極，其中所述柵極包括通過原子層沉積形成的三元金屬導(dǎo)體，以提供組成被設(shè)計(jì)用于提供期望閾值電壓的三元金屬導(dǎo)體。
2.根據(jù)權(quán)利要求1所述的晶體管，其中所述三元金屬導(dǎo)體包括鉭鋁氮化物(TaAlN)。
3.根據(jù)權(quán)利要求1所述的晶體管，其中所述三元金屬導(dǎo)體包括鈦鋁氮化物(TiAlN)。
4.根據(jù)權(quán)利要求1所述的晶體管，其中所述三元金屬導(dǎo)體包括鈦硅氮化物(TiSiN)。
5.根據(jù)權(quán)利要求1所述的晶體管，其中所述三元金屬導(dǎo)體包括鎢鋁氮化物(WAlN)。
6.根據(jù)前述任何一項(xiàng)權(quán)利要求所述的晶體管，其中所述柵極進(jìn)一步包括在所述三元金屬導(dǎo)體上形成的導(dǎo)電多晶硅層。
7.根據(jù)前述任何一項(xiàng)權(quán)利要求所述的晶體管，其中所述柵極進(jìn)一步包括在所述三元金屬導(dǎo)體上形成的難熔金屬。
8.根據(jù)權(quán)利要求7所述的晶體管，其中所述難熔金屬包括鎢(W)。
9.根據(jù)權(quán)利要求7所述的晶體管，其中所述難熔金屬包括鉭(Ta)。
10.根據(jù)權(quán)利要求7所述的晶體管，其中所述難熔金屬包括鈦(Ti)。
11.一種存儲(chǔ)器單元，包括前述任何一項(xiàng)權(quán)利要求的晶體管，并進(jìn)一步包含耦合至所述源極區(qū)域的源極線和耦合至所述漏極區(qū)域的傳輸線。
12.一種存儲(chǔ)器陣列，包括多個(gè)根據(jù)前述任何一項(xiàng)權(quán)利要求所述的晶體管，所述晶體管陣列包括形成在襯底上的多個(gè)單元，其中每個(gè)單元包括所述多個(gè)晶體管中的至少一個(gè)；多個(gè)位線，它們沿所述晶體管陣列的行耦合至每個(gè)晶體管的漏極區(qū)域；和多個(gè)字線，它們沿所述存儲(chǔ)器陣列的列耦合至每個(gè)晶體管的柵極。
13.一種包括根據(jù)權(quán)利要求12所述的存儲(chǔ)器陣列的半導(dǎo)體器件，包括耦合至所述多個(gè)字線的字線地址解碼器；耦合至所述多個(gè)位線的位線地址解碼器；耦合至所述多個(gè)位線的感測(cè)放大器。
14.一種包括根據(jù)權(quán)利要求12所述的存儲(chǔ)器陣列的電子系統(tǒng)，包括處理器；和耦合至所述處理器的存儲(chǔ)器件，其中所述存儲(chǔ)器件包括所述存儲(chǔ)器陣列。
15.一種包括PMOS晶體管和NMOS晶體管的CMOS器件，其中所述PMOS晶體管和NMOS晶體管中的至少一個(gè)包括根據(jù)權(quán)利要求1-10中的任何一項(xiàng)所述的晶體管；所述PMOS晶體管和NMOS晶體管每個(gè)都包括源極、漏極、位于其間的通道區(qū)域，通過柵極絕緣體與所述通道區(qū)域分開的柵極；和所述PMOS晶體管和NMOS晶體管的柵極包括變化的組成和變化的功函，以便獲得近似相等幅值的低閾值電壓。
16.根據(jù)權(quán)利要求15所述的CMOS器件，其中所述近似相等幅值的閾值電壓包括低于0.4伏特的閾值電壓幅值。
17.根據(jù)權(quán)利要求15所述的CMOS器件，其中所述近似相等幅值的閾值電壓包括大約為0.3伏特的閾值電壓幅值。
18.根據(jù)權(quán)利要求15所述的CMOS器件，其中所述PMOS晶體管和NMOS晶體管的柵極中的一個(gè)包括二元金屬導(dǎo)體，而另一個(gè)包括所述三元金屬導(dǎo)體。
19.根據(jù)權(quán)利要求18所述的CMOS器件，其中所述二元金屬導(dǎo)體包括選自氮化鉭(TaN)、氮化鈦(TiN)和氮化鎢(WN)的二元金屬導(dǎo)體。
20.一種包括PMOS晶體管和NMOS晶體管的CMOS器件，其中所述PMOS晶體管和NMOS晶體管每個(gè)都包括源極、漏極、位于其間的通道區(qū)域，通過一柵極絕緣體與所述通道區(qū)域分開的柵極；和所述PMOS晶體管和NMOS晶體管中的至少一個(gè)包括根據(jù)權(quán)利要求1所述的晶體管；其中所述PMOS晶體管和NMOS晶體管的柵極中的一個(gè)包括鉭鋁氮化物(TaAlN)作為三元金屬導(dǎo)體，且所述PMOS晶體管和NMOS晶體管的柵極中的另一個(gè)包括二元金屬導(dǎo)體，其包括氮化鉭(TaN)，以便獲得近似相等幅值的低閾值電壓。
21.一種包括PMOS晶體管和NMOS晶體管的CMOS器件，其中所述PMOS晶體管和NMOS晶體管每個(gè)都包括源極、漏極、位于其間的通道區(qū)域，通過柵極絕緣體與所述通道區(qū)域分開的柵極；和所述PMOS晶體管和NMOS晶體管中的至少一個(gè)包括根據(jù)權(quán)利要求1所述的晶體管；其中所述PMOS晶體管和NMOS晶體管的柵極中的一個(gè)包括鈦鋁氮化物(TiAlN)作為三元金屬導(dǎo)體，且所述PMOS晶體管和NMOS晶體管的柵極中的另一個(gè)包括二元金屬導(dǎo)體，其包括氮化鈦(TiN)，以便獲得近似相等幅值的低閾值電壓。
22.一種包括PMOS晶體管和NMOS晶體管的CMOS器件，其中所述PMOS晶體管和NMOS晶體管每個(gè)都包括源極、漏極、位于其間的通道區(qū)域，通過柵極絕緣體與所述通道區(qū)域分開的柵極；和所述PMOS晶體管和NMOS晶體管中的至少一個(gè)包括根據(jù)權(quán)利要求1所述的晶體管；其中所述PMOS晶體管和NMOS晶體管的柵極中的一個(gè)包括鎢鋁氮化物(WAlN)作為三元金屬導(dǎo)體，且所述PMOS晶體管和NMOS晶體管的柵極中的另一個(gè)包括二元金屬導(dǎo)體，其包括氮化鎢(WN)，以便獲得近似相等幅值的低閾值電壓。
23.一種形成晶體管的方法，包括在襯底上形成第一源極/漏極區(qū)域、第二源極/漏極區(qū)域，和介于它們之間的通道區(qū)域；形成與所述通道區(qū)域相對(duì)并通過第一柵極絕緣體與其分開的柵極；和其中形成柵極的步驟包括通過原子層沉積形成三元金屬導(dǎo)體，以便提供設(shè)計(jì)用于提供期望閾值所需的組成。
24.根據(jù)權(quán)利要求23所述的方法，其中通過原子層沉積形成三元金屬導(dǎo)體的步驟包括形成鉭鋁氮化物(TaAlN)層。
25.根據(jù)權(quán)利要求23所述的方法，其中通過原子層沉積形成三元金屬導(dǎo)體的步驟包括形成鈦鋁氮化物(TiAlN)層。
26.根據(jù)權(quán)利要求23所述的方法，其中通過原子層沉積形成三元金屬導(dǎo)體的步驟包括形成鈦硅氮化物(TiSiN)層。
27.根據(jù)權(quán)利要求23所述的方法，其中通過原子層沉積形成三元金屬導(dǎo)體的步驟包括形成鎢鋁氮化物(WAlN)層。
28.根據(jù)權(quán)利要求23-27中的任何一項(xiàng)所述的方法，其中形成柵極的步驟進(jìn)一步包括在所述金屬導(dǎo)體上形成難熔金屬。
29.根據(jù)權(quán)利要求23-27中的任何一項(xiàng)所述的方法，其中形成柵極的步驟進(jìn)一步包括形成在所述三元金屬導(dǎo)體上形成的導(dǎo)電多晶硅層。
30.一種形成CMOS器件的方法，包括形成PMOS晶體管；形成NMOS晶體管；其中形成所述NMOS晶體管和PMOS晶體管中的至少一個(gè)包括根據(jù)權(quán)利要求23-29中的任何一項(xiàng)所述形成晶體管，和其中形成所述NMOS晶體管和PMOS晶體管的步驟包括在每個(gè)各自的晶體管上形成變化的柵極組成，其具有變化的功函，以便將每個(gè)各自的晶體管的閾值電壓控制為近似相等的幅值。
31.一種形成CMOS器件的方法，包括形成PMOS晶體管；形成NMOS晶體管；其中形成所述NMOS晶體管和PMOS晶體管中的一個(gè)的步驟包括根據(jù)權(quán)利要求24所述形成晶體管，和形成所述NMOS晶體管和PMOS晶體管中的另一個(gè)的步驟包括通過原子層沉積形成具有二元金屬導(dǎo)體的晶體管柵極，所述二元金屬導(dǎo)體包括氮化鉭(TaN)層，使得所述NMOS晶體管和PMOS晶體管具有近似相等幅值的閾值電壓。
32.一種形成CMOS器件的方法，包括形成PMOS晶體管；形成NMOS晶體管；其中形成所述NMOS晶體管和PMOS晶體管中的一個(gè)的步驟包括根據(jù)權(quán)利要求25所述形成晶體管，和形成所述NMOS晶體管和PMOS晶體管中的另一個(gè)的步驟包括通過原子層沉積形成具有二元金屬導(dǎo)體的晶體管柵極，所述二元金屬導(dǎo)體包括氮化鈦(TiN)層，使得所述NMOS晶體管和PMOS晶體管具有近似相等幅值的閾值電壓。
33.一種形成CMOS器件的方法，包括形成PMOS晶體管；形成NMOS晶體管；其中形成所述NMOS晶體管和PMOS晶體管中的一個(gè)的步驟包括根據(jù)權(quán)利要求26所述形成晶體管，和形成所述NMOS晶體管和PMOS晶體管中的另一個(gè)的步驟包括通過原子層沉積形成具有二元金屬導(dǎo)體的晶體管柵極，所述二元金屬導(dǎo)體包括氮化鎢(WN)層，使得所述NMOS晶體管和PMOS晶體管具有近似相等幅值的閾值電壓。
全文摘要
本發(fā)明提供了一種用于晶體管的結(jié)構(gòu)、系統(tǒng)和方法，所述晶體管具有通過原子層沉積形成的并具有可變功函的柵極。一個(gè)晶體管的實(shí)施方案包括第一源極/漏極區(qū)域；第二源極/漏極區(qū)域；位于它們之間的通道區(qū)域。柵極通過柵極絕緣體與所述通道區(qū)域分開。所述柵極包括通過原子層沉積形成的三元金屬導(dǎo)體，以為所述三元金屬導(dǎo)體提供被設(shè)計(jì)用于提供期望閾值電壓的組成。
文檔編號(hào)H01L29/78GK1689143SQ03824408
公開日2005年10月26日 申請(qǐng)日期2003年8月21日 優(yōu)先權(quán)日2002年8月22日
發(fā)明者L·福爾貝斯, K·Y·阿恩 申請(qǐng)人:微米技術(shù)有限公司