專利名稱：采用硅－鍺和硅－碳合金的異質(zhì)結(jié)場效應(yīng)晶體管的制作方法
背景技術(shù)：
發(fā)明領(lǐng)域本發(fā)明涉及在所謂“應(yīng)變硅(strained silicon)”或“能帶設(shè)計(jì)晶體管(band engineered transistor)”技術(shù)中的改進(jìn)，并涵蓋了采用硅-鍺和硅-碳合金制備的異質(zhì)結(jié)(heterojunction)場效應(yīng)晶體管。
相關(guān)技術(shù)的描述在當(dāng)今半導(dǎo)體器件的發(fā)展中，CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)晶體管的傳統(tǒng)可測量性的極限正被迅速接近。這一環(huán)境推動(dòng)人們越來越多的關(guān)注于今后的三大類新型晶體管，即超薄體硅絕緣體(SOI)晶體管、能帶設(shè)計(jì)晶體管和雙柵晶體管。
超薄SOI晶體管制造于厚度約為100-250埃的極薄的硅膜中。
能帶設(shè)計(jì)晶體管基于這樣的方案，其在CMOS器件中使用新的或改進(jìn)的材料從而使電子可在結(jié)構(gòu)中快速遷移，例如通過使用鍺和對結(jié)構(gòu)中機(jī)械應(yīng)力的感應(yīng)來人工控制并改進(jìn)晶體管性能。
雙柵晶體管涉及幾種可能的方案，包括“鰭式FET(場效應(yīng)晶體管)”以及垂直晶體管設(shè)計(jì)，其中一個(gè)柵設(shè)置于晶體管結(jié)構(gòu)的頂部，另一個(gè)柵設(shè)置于晶體管的底部部分。這種方案使得晶體管的柵長可能降至9納米(nm)的尺度，這是當(dāng)前設(shè)定用于2016的22nm節(jié)點(diǎn)中的目標(biāo)。在9nm處，柵結(jié)構(gòu)將僅為約30個(gè)原子長。
考慮前述的晶體管類型，與超薄SOI晶體管和雙柵晶體管有關(guān)的可預(yù)見到的困難使得近期內(nèi)在高性能CMOS晶體管的發(fā)展中占主要候選位置的為能帶設(shè)計(jì)晶體管。


圖1中的顯微照片示出了能帶設(shè)計(jì)晶體管的一個(gè)簡單形式。如在顯微照片中標(biāo)注的那樣，多柵被設(shè)置于結(jié)構(gòu)的中心，柵下面為應(yīng)變硅溝道。源和漏單元分別位于柵的左右，通過在應(yīng)變馳豫(strain-relaxed)Si0.85Ge0.15層上生長形成應(yīng)變硅以作為SiGe“虛擬襯底”。
這種能帶設(shè)計(jì)晶體管結(jié)構(gòu)更通常的被稱為異質(zhì)結(jié)場效應(yīng)晶體管(HFET)，并通過硅層中存在的應(yīng)力來實(shí)現(xiàn)載荷子遷移率的增加。這種載荷子遷移率的增加對于電子比對于空穴更加顯著。已報(bào)道生長于Si0.7Ge0.3上的應(yīng)變硅在NMOS HFET(N溝道金屬氧化物半導(dǎo)體異質(zhì)結(jié)場效應(yīng)晶體管)結(jié)構(gòu)中的遷移率增加為80％，在PMOS HFET(P溝道金屬氧化物半導(dǎo)體異質(zhì)結(jié)場效應(yīng)晶體管)結(jié)構(gòu)中的遷移率增加為60％(Currie，M.，等人2001年發(fā)表于JVST B19，2268)。
在這種能帶設(shè)計(jì)HFET器件中，應(yīng)變硅層生長于應(yīng)變馳豫SiGe上，而應(yīng)變馳豫SiGe生長于硅晶片上。通常被稱為SiGe馳豫緩沖層(RBL)的應(yīng)變馳豫SiGe在這種結(jié)構(gòu)設(shè)置中被用作硅層的“虛擬襯底”。RBL和應(yīng)變溝道層通過分子束外延(MBE)或化學(xué)氣相淀積(CVD)生長。應(yīng)變Si溝道層(也稱為量子阱)的厚度典型約為100-250埃。
圖2示出了SiGe馳豫緩沖層結(jié)構(gòu)的剖面隧道電子顯微鏡(TEM)圖像。圖中可見的組分漸變層為高位錯(cuò)密度區(qū)，其上帶有由RBL的恒定鍺組分“覆蓋”層形成的低缺陷密度材料。在圖中示出的視場中，可以看見一個(gè)穿透位錯(cuò)向上延伸至RBL的表面。
通常，RBL有三個(gè)主要的要求。它們必須具有足夠的鍺組分，在覆蓋(capping)層中Ge的摩爾分?jǐn)?shù)通常在0.15-0.3的范圍內(nèi)。覆蓋層的標(biāo)稱厚度為1微米(μm)左右。第二，RBL必須在覆蓋材料中具有盡可能最低的缺陷密度。第三，RBL結(jié)構(gòu)必須具有足夠平整的膜以在應(yīng)變硅生長之后進(jìn)行光刻處理。
在應(yīng)變硅生長結(jié)構(gòu)的制備過程中，在硅上生長含Ge層時(shí)，由于Si和Ge的晶格常數(shù)之間存在4％的差異，因此會(huì)形成缺陷。相應(yīng)的固有應(yīng)變將在具有足夠厚度的含Ge層中產(chǎn)生失配位錯(cuò)。在現(xiàn)有技術(shù)的當(dāng)前狀態(tài)下，對于例證性的30％的RBL(含有Si0.7Ge0.3)而言，可實(shí)現(xiàn)每平方厘米(cm2)低于1×105個(gè)缺陷的穿透失配位錯(cuò)密度水平。
使用SiGe制備RBL的一個(gè)局限性在于，為了實(shí)現(xiàn)足夠的應(yīng)力以及由此在硅溝道中產(chǎn)生的能帶彎曲，在馳豫緩沖層中需要有高的鍺組分(如以上提到的，它涉及到Ge的摩爾分?jǐn)?shù)，其典型在0.15到0.30范圍內(nèi))。由于RBL的穿透位錯(cuò)密度(threading dislocation density)和表面不平整度隨著鍺組分的增加而增加，因此希望將RBL結(jié)構(gòu)中的Ge組分減到最少，但又不希望產(chǎn)生隨著RBL層中Ge組分的減少伴隨而來的其它性能方面的損失。

發(fā)明內(nèi)容
本發(fā)明涉及使用硅-鍺合金緩沖層和硅基溝道層制備的半導(dǎo)體器件裝置，并涉及其制造方法。
本發(fā)明的一個(gè)方面涉及一種應(yīng)變硅半導(dǎo)體器件裝置，該裝置包括馳豫緩沖層(RBL)以及位于所述RBL上的應(yīng)變硅層，其中所述RBL包含硅-鍺合金，并且所述應(yīng)變硅層包含硅-碳合金。
從特定器件方面而言，本發(fā)明涉及一種異質(zhì)結(jié)場效應(yīng)晶體管，包括含有硅-鍺合金的馳豫緩沖層(RBL)以及位于所述RBL上的含有硅-碳合金的溝道層，所述硅-碳合金以所述溝道層中的硅和碳的總量為基準(zhǔn)而包含約0.5至約1.0原子百分比，其中，所述硅-鍺合金包含約10至約30的原子百分比的鍺，所述溝道層的厚度為約10納米至約20納米，所述RBL具有從其與所述溝道層相鄰的表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
本發(fā)明的另一個(gè)方面涉及一種制備半導(dǎo)體器件裝置的方法，所述半導(dǎo)體器件裝置包括SiGe馳豫緩沖層(RBL)以及位于所述RBL上的硅溝道層，該方法包括利用含有硅-碳合金的材料來形成所述硅溝道層。
本發(fā)明的又一個(gè)方面涉及一種方法，該方法通過降低其上在半導(dǎo)體器件裝置制備過程中形成有應(yīng)變硅溝道層的SiGe馳豫緩沖層之中的鍺組分從而減少穿透缺陷密度。所述方法包括利用含有硅-碳合金的材料來形成所述硅溝道層。
通過隨后的公開內(nèi)容和所附權(quán)利要求，本發(fā)明的其它方面、特征以及實(shí)施方案將更為清楚。
附圖的簡要說明圖1是應(yīng)變硅HFET結(jié)構(gòu)的顯微照片，其中應(yīng)變硅溝道生長于應(yīng)變馳豫Si0.85Ge0.15層上，其中應(yīng)變馳豫Si0.85Ge0.15層用作虛擬襯底；圖2示出了SiGe馳豫緩沖層結(jié)構(gòu)的剖面隧道電子顯微鏡(TEM)圖像；圖3是SiGe基HFET器件的層結(jié)構(gòu)和能帶能量的圖表，該SiGe基HFET器件的特征在于應(yīng)變硅溝道(源區(qū)和漏區(qū)未示出)中的二維電子氣；圖4是SiGe基p型MOSFET器件的層結(jié)構(gòu)和能帶能量的圖表；圖5是SiGe基n溝道SiGe/Si HFET器件的層結(jié)構(gòu)和能帶能量的圖表；圖6是SiGe基p溝道SiGe/Si HFET器件的層結(jié)構(gòu)和能帶能量的圖表；圖7是SiGe基異質(zhì)結(jié)CMOS器件的示意圖；圖8是一種MODFET器件的示意圖，該MODFET器件的特征在于結(jié)合入應(yīng)變硅層中的碳。
本發(fā)明的詳細(xì)描述及其優(yōu)選實(shí)施方案本發(fā)明提供了一種經(jīng)常應(yīng)用于例如HFET器件中的鍺基RBL結(jié)構(gòu)，它實(shí)現(xiàn)了在RBL材料中具有較低的鍺組分而不會(huì)使性能降低，否則這種性能的降低會(huì)在當(dāng)SiGe層的Ge成分減少時(shí)被觀察到。
本發(fā)明基于這樣一個(gè)發(fā)現(xiàn)，即，HFET結(jié)構(gòu)中的應(yīng)變硅層可由應(yīng)變Si-C合金(例如微少地含有0.5-1.0％的碳的合金)替代，以實(shí)現(xiàn)在馳豫緩沖層中使用較低的鍺組分，同時(shí)可在應(yīng)變溝道(量子阱)中實(shí)現(xiàn)至少等同的電子和空穴遷移率。
使用鍺組分較低的緩沖層可實(shí)現(xiàn)低的穿透位錯(cuò)密度、改善的表面形態(tài)、提高緩沖層生長的經(jīng)濟(jì)性、并且具有在特定應(yīng)用中減少或甚至消除在生長應(yīng)變硅之前對緩沖層進(jìn)行平整化(smoothing)的需要(例如化學(xué)機(jī)械平整化(CMP))的潛力。在后一方面中，通過減少或者消除對平整化的需要(因?yàn)槠秸枰辽賰蓚€(gè)外延生長周期)，就可充分地改善器件制造的經(jīng)濟(jì)性。
根據(jù)本發(fā)明，在HFET器件的應(yīng)變硅層中使用硅-碳合金來實(shí)現(xiàn)使用較低鍺組分緩沖層和覆蓋層提供了上文中討論過的優(yōu)點(diǎn)，同時(shí)還不會(huì)損害硅溝道的應(yīng)變特性或HFET器件的性能。
本發(fā)明提供了一種應(yīng)變硅半導(dǎo)體器件裝置，其包括馳豫緩沖層(RBL)以及位于RBL上的應(yīng)變硅層，其中RBL包含硅-鍺合金，應(yīng)變硅層包含硅-碳合金。
在這種器件裝置中，在一個(gè)優(yōu)選方案中，硅-碳合金以硅-碳合金中硅和碳的總量為基準(zhǔn)而含有約0.2至約1.5的原子百分比(atomic％)的碳。更優(yōu)選地，硅-碳合金以硅-碳合金中硅和碳的總量為基準(zhǔn)而含有約0.4至約1.2的原子百分比(atomic％)的碳。最優(yōu)選地，硅-碳合金以硅-碳合金中硅和碳的總量為基準(zhǔn)而含有約0.5至約1.0的原子百分比(atomic％)的碳。
優(yōu)選地，硅-碳合金中碳的量使得基本上所有的碳原子都被替代式地結(jié)合入合金以作為硅晶格中的組分。合金中碳的含量優(yōu)選地低于合金散射(alloy scattering)的碳濃度閾值。
在本發(fā)明各種優(yōu)選的器件裝置中，應(yīng)變硅層的厚度優(yōu)選為約5納米至約50納米，更優(yōu)選地為約8納米至約40納米，最優(yōu)選地為約10納米至約20納米。
本發(fā)明優(yōu)選器件裝置中的鍺-硅合金優(yōu)選地具有SiXGe1-X的形式，其中x為約0.6至約0.95，更優(yōu)選地為約0.65至約0.90，最優(yōu)選地為約0.7至約0.85。
本發(fā)明的器件裝置包括這樣的結(jié)構(gòu)，其中RBL具有從其與應(yīng)變硅層相鄰的上表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
本發(fā)明的器件裝置可在多種半導(dǎo)體器件和器件的母體結(jié)構(gòu)(例如異質(zhì)結(jié)CMOS器件)中使用，包括各種類型的晶體管器件，包括但不限于HFET、MOSFET以及MODFET。根據(jù)本發(fā)明的器件易于利用本領(lǐng)域技術(shù)在多種襯底上制備，襯底優(yōu)選為硅襯底(Si、SiC等)，但也可包括非硅襯底(蘭寶石、GaAs、GaN等)。
作為本發(fā)明的一個(gè)示例性實(shí)施方案，可根據(jù)本發(fā)明制備異質(zhì)結(jié)場效應(yīng)晶體管，其包括由硅-鍺合金形成的馳豫緩沖層(RBL)，RBL上具有由硅-碳合金形成的溝道層，該硅-碳合金以溝道層中硅和碳的總量為基準(zhǔn)而含有約0.5至約1.0原子百分比，其中硅-鍺合金包括約10至約30原子百分比的鍺，溝道層的厚度為約10納米至約20納米，RBL具有從其與溝道層相鄰的表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
本發(fā)明可用于實(shí)現(xiàn)對這樣一種半導(dǎo)體器件裝置的制備，該半導(dǎo)體器件包括SiGe馳豫緩沖層(RBL)和位于RBL上的硅溝道層，其中硅溝道層由硅-碳合金形成，例如，以硅-碳合金中硅和碳的總量為基準(zhǔn)而含有約0.2至約1.5的原子百分比的碳的硅-碳合金，更優(yōu)選地，以硅-碳合金中硅和碳的總量為基準(zhǔn)而含有約0.4至約1.2的原子百分比的碳的硅-碳合金，最優(yōu)選地，以硅-碳合金中硅和碳的總量為基準(zhǔn)而含有約0.5至約1.0的原子百分比的碳的硅-碳合金。
該制備方法優(yōu)選地這樣實(shí)施，以使得硅-碳合金中的碳基本上完全處于被替代式地結(jié)合入硅-碳合金的碳原子的形式，而不是被間隙式地結(jié)合入合金的晶格中。如以上提到的，硅-碳合金中碳的含量低于合金散射(alloy scattering)的碳濃度閾值。
硅溝道層的厚度優(yōu)選為約5納米至約50納米，更優(yōu)選地為約8納米至約40納米，最優(yōu)選地為約10納米至約20納米，RBL優(yōu)選地由具有SiXGe1-X形式的硅-鍺合金構(gòu)成，其中x為約0.6至約0.95，更優(yōu)選地為約0.65至約0.90，最優(yōu)選地為約0.7至約0.85。
在這種制備方法中，RBL優(yōu)選地在這樣的條件下生長，該條件可產(chǎn)生從RBL與硅溝道層相鄰的上表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
形成硅-碳合金的硅溝道層的優(yōu)選方法是利用化學(xué)氣相淀積(CVD)或分子束外延(MBE)。當(dāng)使用CVD作為形成硅溝道層的技術(shù)時(shí)，CVD生長優(yōu)選地在溫度不超過550℃、范圍在每分鐘約1納米到約2納米之內(nèi)的生長速度下進(jìn)行，以生長出厚度從約10納米到約20納米的硅溝道層。
由此，本發(fā)明提供了一種技術(shù)，該技術(shù)通過降低其上在半導(dǎo)體器件裝置制備過程中形成有應(yīng)變硅溝道層的SiGe馳豫緩沖層之中的鍺組分從而減少穿透缺陷密度。通過形成硅-碳合金的應(yīng)變硅溝道層，可顯著地減少RBL的SiGe化合物中的Ge組分，并且可以具有在前述的附加優(yōu)點(diǎn)。
根據(jù)本發(fā)明所述的半導(dǎo)體器件裝置可通過各種特定形式制備。作為特殊的例子，外延層結(jié)構(gòu)可具有圖1或圖3中所示的形式，但其中本征Si層被本征Si-C(例如具有約為1原子百分比的碳濃度)所替代，并且其中SiGe緩沖層和覆蓋層中的鍺組分被降低，例如對于1％的碳合金降低至約8％，或者對于0.5％的碳合金降低至約4％，每個(gè)所述應(yīng)變Si層/SiGe緩沖層組分在相應(yīng)的器件裝置中實(shí)現(xiàn)了近似等同的能帶偏移。
在上文中已描述過的圖1是一種應(yīng)變硅HFET結(jié)構(gòu)，該結(jié)構(gòu)中應(yīng)變硅溝道生長于應(yīng)變馳豫SiGe層上，其中應(yīng)變馳豫SiGe層用作虛擬襯底。圖3是一種簡單的SiGe基HFET器件(n型或p型MOSFET)的層結(jié)構(gòu)和能帶能量(band energy)的圖表，該器件的特征在于應(yīng)變硅溝道(源區(qū)和漏區(qū)未示出)，其中，根據(jù)本發(fā)明的一個(gè)實(shí)施方案所述，本征Si層被本征Si-C合金材料所替代，該Si-C合金材料具有約0.5至約1原子百分比的碳組分，并且相對于其溝道層中具有硅(而不是本發(fā)明的碳硅合金組分)的相應(yīng)器件結(jié)構(gòu)來說，SiGe緩沖層和覆蓋層中的鍺組分被顯著減少(例如約4％至約10％)。
本發(fā)明的Si-C合金/Ge組分降低的緩沖/覆蓋層結(jié)構(gòu)也可用于其它的HCMOS器件中。異質(zhì)結(jié)CMOS器件可使用圖1和圖4中所示的基本結(jié)構(gòu)或其它更復(fù)雜的結(jié)構(gòu)而在本領(lǐng)域的技術(shù)范圍內(nèi)容易地制備出來。圖1已在上文描述過。圖4是SiGe基p型MOSFET器件的層結(jié)構(gòu)和能帶能量的圖表。
圖5是SiGe基n溝道SiGe/Si HFET器件的層結(jié)構(gòu)和能帶能量的圖表。圖6是相應(yīng)的SiGe基p溝道SiGe/Si HFET器件的層結(jié)構(gòu)和能帶能量的圖表。
圖5和圖6示出了可用Si和SiGe生長的用于形成高遷移率n型和p型溝道的外延層結(jié)構(gòu)。該p溝道結(jié)構(gòu)具有比緩沖層高的鍺組分。圖5和圖6中所示類型的結(jié)構(gòu)可根據(jù)本發(fā)明所述利用Si-C合金制備，以實(shí)現(xiàn)緩沖層中鍺的減少。還有可根據(jù)本發(fā)明制備的其它器件結(jié)構(gòu)，包括圖7所示的SiGe基異質(zhì)結(jié)CMOS器件和圖8的MODFET器件。
因此，本發(fā)明提供了可實(shí)現(xiàn)同等的器件性能、同時(shí)可實(shí)現(xiàn)降低的位錯(cuò)密度和降低的RBL表面不平整度的方法。
在進(jìn)行Si-C合金生長時(shí)，在生長中的硅膜中引入碳以按照任何適合的方式組成Si-C合金，例如，利用碳的母體物，如甲烷、甲基硅烷或其它碳?xì)浠衔?hydrocarbonaceous)材料，或者用于半導(dǎo)體材料的碳摻雜技術(shù)中的其它材料，其數(shù)量以適于形成具有所需碳組分的Si-C合金為準(zhǔn)。
可通過與生長或淀積工藝以及工藝條件有關(guān)的其它常規(guī)方式利用本發(fā)明實(shí)現(xiàn)的較低的鍺組分來形成緩沖層和覆蓋層，這些常規(guī)方式在例如1993年6月22日授權(quán)給D.布雷森等人并已轉(zhuǎn)讓給AT&T貝爾實(shí)驗(yàn)室的第5,221,413號(hào)美國專利，以及2000年8月22日授權(quán)給E.A.菲茨杰拉德并已轉(zhuǎn)讓給馬薩諸塞州理工學(xué)院的第6,107,053號(hào)美國專利中得到描述，上述專利的公開內(nèi)容作為參考被整體并入本文。
可通過例如化學(xué)氣相淀積或分子束外延來形成硅-碳合金層和Ge組分降低的緩沖層。
需要適當(dāng)?shù)貙?shí)施硅-碳合金的生長工藝以最小化合金散射(alloyscattering)，否則合金散射將會(huì)降低Si-C合金層中的有效電子遷移率。更具體地講，Si-C合金生長工藝?yán)硐氲淖钚』辖鸨∧ぞЦ窠Y(jié)構(gòu)中碳的間隙式結(jié)合，并且最大化碳的替代式結(jié)合，即，在合金薄膜晶格結(jié)構(gòu)中碳原子出現(xiàn)于替代位置。為了實(shí)現(xiàn)基本上完全的(約100％)替代式碳結(jié)合，在優(yōu)選的實(shí)踐中使Si-C合金中碳的含量不超過約1.5的原子百分比。
在本發(fā)明優(yōu)選的實(shí)踐中，為實(shí)現(xiàn)上述替代式類型的Si-C合金膜，需要使CVD生長溫度約為550-600℃左右，其生長速率在每分鐘約1納米到約10納米左右。這種生長溫度和生長速率遠(yuǎn)低于大多數(shù)Si外延CVD工藝中典型使用的生長溫度和生長速率，但這并不對本發(fā)明的實(shí)際應(yīng)用構(gòu)成重要限制，因?yàn)镾i-C合金膜相當(dāng)?shù)谋?，其厚度典型地在約10納米到約20納米的范圍之內(nèi)。
可相應(yīng)地調(diào)整其它生長技術(shù)的溫度條件和生長速率，以促成碳在硅合金晶格結(jié)構(gòu)中實(shí)現(xiàn)充分獨(dú)特的替代式結(jié)合。例如，可在低于550℃的溫度下使用分子束外延。因此，用于形成Si-C合金層所采用的特定生長技術(shù)和工藝條件不需要過多的實(shí)驗(yàn)即可在本領(lǐng)域技術(shù)范圍內(nèi)容易地確定，從而制造出具有所需特性的Si-C合金材料和結(jié)構(gòu)。
通過以下的非限制性的實(shí)施例，本發(fā)明的特征和優(yōu)點(diǎn)可更充分地示出。
實(shí)施例在一個(gè)示例性實(shí)施方案中，使用二氯甲硅烷作為硅的母體物以及鍺烷(germane)作為鍺的母體物，通過化學(xué)氣相淀積在硅片襯底上生長具有SiXGe1-X組分的馳豫緩沖層，進(jìn)入CVD腔室的氫的流速為每分鐘20標(biāo)準(zhǔn)公升、二氯甲硅烷的流速為每分鐘200標(biāo)準(zhǔn)毫升，并且氫中10％的鍺烷的流速在生長周期中是變化的(每分鐘0到300標(biāo)準(zhǔn)毫升)。生長條件包括溫度為800℃，以及壓力為20托。通過組分漸變(它可與熱退火過程結(jié)合)減小晶片的近表面區(qū)的缺陷密度。降低溫度至接近580℃，在以下反應(yīng)氣體流速下生長Si.99C.01層100標(biāo)準(zhǔn)毫升的硅烷、10標(biāo)準(zhǔn)升的氫、85標(biāo)準(zhǔn)毫升的甲基硅烷。該層的生長速率為接近每分鐘30埃。通過用乙硅烷替代硅烷可提高生長速率。
雖然本發(fā)明在此已結(jié)合多個(gè)作為參考的示例性實(shí)施例和特征被以不同方式公開，但應(yīng)該意識(shí)到上文中所描述的實(shí)施例和特征并非對本發(fā)明的限制，本領(lǐng)域普通技術(shù)人員可進(jìn)行其它的變換、修改及使用其它實(shí)施方案。因此本發(fā)明將由所附權(quán)利要求來寬泛地解釋并與之相符。
權(quán)利要求
1.一種應(yīng)變硅半導(dǎo)體器件裝置，包括馳豫緩沖層(RBL)以及位于所述RBL上的應(yīng)變硅層，其中，所述RBL包含硅-鍺合金，所述應(yīng)變硅層包含硅-碳合金。
2.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-碳合金以所述合金中的硅和碳的總量為基準(zhǔn)而包含約0.2至約1.5原子百分比的碳。
3.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-碳合金以所述合金中的硅和碳的總量為基準(zhǔn)而包含約0.4至約1.2原子百分比的碳。
4.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-碳合金以所述合金中的硅和碳的總量為基準(zhǔn)而包含約0.5至約1.0原子百分比的碳。
5.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-碳合金中碳的含量使得基本上所有的碳原子都被替代式地結(jié)合入所述硅-碳合金。
6.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-碳合金中碳的含量低于合金散射的碳濃度閾值。
7.如權(quán)利要求1所述的器件裝置，其特征在于，所述應(yīng)變硅層具有約5納米至約50納米的厚度。
8.如權(quán)利要求1所述的器件裝置，其特征在于，所述應(yīng)變硅層具有約8納米至約40納米的厚度。
9.如權(quán)利要求1所述的器件裝置，其特征在于，所述應(yīng)變硅層具有約10納米至約20納米的厚度。10.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-鍺合金具有SixGe1-x的形式，其中x為約0.6至約0.95。
11.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-鍺合金具有SixGe1-x的形式，其中x為約0.65至約0.90。
12.如權(quán)利要求1所述的器件裝置，其特征在于，所述硅-鍺合金具有SixGe1-x的形式，其中x為約0.7至約0.85。
13.如權(quán)利要求1所述的器件裝置，其特征在于，所述RBL具有從其與應(yīng)變硅層相鄰的上表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
14.如權(quán)利要求1所述的器件裝置，其被結(jié)合入半導(dǎo)體器件。
15.如權(quán)利要求14所述的器件裝置，其特征在于，所述半導(dǎo)體器件包括異質(zhì)結(jié)CMOS器件。
16.如權(quán)利要求14所述的器件裝置，其特征在于，所述半導(dǎo)體器件包括晶體管器件。
17.如權(quán)利要求16所述的器件裝置，其特征在于，所述晶體管器件包括HFET。
18.如權(quán)利要求16所述的器件裝置，其特征在于，所述晶體管器件包括MOSFET。
19.如權(quán)利要求16所述的器件裝置，其特征在于，所述晶體管器件包括MODFET。
20.如權(quán)利要求1所述的器件裝置，其位于硅晶片襯底上。
21.一種異質(zhì)結(jié)場效應(yīng)晶體管，包括含有硅-鍺合金的馳豫緩沖層(RBL)以及位于所述RBL上的含有硅-碳合金的溝道層，所述硅-碳合金以所述溝道層中的硅和碳的總量為基準(zhǔn)而包含約0.5至約1.0原子百分比，其中，所述硅-鍺合金包含約10至約30原子百分比的鍺，所述溝道層的厚度為約10納米至約20納米，所述RBL具有從其與所述溝道層相鄰的表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
22.一種用于制備半導(dǎo)體器件裝置的方法，所述半導(dǎo)體器件裝置包括SiGe馳豫緩沖層(RBL)以及位于所述RBL上的硅溝道層，所述方法包括形成含有硅-碳合金的材料的所述硅溝道層。
23.如權(quán)利要求22所述的方法，其特征在于，所述硅-碳合金以所述合金中的硅和碳的總量為基準(zhǔn)而包含約0.2至約1.5原子百分比的碳。
24.如權(quán)利要求22所述的方法，其特征在于，所述硅-碳合金以所述合金中的硅和碳的總量為基準(zhǔn)而包含約0.4至約1.2原子百分比的碳。
25.如權(quán)利要求22所述的方法，其特征在于，所述硅-碳合金以所述合金中的硅和碳的總量為基準(zhǔn)而包含約0.5至約1.0原子百分比的碳。
26.如權(quán)利要求22所述的方法，其特征在于，所述硅-碳合金中碳的含量使得基本上所有的碳原子都被替代式地結(jié)合入所述硅-碳合金。
27.如權(quán)利要求22所述的方法，其特征在于，所述硅-碳合金中碳的含量低于合金散射的碳濃度閾值。
28.如權(quán)利要求22所述的方法，其特征在于，所述硅溝道層具有約5納米至約50納米的厚度。
29.如權(quán)利要求22所述的方法，其特征在于，所述硅溝道層具有約8納米至約40納米的厚度。
30.如權(quán)利要求22所述的方法，其特征在于，所述硅溝道層具有約10納米至約20納米的厚度。
31.如權(quán)利要求22所述的方法，其特征在于，所述RBL包含硅-鍺合金，所述硅-鍺合金具有SixGe1-x的形式，其中x為約0.6至約0.95。
32.如權(quán)利要求22所述的方法，其特征在于，所述RBL包含硅-鍺合金，所述硅-鍺合金具有SixGe1-x的形式，其中x為約0.65至約0.90。
33.如權(quán)利要求22所述的方法，其特征在于，所述RBL包含硅-鍺合金，所述硅-鍺合金具有SixGe1-x的形式，其中x為約0.7至約0.85。
34.如權(quán)利要求22所述的方法，其特征在于，所述RBL在這樣的條件下生長，該條件產(chǎn)生從所述RBL與所述硅溝道層相鄰的上表面處測得的不超過105缺陷/cm2的穿透位錯(cuò)密度。
35.如權(quán)利要求22所述的方法，其特征在于，所述半導(dǎo)體器件裝置包括異質(zhì)結(jié)CMOS器件。
36.如權(quán)利要求22所述的方法，其特征在于，所述半導(dǎo)體器件裝置包括晶體管器件。
37.如權(quán)利要求22所述的方法，其特征在于，所述半導(dǎo)體器件裝置包括HFET。
38.如權(quán)利要求22所述的方法，其特征在于，所述半導(dǎo)體器件裝置包括MOSFET。
39.如權(quán)利要求22所述的方法，其特征在于，所述半導(dǎo)體器件裝置包括MOSFET。
40.如權(quán)利要求22所述的方法，其特征在于，形成所述含有硅-碳合金的材料的硅溝道層的所述步驟包括化學(xué)氣相淀積(CVD)。
41.如權(quán)利要求40所述的方法，其特征在于，所述CVD是通過在不超過550℃的溫度下在所述RBL上生長所述硅-碳合金而執(zhí)行的。
42.如權(quán)利要求41所述的方法，其特征在于，所述硅-碳合金是以每分鐘約1納米至約2納米的范圍之內(nèi)的生長速率而被生長于所述RBL上的。
43.如權(quán)利要求41所述的方法，其特征在于，所述硅溝道層生長的厚度在約10納米至約20納米的范圍之內(nèi)。
44.一種通過降低其上在半導(dǎo)體器件裝置制備過程中形成有應(yīng)變硅溝道層的SiGe馳豫緩沖層之中的鍺組分從而減少穿透缺陷密度的方法，所述方法包括形成含有硅-碳合金的材料的所述應(yīng)變硅溝道層。
全文摘要
利用硅－鍺緩沖層和硅－碳溝道層結(jié)構(gòu)制造的諸如異質(zhì)結(jié)場效應(yīng)晶體管的半導(dǎo)體器件。本發(fā)明提供了一種通過降低其上形成有應(yīng)變硅溝道層的SiGe馳豫緩沖層之中的鍺組分從而減少穿透缺陷密度的方法，該方法通過形成硅－碳合金的應(yīng)變硅溝道層來實(shí)現(xiàn)，該碳－硅合金包含例如替代式地結(jié)合入合金的Si晶格中的、小于約1.5原子百分比的碳。
文檔編號(hào)H01L21/336GK1689169SQ03821362
公開日2005年10月26日 申請日期2003年7月1日 優(yōu)先權(quán)日2002年7月9日
發(fā)明者道格拉斯·A·韋布, 道格拉斯·沃德 申請人:國際整流器公司