專利名稱：嵌入式存儲器的閘極制程及其閘極結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種嵌入式存儲器(embedded memory)技術(shù)，特別有關(guān)一種嵌入式存儲器的閘極制程及其閘極結(jié)構(gòu)，可以保護存儲單元區(qū)域的穿遂氧化層(tunnel oxide)及介電結(jié)構(gòu)，以避免遭受后續(xù)的原始氧化層清洗制程的侵害。
背景技術(shù)：
嵌入式存儲器(embedded memory)組件為一種系統(tǒng)單芯片(system ona chip，SOC)組件，是指將存儲器組件和邏輯組件整合于同一芯片上。嵌入式存儲器組件包含有一存儲單元(memory cell)區(qū)和一邏輯電路(logic circuit)區(qū)，而儲存于存儲單元區(qū)的存儲單元內(nèi)的數(shù)據(jù)則由邏輯電路來操作。目前廣泛做為存儲單元的結(jié)構(gòu)有動態(tài)隨機存取存儲器單元(DRAM cell)、靜態(tài)隨機存取存儲器單元(SRAM cell)以及閃存單元(flash memory cell)。
閃存的基本單元包含有一用來儲存電荷的懸置閘極(floating gate)以及一用來控制字符線電壓的控制閘極(control gate)，其操作方式是利用字符線以及源/汲極的電壓搭配，來控制懸置閘極中的電荷儲存量，以決定晶體管的開關(guān)狀態(tài)，因此閃存也被稱為電性可程序化只讀存儲器(Electrical programmable ROM，EPROM)。傳統(tǒng)的閃存的閘極結(jié)構(gòu)，是于一硅基底表面上依序制作一懸置閘極、一ONO介電層以及一控制閘極。至于一夾設(shè)于硅基底與懸置閘極之間的穿遂氧化層(tunnel oxide)，其薄膜品質(zhì)與特性則是影響閃存的操作速度的重要因子。然而，在閃存制程以及邏輯標準制程的整合下，邏輯電路區(qū)域的閘極氧化層的制作會損傷穿遂氧化層，進而影響閃存的電性操作表現(xiàn)。
如圖1A至圖1D所示，其顯示習知嵌入式存儲器的閘極制程的剖面示意圖。如圖1A所示，一半導(dǎo)體硅基底10定義有一存儲單元區(qū)域I以及一邏輯電路區(qū)域II。首先，于硅基底10的表面上長成一第一氧化硅層12，然后于存儲單元區(qū)域I的表面上制作一閃存的閘極結(jié)構(gòu)20，其包含有一懸置閘極層14、一ONO介電層16以及一控制閘極層18，則夾設(shè)于硅基底10與閘極結(jié)構(gòu)20之間的第一氧化硅層12是用來作為一穿遂氧化層12a。而后，如圖1B所示，進行氧化硅材質(zhì)的沉積、干蝕刻制程，于閘極結(jié)構(gòu)20的側(cè)壁上形成一氧化硅側(cè)壁子22。
接著，如圖1C所示，對硅基底10的表面進行一預(yù)清洗(pre-cleaning)制程，是蝕刻去除硅基底10表面的第一氧化硅層12，亦即去除一原始氧化層(native oxide)，以利后續(xù)的閘極氧化層的制程。后續(xù)，如圖1D所示，利用熱氧化法，于硅基底10的整個表面上長成一第二氧化硅層24。最后，進行導(dǎo)電材質(zhì)的沉積、存儲單元區(qū)域I的光阻覆蓋、邏輯電路區(qū)域II的光阻圖案轉(zhuǎn)移技術(shù)，以于邏輯電路區(qū)域II的第二氧化硅層24的表面上形成一閘極層26，則夾設(shè)于硅基底10與閘極層26之間的第二氧化硅層24是用來作為一閘極氧化層24a。
然而，為了去除邏輯電路區(qū)域II表面的原始氧化層所進行的預(yù)清洗(pre-cleaning)制程，于蝕刻溶液中的浸泡時程會蝕刻一部分的氧化硅側(cè)壁子22，甚或侵害存儲單元區(qū)域I的穿遂氧化層12a，如此將損傷穿遂氧化層12a的厚度與薄膜品質(zhì)。因此，如何保護穿遂氧化層12a及介電層16以避免遭受后續(xù)原始氧化層清洗制程的侵害，是一個相當重要的課題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種嵌入式存儲器的閘極制程及其閘極結(jié)構(gòu)，可以保護存儲單元區(qū)域的穿遂氧化層以避免遭受后續(xù)的原始氧化層清洗制程的侵害。
為達成上述目的，本發(fā)明提供一種嵌入式存儲器的閘極制程，包括下列步驟提供一半導(dǎo)體硅基底，其包含有一存儲單元區(qū)域以及一邏輯電路區(qū)域；形成一第一介電層于該半導(dǎo)體硅基底表面上；形成一閘極結(jié)構(gòu)于該存儲單元區(qū)域內(nèi)的該第一介電層表面上；形成一保護層于該半導(dǎo)體硅基底的該第一介電層的表面上，且該保護層覆蓋該閘極結(jié)構(gòu)的頂部與側(cè)壁；形成一絕緣側(cè)壁子于該閘極結(jié)構(gòu)的側(cè)壁的保護層上；進行一預(yù)清洗制程，以去除該邏輯電路區(qū)域的該保護層以及該第一介電層；形成一第二介電層于該半導(dǎo)體硅基底的表面上，以覆蓋該邏輯電路區(qū)域；以及形成一閘極層于該邏輯電路區(qū)域內(nèi)的該第二介電層的表面上。
為達成上述目的，本發(fā)明提供一種嵌入式存儲器的閘極結(jié)構(gòu)，包括有一半導(dǎo)體硅基底，其包含有一存儲單元區(qū)域以及一邏輯電路區(qū)域；一穿遂介電層，形成于該存儲單元區(qū)域內(nèi)的該半導(dǎo)體硅基底表面上；一閘極結(jié)構(gòu)，形成于該存儲單元區(qū)域內(nèi)的該穿遂介電層表面上；一保護層，覆蓋該閘極結(jié)構(gòu)的側(cè)壁以及該穿遂介電層；一絕緣側(cè)壁子，形成于該閘極結(jié)構(gòu)的側(cè)壁的保護層上；一閘極介電層，形成于該邏輯電路區(qū)域內(nèi)的該半導(dǎo)體硅基底的表面上；以及一閘極層，形成于該邏輯電路區(qū)域內(nèi)的該閘極介電層的表面上。


圖1A至圖1D顯示習知嵌入式存儲器的閘極制程的剖面示意圖；圖2A至圖2L顯示本發(fā)明的嵌入式存儲器的閘極制程的剖面示意圖。
符號說明半導(dǎo)體硅基底-10存儲單元區(qū)域-I邏輯電路區(qū)域-II第一氧化硅層-12穿遂氧化層-12a懸置閘極層-14ONO介電層-16控制閘極層-18閘極結(jié)構(gòu)-20氧化硅側(cè)壁子-22第二氧化硅層-24閘極氧化層-24a閘極層-26半導(dǎo)體硅基底-30存儲單元區(qū)域-I邏輯電路區(qū)域-II第一介電層-32穿遂介電層-32a第一導(dǎo)電層-34介電結(jié)構(gòu)-36第二導(dǎo)電層-38閘極結(jié)構(gòu)-40保護層-42絕緣層-44絕緣側(cè)壁子-44a
第二介電層-46閘極介電層-46a第三導(dǎo)電層-48閘極層-48a第一光阻層-50第二光阻層-具體實施方式
本發(fā)明為一種嵌入式存儲器的閘極制程及其閘極結(jié)構(gòu)，可以保護存儲單元區(qū)域的穿遂氧化層以避免遭受后續(xù)的原始氧化層清洗制程的侵害。本發(fā)明是應(yīng)用于存儲元件以及邏輯電路的整合制程中，其中存儲元件可為動態(tài)隨機存取存儲器單元(DRAM cell)以及閃存單元(flash memorycell)。為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉閃存單元以及邏輯電路的整合制程作為一較佳實施例，并配合附圖，作詳細說明如下如圖2A至圖2L所示，其顯示本發(fā)明的嵌入式存儲器的閘極制程的剖面示意圖。
如圖2A所示，提供一半導(dǎo)體硅基底30，其表面上定義有一存儲單元區(qū)域I以及一邏輯電路區(qū)域II。首先，于硅基底30的表面上形成一第一介電層32，較佳為利用熱氧化方法形成一氧化硅層。然后，利用沉積、阻圖案轉(zhuǎn)移技術(shù)搭配非等向性干蝕刻方法，于存儲單元區(qū)域I內(nèi)定義形成一閃存的閘極結(jié)構(gòu)40，其乃由一第一導(dǎo)電層34、一介電結(jié)構(gòu)36以及一第二導(dǎo)電層38所依序堆棧而成。其中，第一導(dǎo)電層34是作為一懸置閘極、第二導(dǎo)電層38是作為一控制閘極。較佳為，第一導(dǎo)電層34為多晶硅材質(zhì)，介電結(jié)構(gòu)36是一由氧化硅、氮化硅以及氧化硅所堆棧的ONO介電結(jié)構(gòu)，而第二導(dǎo)電層38為多晶硅材質(zhì)。如此一來，夾設(shè)于閘極結(jié)構(gòu)40與硅基底30之間的第一介電層32是作為一穿遂介電層32a。
然后，如圖2B所示，于硅基底30的整個表面上形成一保護層42，用以覆蓋閘極結(jié)構(gòu)40以及穿遂介電層32a。保護層42一較佳為，利用熱氧化法或其它沉積方法，順應(yīng)性地形成一氧化硅層，厚度約為50-500。保護層42的另一較佳為，利用CVD或LPCVD沉積方法，順應(yīng)性地形成一氮化硅層，厚度約為50-500。
接著，如圖2C所示，于硅基底30的整個表面上覆蓋一絕緣層44，較佳為利用PECVD或LPCVD的TEOS沉積方法，即以硅酸四乙酯(TEOS)當先驅(qū)物進行PECVD或LPCVD的步驟，以形成一氧化硅層。絕緣層44的另一較佳為，利用PECVD或LPCVD沉積方法，順應(yīng)性地形成一氮化硅層，厚度約為50-500隨后，如圖2D所示，利用干蝕刻方法，使絕緣層44殘留于閘極結(jié)構(gòu)40側(cè)壁的保護層42的表面上，而成為一絕緣側(cè)壁子44a。
完成存儲單元區(qū)域I的穿遂介電層32a、閘極結(jié)構(gòu)40以及絕緣側(cè)壁子44a的制作之后，接下來要進行邏輯電路區(qū)域II的閘極介電層以與閘極層的制作。如圖2E所示，對硅基底30的表面進行一預(yù)清洗(pre-cleaning)制程，是用以去除邏輯電路區(qū)域II的硅基底30表面的原始氧化層(native oxide)，以利后續(xù)的閘極氧化層的制程。較佳為，預(yù)清洗制程可蝕刻硅基底30表面的第一介電層32以及保護層42，并蝕刻閘極結(jié)構(gòu)40頂部的保護層42。雖然在蝕刻溶液的浸泡時程中，亦會蝕刻一部分的絕緣側(cè)壁子44a，甚或是蝕刻小部分的保護層42，但是保護層42能夠使穿遂介電層32a及介電結(jié)構(gòu)36免于蝕刻溶液的侵害，進而確保穿遂介電層32a及介電結(jié)構(gòu)36的厚度與薄膜品質(zhì)。
接著，如圖2F所示，于硅基底30的整個表面上形成一第二介電層46，較佳為利用熱氧化法于硅基底30的整個表面上長成一氧化硅層，其可覆蓋邏輯電路區(qū)域II的硅基底30表面以及存儲單元區(qū)域I的閘極結(jié)構(gòu)40。
爾后，如圖2G所示，于第二介電層48的表面上沉積一第三導(dǎo)電層48，較佳為利用LPCVD制程沉積一多晶硅層。接著，如圖2H所示，提供一第一光阻層50，其圖案可覆蓋邏輯電路區(qū)域II的第三導(dǎo)電層48，以暴露存儲單元區(qū)域I的第三導(dǎo)電層48。然后，如圖2I所示，將未被第一光阻層50覆蓋的存儲單元區(qū)域I的第三導(dǎo)電層48去除，再將第一光阻層50去除，結(jié)果如圖2J所示，第三導(dǎo)電層48僅定義于邏輯電路區(qū)域II內(nèi)。
最后，如圖2K所示，提供一第二光阻層52，其圖案硅相對應(yīng)于邏輯電路區(qū)域II的閘極層的圖案，而后將未被第二光阻層52覆蓋的邏輯電路區(qū)域II的第三導(dǎo)電層48去除，再將第二光阻層52去除，則結(jié)果如圖2L所示，殘留于邏輯電路區(qū)域II的第三導(dǎo)電層48是作為一閘極層48a，而夾設(shè)于閘極層48a與硅基底30之間的第二介電層46是作為一閘極介電層46a。
相較于習知技術(shù)，本發(fā)明于存儲單元區(qū)域I內(nèi)制作閘極結(jié)構(gòu)40的絕緣側(cè)壁子44a之前，先于閘極結(jié)構(gòu)40的頂部與側(cè)壁上形成保護層42，其可保護穿遂介電層32a及介電結(jié)構(gòu)36以避免遭受后續(xù)預(yù)清洗制程的蝕刻侵害，如此可確保穿遂介電層32a及介電結(jié)構(gòu)36的薄膜品質(zhì)以及閃存的電性操作表現(xiàn)。
權(quán)利要求
1.一種嵌入式存儲器的閘極制程，包括下列步驟提供一半導(dǎo)體硅基底，其包含有一存儲單元區(qū)域以及一邏輯電路區(qū)域；形成一第一介電層于該半導(dǎo)體硅基底表面上；形成一閘極結(jié)構(gòu)于該存儲單元區(qū)域內(nèi)的該第一介電層表面上；形成一保護層于該半導(dǎo)體硅基底的該第一介電層的表面上，且該保護層覆蓋該閘極結(jié)構(gòu)的頂部與側(cè)壁；形成一絕緣側(cè)壁子于該閘極結(jié)構(gòu)的側(cè)壁的保護層上；進行一預(yù)清洗制程，以去除該邏輯電路區(qū)域的該保護層以及該第一介電層；形成一第二介電層于該半導(dǎo)體硅基底的表面上，以覆蓋該邏輯電路區(qū)域；以及形成一閘極層于該邏輯電路區(qū)域內(nèi)的該第二介電層的表面上。
2.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該存儲單元區(qū)域內(nèi)的存儲元件是為一動態(tài)隨機存取存儲器單元(DRAM cell)或一閃存單元(flash memory cell)。
3.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該第一介電層是為一氧化硅層。
4.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該存儲單元區(qū)域內(nèi)的該閘極結(jié)構(gòu)包含有一懸置閘極層，是形成于該存儲單元區(qū)域內(nèi)的該第一介電層的表面上；一介電結(jié)構(gòu)層，是形成于該懸置閘極層上；以及一控制閘極層，是形成于該控制閘極層上。
5.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該保護層是為一氧化硅層或一氮化硅層。
6.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該保護層的厚度范圍為50-500。
7.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該預(yù)清洗制程是同時去除該存儲單元區(qū)域內(nèi)的該絕緣側(cè)壁子區(qū)域以外的該保護層以及該第一介電層。
8.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該第二介電層是為一氧化硅層。
9.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該第二介電層是同時覆蓋該存儲單元區(qū)域的表面。
10.根據(jù)權(quán)利要求1所述的嵌入式存儲器的閘極制程，其中該邏輯電路區(qū)域內(nèi)的該閘極層的制作方法包括下列步驟沉積一導(dǎo)電層于該第二介電層的表面上；形成一第一光阻層于該導(dǎo)電層表面上，以覆蓋該邏輯電路區(qū)域；利用該第一光阻層作為罩幕，以蝕刻該存儲單元區(qū)域內(nèi)的該導(dǎo)電層；去除該第一光阻層；形成一第二光阻層于該硅基底表面上，其中該第二光阻層的圖案相對應(yīng)于該閘極層的圖案；利用該第二光阻層作為罩幕，以蝕刻未被該第二光阻層覆蓋的該導(dǎo)電層，則殘留于該邏輯電路區(qū)域內(nèi)的該導(dǎo)電層是成為該閘極層；以及去除該第二光阻層。
11.一種嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于所述閘板結(jié)構(gòu)包括有一半導(dǎo)體硅基底，其包含有一存儲單元區(qū)域以及一邏輯電路區(qū)域；一穿遂介電層，形成于該存儲單元區(qū)域內(nèi)的該半導(dǎo)體硅基底表面上；一閘極結(jié)構(gòu)，形成于該存儲單元區(qū)域內(nèi)的該穿遂介電層表面上；一保護層，覆蓋該閘極結(jié)構(gòu)的側(cè)壁以及該穿遂介電層；一絕緣側(cè)壁子，形成于該閘板結(jié)構(gòu)的側(cè)壁的保護層上；一閘極介電層，形成于該邏輯電路區(qū)域內(nèi)的該半導(dǎo)體硅基底的表面上；以及一閘極層，形成于該邏輯電路區(qū)域內(nèi)的該閘極介電層的表面上。
12.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該存儲單元區(qū)域內(nèi)包含有一動態(tài)隨機存取存儲器單元(DRAM cell)或一閃存單元(flash memory cell)。
13.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該穿遂介電層是為一氧化硅層。
14.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該存儲單元區(qū)域內(nèi)的該閘極結(jié)構(gòu)包含有一懸置閘極層，是形成于該存儲單元區(qū)域內(nèi)的該穿遂介電層的表面上；一介電結(jié)構(gòu)層，是形成于該懸置閘極層上；以及一控制閘極層，是形成于該控制閘極層上。
15.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該保護層是為一氧化硅層或一氮化硅層。
16.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該保護層的厚度范圍為50-500。
17.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該邏輯電路區(qū)域內(nèi)的該閘極介電層是為一氧化硅層。
18.根據(jù)權(quán)利要求11所述的嵌入式存儲器的閘極結(jié)構(gòu)，其特征在于該邏輯電路區(qū)域內(nèi)的該閘極層是為一多晶硅層。
全文摘要
一種嵌入式存儲器的閘極制程及其閘極結(jié)構(gòu)，包括一半導(dǎo)體硅基底，包含有一存儲單元區(qū)域以及一邏輯電路區(qū)域，一穿遂介電層形成于該存儲單元區(qū)域內(nèi)的該半導(dǎo)體硅基底表面上，一閘極結(jié)構(gòu)，形成于該存儲單元區(qū)域內(nèi)的該穿遂介電層表面上，一保護層覆蓋該閘極結(jié)構(gòu)的側(cè)壁以及該穿遂介電層，以及一絕緣側(cè)壁子形成于該閘極結(jié)構(gòu)的側(cè)壁的保護層上，則該保護層可以保護存儲單元區(qū)域的穿遂介電層，以避免遭受后續(xù)的原始氧化層清洗制程的侵害。
文檔編號H01L27/105GK1553479SQ0313636
公開日2004年12月8日 申請日期2003年6月2日 優(yōu)先權(quán)日2003年6月2日
發(fā)明者陳世明, 楊曉瑩 申請人:世界先進積體電路股份有限公司