專利名稱：以離子植入增加局部側(cè)壁密度的方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言是關(guān)于半導(dǎo)體制造技術(shù)，并且特別是關(guān)于以銅填充接觸開口(contact opening)與通路(via)以及產(chǎn)生銅互連處與線的技術(shù)。
背景技術(shù)：
在半導(dǎo)體工業(yè)里持續(xù)的動(dòng)力為增加集成電路裝置(例如，微處理機(jī)、內(nèi)存裝置等)的操作速度。此動(dòng)力為對(duì)操作速度日漸增加的計(jì)算機(jī)與電子裝置的消費(fèi)需求所引燃。速度增加的需求已導(dǎo)致半導(dǎo)體裝置(例如晶體管)的尺寸持續(xù)減小。也即，減小一般場(chǎng)效晶體管的許多構(gòu)成單元，如信道長度、接合深度、閘極介質(zhì)厚度等。例如，所有其它要素相同，而場(chǎng)效晶體管的信道長度越小則晶體管操作越快。因此，有持續(xù)的需求上的推動(dòng)力以減小一般晶體管的構(gòu)成單元(以及包括這樣的晶體管的集成電路裝置)的尺寸以增加晶體管的整體速度。此外，減小一般晶體管的構(gòu)成單元的尺寸也增加在特定的晶圓實(shí)際占有空間的晶體管的密度與數(shù)目、降低每一個(gè)晶體管的全部制造成本與降低包括這樣的晶體管的集成電路裝置的成本。
然而，減小一般晶體管的構(gòu)成單元的尺寸也需要減小電互連處的大小與橫剖面的尺寸至接觸該主動(dòng)區(qū)，例如氮離子N+(磷離子P+)源極/漏極區(qū)域以及摻雜多晶硅(doped-polycrystalline silicon，doped-polysilicon or doped-poly)閘極導(dǎo)體。當(dāng)電互連處的大小與橫剖面的尺寸越小，會(huì)增加電阻以及電遷移。由于許多原因，增加的電阻以及電遷移并不受歡迎。例如，增加的電阻可能減少裝置驅(qū)動(dòng)電流、與流經(jīng)該裝置的源極/漏極電流，并且可能惡化晶體管的整體速度與操作。此外，在鋁互連處中電遷移的影響(于該處電流確實(shí)地?cái)y帶鋁原子一起流動(dòng)，導(dǎo)致鋁原子電遷移)可能導(dǎo)致鋁互連處的降級(jí)，導(dǎo)致更增加的電阻，并且甚至導(dǎo)致鋁互連處的分離及/或剝離。
用于半導(dǎo)體電路的理想的互連導(dǎo)體是不昂貴的、容易圖案化、具有低電阻率、以及對(duì)腐蝕、電遷移以及應(yīng)力遷移具有高抵抗。于現(xiàn)今半導(dǎo)體工藝，鋁最常用于互連處主要是因?yàn)槔玟X不昂貴而且比銅容易蝕刻。然而，因?yàn)殇X具有不良的電遷移特性與容易受到應(yīng)力遷移影響，一般使用鋁與其它金屬的合金。
如同以上說明，當(dāng)半導(dǎo)體裝置幾何縮小以及時(shí)脈速度增加，降低電路金屬化的電阻的需求日漸增加。使用鋁于互連處的最嚴(yán)重的一個(gè)規(guī)范為導(dǎo)電性。這是因?yàn)榫哂休^低的電阻率的3種金屬(于20℃鋁具有電阻率2.824×10-6ohms-cm)，也即，于20℃銀具有電阻率1.59×10-6ohms-cm，于20℃銅具有電阻率1.73×10-6ohms-cm，于20℃金具有電阻率2.44×10-6ohms-cm，無法滿足于其它重要的規(guī)范。例如，銀相當(dāng)?shù)匕嘿F且容易腐蝕，以及金非常昂貴且難以蝕刻。銅具有相當(dāng)于銀的電阻率，免除于電遷移、具有高延展性(其提供免除于在半導(dǎo)體芯片中由非相似的材料的不同膨脹率所產(chǎn)生的機(jī)械應(yīng)力)與高熔點(diǎn)(銅1083℃相較于鋁659℃)，令人滿意地滿足大部分的規(guī)范。然而，銅在半導(dǎo)體環(huán)境中難以蝕刻。由于難以蝕刻銅的結(jié)果，必須使用另一種方式以形成通路與金屬線。金屬鑲嵌的方式(單道與雙道)，包含蝕刻開口(例如在介電質(zhì)中的凹槽)以用于線與通路以及產(chǎn)生金屬圖案，為領(lǐng)先于次0.25微米設(shè)計(jì)規(guī)則銅金屬電路的制造的競(jìng)爭(zhēng)對(duì)手。
然而，銅互連處的較低電阻與較高導(dǎo)電性(其耦合于較高的裝置密度并且因此減少在銅互連處之間的距離)可能導(dǎo)致介于銅互連處之間的增加的電容。接著，介于銅互連處之間的增加的電容產(chǎn)生增加的電容電阻時(shí)間延遲(RC time delay)以及在半導(dǎo)體裝置電路中較長的瞬時(shí)衰減時(shí)間，導(dǎo)致半導(dǎo)體裝置的所有的操作速度減少。
介于銅互連處之間的增加的電容的問題的一種現(xiàn)有的解答是對(duì)層間介電質(zhì)層(ILDs)使用具有低介電質(zhì)常數(shù)(low K)的介電材料，其中K小于大約4，于該層間介電質(zhì)層中使用金屬鑲嵌技術(shù)形成銅互連處。然而，低介電質(zhì)常數(shù)的介電材料與金屬鑲嵌技術(shù)結(jié)合使用將是困難的材料。例如，在用于金屬鑲嵌技術(shù)的蝕刻與接續(xù)的工藝步驟期間，低介電質(zhì)常數(shù)的介電材料易于受到損壞與減弱。特別是，開口的側(cè)壁(如形成在低介電質(zhì)常數(shù)的介電材料中的凹槽及/或通路)特別容易受到損壞，至少部分是由于低介電質(zhì)常數(shù)的介電材料的低密度。
本發(fā)明是針對(duì)克服或者至少是降低以上所提出的一個(gè)或更多的問題而完成。

發(fā)明內(nèi)容
于本發(fā)明的一實(shí)施型態(tài)中，提供一種方法，該方法包括形成第一導(dǎo)電結(jié)構(gòu)，以及在該第一導(dǎo)電結(jié)構(gòu)的上方形成第一介電質(zhì)層。該方法也包括在位于該第一導(dǎo)電結(jié)構(gòu)的至少一部分的上方的該第一介電質(zhì)層中形成第一開口，該第一開口具有側(cè)壁，以及增加該側(cè)壁的密度。
于本發(fā)明的另一實(shí)施型態(tài)中，提供一種裝置，該裝置包括第一導(dǎo)電結(jié)構(gòu)，以及在該第一導(dǎo)電結(jié)構(gòu)的上方具有第一介電質(zhì)層。該裝置也包括在位于該第一導(dǎo)電結(jié)構(gòu)的至少一部分的上方的該第一介電質(zhì)層中具有第一開口，該第一開口具有稠密化的側(cè)壁(densified sidewalls)。


本發(fā)明可藉由參考以下說明以及所附的圖式(出現(xiàn)在個(gè)別的參考數(shù)字的最左方的有效數(shù)字標(biāo)示第一個(gè)數(shù)字)而了解，其中第1至8圖根據(jù)本發(fā)明的不同實(shí)施例，例式說明單一金屬鑲嵌銅互連處工藝流程；第9圖根據(jù)本發(fā)明的不同實(shí)施例，例式說明銅互連處的多層；第10圖根據(jù)本發(fā)明的不同實(shí)施例，例式說明半導(dǎo)體裝置的連接源極/漏極區(qū)域的銅互連處；第11至18圖根據(jù)本發(fā)明的不同實(shí)施例，例式說明雙金屬鑲嵌銅互連處工藝流程；第19圖根據(jù)本發(fā)明的不同實(shí)施例，例式說明銅互連處的多層；以及第20圖根據(jù)本發(fā)明的不同實(shí)施例，例式說明半導(dǎo)體裝置的連接源極/漏極區(qū)域的銅互連處。
雖然本發(fā)明易于具有不同的修改與替代的型式，但藉由圖式中的范例與本文中詳細(xì)的說明，已揭示本發(fā)明的具體實(shí)施例。然而，應(yīng)了解本文中具體實(shí)施例的詳細(xì)說明并非限制本發(fā)明至已揭示的特定型式，相反地，本發(fā)明涵蓋由所申請(qǐng)的專利范圍界定的落于本發(fā)明的精神與范疇內(nèi)的所有修改、等效與替代。
具體實(shí)施例方式
以下將說明本發(fā)明的實(shí)施例。為了清楚起見，在此說明書中并非于實(shí)際實(shí)現(xiàn)的所有特征皆予以說明。當(dāng)然可理解于任何這樣的實(shí)際實(shí)施例的發(fā)展中，必須決定數(shù)目眾多的特定實(shí)現(xiàn)以達(dá)成發(fā)展者的特定目標(biāo)，如與系統(tǒng)相關(guān)以及業(yè)務(wù)相關(guān)的限制的折衷，這將因不同的實(shí)現(xiàn)而異。再者，應(yīng)理解這樣的發(fā)展努力可能是復(fù)雜且耗時(shí)的，不過，對(duì)從本文中獲益的熟習(xí)本技術(shù)領(lǐng)域的一般技術(shù)人士而言將是例行的作業(yè)。
圖1至圖20顯示根據(jù)本發(fā)明用于制造半導(dǎo)體裝置的方法的實(shí)施例。雖然在圖式中繪出的半導(dǎo)體裝置的不同區(qū)域與結(jié)構(gòu)具有非常精確、清楚的結(jié)構(gòu)與外形，但熟習(xí)本技術(shù)領(lǐng)域的技術(shù)人士知道實(shí)際上這些區(qū)域與結(jié)構(gòu)不是如同圖式中所指出的一樣精確。然而，包括所附的圖式以提供本發(fā)明的說明實(shí)例。
一般而言，本發(fā)明是針對(duì)半導(dǎo)體裝置的制造。于完整地讀過本發(fā)明，本發(fā)明的方法可適用至不同的技術(shù)(例如，N-信道金屬氧化物半導(dǎo)體、P-信道金屬氧化物半導(dǎo)體、互補(bǔ)型金屬氧化物半導(dǎo)體等)以及立即地可適用至不同的裝置(包括，但并非限制至邏輯裝置、內(nèi)存裝置等)對(duì)熟習(xí)本技術(shù)領(lǐng)域的技術(shù)人士將是顯而易見的。
如圖1所示，可在結(jié)構(gòu)100(如半導(dǎo)體基板)的上方形成第一介電質(zhì)層120與第一導(dǎo)電結(jié)構(gòu)140(如經(jīng)由連接的銅內(nèi)金屬)。然而，本發(fā)明并非限制至于半導(dǎo)體基板(例如硅晶圓)的表面的上方形成以銅為主的互連處。相反地，于完整地讀過本發(fā)明，根據(jù)本發(fā)明而形成的以銅為主的互連處可形成在先前形成的半導(dǎo)體裝置及/或工藝層(例如，晶體管或其它類似的結(jié)構(gòu))對(duì)熟習(xí)本技術(shù)領(lǐng)域的技術(shù)人士將是顯而易見的。事實(shí)上，可使用本發(fā)明以在先前形成的工藝層的上面形成工藝層。結(jié)構(gòu)100可以是半導(dǎo)體材料的底層，如硅基板或晶圓，或者可以是半導(dǎo)體裝置的底層(例如，參見第10圖)，如金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFETs)等，及/或金屬互連層(例如，參見第9圖)及/或?qū)娱g介電質(zhì)層(ILD)等。
如圖1至8圖所示，根據(jù)本發(fā)明的不同的實(shí)施例，在單一金屬鑲嵌銅工藝流程中，鄰近第一導(dǎo)電結(jié)構(gòu)140，在結(jié)構(gòu)100的上方形成第一介電質(zhì)層120。在第一介電質(zhì)層120(其形成在結(jié)構(gòu)100的上方并且鄰近第一導(dǎo)電結(jié)構(gòu)140)的上方形成蝕刻停止層110(簡(jiǎn)言的，一般為氮化硅，Si3N4或SiN)。在蝕刻停止層110的上方形成第二介電質(zhì)層130。在第二介電質(zhì)層130的上方形成圖案化光罩150。若有需要，使用化學(xué)機(jī)械平坦化工藝以平坦化第二介電質(zhì)層130。介于第二介電質(zhì)層130與圖案化光罩150之間，第二介電質(zhì)層130具有硬屏蔽層160(一般也為SiN)形成以及圖案化于其上。例如，使用圖案化光罩150可圖案化硬屏蔽層160。
可從不同的具有低介電質(zhì)常數(shù)(low K，K小于或等于大約4)的介電質(zhì)材料形成第一介電質(zhì)層120與第二介電質(zhì)層130。可由不同的已知技術(shù)以形成具有低介電質(zhì)常數(shù)的第一介電質(zhì)層120與第二介電質(zhì)層130，如化學(xué)蒸氣沉積(CVD)工藝、低壓化學(xué)蒸氣沉積(LPCVD)工藝、電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝、濺鍍工藝、物理蒸氣沉積(PVD)工藝、旋轉(zhuǎn)涂布工藝(如旋轉(zhuǎn)玻璃工藝)等，例如每一層的厚度范圍大約從100微至500微米(1000埃至5000埃)。
可從不同的具有低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料形成第一介電質(zhì)層120與第二介電質(zhì)層130，其中K小于或等于大約4。實(shí)例包括Applied Material′s Black Diamond、Novellus′Coral、Allied Signal′sNanoglass、JSR′s LKD5104等。于一實(shí)施例中，具有低介電質(zhì)常數(shù)(lowK)的第一介電質(zhì)層120與第二介電質(zhì)層130各包含Applied Material′sBlack Diamond，各具有厚度大約5000埃，各藉由電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝以地毯式沉積(blanket-deposited)形成。
如第2圖所示，接著藉由使用圖案化光罩150、蝕刻停止層110與硬屏蔽層160(圖1至圖2)、以及光微影術(shù)以形成金屬化圖案。例如，用于導(dǎo)電金屬線、接觸孔、通路等的開口(如形成在第一導(dǎo)電結(jié)構(gòu)140的至少一部分的上方的開口或凹槽220)被蝕刻至第二介電質(zhì)層130(第2圖)?？墒褂貌煌囊阎歉飨蛲晕g刻技術(shù)(如使用溴化氫(HBr)以及氬(Ar)作為蝕刻氣體的反應(yīng)離子蝕刻(reactive ion etching，RIE)工藝)形成開口220?；蛘撸?，可使用以CHF3以及Ar作為蝕刻氣體的反應(yīng)離子蝕刻工藝。于不同實(shí)施例中，也可使用電漿蝕刻?？赏Ｖ刮g刻于蝕刻停止層110。
如第3圖所示，例如使用控制的光阻修整以修整圖案化光罩150而形成修整的光罩350。例如，使用氧分子氣相清除法(ashing)可修整圖案化光罩150。藉由該氣相清除法可修整圖案化光罩150大約10微米至50微米(100埃至500埃)。
如第4圖所示，稠密化植入400(以箭號(hào)標(biāo)示)可被植入至具有低介電質(zhì)常數(shù)(low K)的第一介電質(zhì)層120與第二介電質(zhì)層130以在具有低介電質(zhì)常數(shù)(low K)的第一介電質(zhì)層120與第二介電質(zhì)層130中形成鄰近開口220的個(gè)別的稠密化區(qū)域420與430。若第一導(dǎo)電結(jié)構(gòu)140在開口220的中央，在具有低介電質(zhì)常數(shù)的第一介電質(zhì)層120中的稠密化區(qū)域420是對(duì)稱的。稠密化植入400增加開口220的側(cè)壁440以及底部區(qū)域450的密度大約5至50％，因此強(qiáng)化開口220的側(cè)壁440以及底部區(qū)域450。于不同的實(shí)施例中，稠密化區(qū)域420與430可藉由植入稠密化的硅劑量、二氧化硅劑量、鍺劑量等而形成。稠密化植入400的稠密化的劑量范圍介于5.0×1013至2.0×1015ions/cm2，植入能量范圍介于約5至50keV。稠密化區(qū)域420與430可受制于快速熱回火工藝(RTA)，其執(zhí)行于溫度范圍約400至1000℃，時(shí)間范圍大約5至60秒。快速熱回火工藝可活化稠密植入400并且強(qiáng)化稠密化工藝。
如第5圖所示，接著剝離修剪的光罩350以及硬屏蔽層160，在第一導(dǎo)電結(jié)構(gòu)140上方移除蝕刻停止層，以及使用氣相沉積(第5圖)在整個(gè)表面施加薄屏障金屬層525A與銅晶種層525B。屏障金屬層525A與銅晶種層525B以地毯式沉積于第二介電質(zhì)層130的整個(gè)上表面，如同開口220的側(cè)壁440以及底部區(qū)域450、以及第一導(dǎo)電結(jié)構(gòu)140，藉以形成導(dǎo)電的表面535，如第5圖所示。
屏障金屬層525A可以至少一層屏障金屬材料(如鉭或氮化鉭等)形成。例如，屏障金屬層525A也可以氮化鈦、鎢化鈦、氮化鎢化鈦(nitridedtitanium-tungsten)、或者其它合適的屏障材料形成。例如，銅晶種層525B可藉由物理蒸氣沉積(PVD)或化學(xué)蒸氣沉積(CVD)而形成在一或多層屏障金屬層525A的上面。
銅凹槽填充的整體經(jīng)常使用電鍍技術(shù)完成，于其中導(dǎo)電表面535以機(jī)械式箝制至電極(未顯示)以建立電連接，并且接著結(jié)構(gòu)100浸入含有銅離子(copper ion)的電解質(zhì)溶液中。電流接著通過晶圓-電解質(zhì)系統(tǒng)以導(dǎo)致在導(dǎo)電表面535銅的減少與銅的沉積。此外，晶圓-電解質(zhì)系統(tǒng)的交流電流偏差已被視為自平面化(self-planarizing)沉積的銅膜的方法，類似用于高密度電漿(HDP)原硅酸乙酯(TEOS)介電質(zhì)沉積的沉積--蝕刻循環(huán)。
如第6圖所示，此工藝一般產(chǎn)生橫越整個(gè)導(dǎo)電表面535的大致上一致的銅640的均勻鍍膜。如第7圖所示，一旦沉積足夠厚度的銅640層，使用化學(xué)機(jī)械拋光技術(shù)以平坦化該銅640層。使用化學(xué)機(jī)械拋光技術(shù)的平坦化從第二介電質(zhì)層130的整個(gè)上表面530清除所有的銅與屏障金屬，僅在金屬結(jié)構(gòu)(如銅填充凹槽)中留下銅640，形成銅互連處745，其個(gè)別地相鄰于一或多層屏障金屬層525A與銅晶種層525B(第5與6圖)的殘留部分725A與725B，如第7圖所示。
如第7圖所示，銅互連處745可藉由退火銅640(其相鄰于一或多層屏障金屬層525A與銅晶種層525B(第5與6圖)的殘留部分725A與725B)至第一導(dǎo)電結(jié)構(gòu)140而形成。可在傳統(tǒng)的熔爐管中執(zhí)行退火工藝，溫度范圍約100至500℃，時(shí)間約10至180分鐘，在含氮的環(huán)境，其至少包括氮(N2)、氫(H2)、氬(Ar)、氨(NH3)等至少其中之一?；蛘?，退火工藝可以是快速熱退火(RTA)工藝，執(zhí)行于溫度范圍約100至500℃，時(shí)間范圍約10至180秒，在含氮的環(huán)境，其至少包括氮(N2)、氫(H2)、氬(Ar)等至少其中之一。
如第8圖所示，若有需要，可使用化學(xué)機(jī)械拋光技術(shù)平面化具有低介電質(zhì)常數(shù)的第二介電質(zhì)層130。平面化會(huì)留下鄰近銅互連處745以及在蝕刻停止層110的上方的已平面化具有低介電質(zhì)常數(shù)的第二介電質(zhì)層130，并形成銅互連層800。銅互連層800可包括形成在第二介電質(zhì)層130的上方以及銅互連處745的至少一部分的上方而且已圖案化的蝕刻停止層820(也為“硬屏蔽”并且，簡(jiǎn)言的，一般以氮化硅Si3N4或SiN形成)。
如第9圖所示，相對(duì)于銅互連層900，銅互連層800可以是在下方的結(jié)構(gòu)層(類似于結(jié)構(gòu)100)。銅互連層900可包括銅填充凹槽940與相鄰于個(gè)別地已平面化具有低介電質(zhì)常數(shù)的介電質(zhì)層935以及925的個(gè)別的稠密化區(qū)域945以及930的內(nèi)金屬通路連接910。內(nèi)金屬通路連接910可以是類似于第一銅結(jié)構(gòu)140的銅結(jié)構(gòu)，并且內(nèi)金屬通路連接910可以類似于以上說明的關(guān)于銅互連處745(第7圖)的形成的方式以退火至銅填充凹槽940。銅互連層900也可包括形成在個(gè)別地已平坦化的具有低介電質(zhì)常數(shù)的介電質(zhì)層925及/或935的上方而且已圖案化的蝕刻停止層820蝕刻停止層820及/或蝕刻停止層915及/或蝕刻停止層920(也為“硬屏蔽”并且，簡(jiǎn)言的，一般以氮化硅Si3N4或SiN形成)。
如圖10所示，相對(duì)于銅互連層1000，金屬氧化物半導(dǎo)體晶體管1010可以是在下方的結(jié)構(gòu)層(類似于結(jié)構(gòu)100)。銅互連層1000可包括相鄰于已平坦化的具有低介電質(zhì)常數(shù)的介電質(zhì)層1040的稠密化區(qū)域1050的銅填充凹槽1020與銅內(nèi)金屬通路連接1030。銅內(nèi)金屬通路連接1030可以是類似于第一銅結(jié)構(gòu)140的銅結(jié)構(gòu)，并且內(nèi)金屬通路連接1030可以類似于以上說明的關(guān)于銅互連處745(第7圖)的形成的方式以退火至第二銅結(jié)構(gòu)1020。
如圖11所示，第一介電質(zhì)層1105與第一導(dǎo)電結(jié)構(gòu)1125(如銅內(nèi)金屬通路連接)可形成在結(jié)構(gòu)1100(如半導(dǎo)體基板)的上方。然而，本發(fā)明并未限制至在半導(dǎo)體基板(例如硅晶圓)的表面的上方形成以銅為主的互連處。相對(duì)地，根據(jù)本發(fā)明所形成的以銅為主的互連處可形成在先前形成的半導(dǎo)體裝置及/或工藝層(如晶體管或其它類似的結(jié)構(gòu))，此對(duì)完整地讀過本文所揭示的內(nèi)容的熟習(xí)本技術(shù)領(lǐng)域的技術(shù)人士而言是顯而易見的。事實(shí)上，可使用本發(fā)明以形成在先前所形成的工藝層的上面的工藝層。結(jié)構(gòu)1100可以是半導(dǎo)體材料的底層(如硅基板或晶圓)，或者可以是半導(dǎo)體裝置(如金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFETs)的層)的底層(例如，如第20圖所示)等，及/或金屬互連層(例如，如圖所示)及/或內(nèi)層介電質(zhì)層(ILD)等。
根據(jù)本發(fā)明的不同的實(shí)施例，如圖11至圖18所示，于雙金屬鑲嵌銅工藝流程中，在第一介電質(zhì)層1105的上方與第一導(dǎo)電結(jié)構(gòu)1125的上方形成第二介電質(zhì)層1120。在第二介電質(zhì)層1120的上方形成第三介電質(zhì)層1130。形成圖案化光罩1150在第三介電質(zhì)層1130的上方。在介于第一介電質(zhì)層1105與第二介電質(zhì)層1120之間，第一介電質(zhì)層1105具有蝕刻停止層(ESL)1110(也為“硬屏蔽”并且，簡(jiǎn)言的，一般以氮化硅Si3N4或SiN形成)形成并且圖案化于其上。類似地，在介于第二介電質(zhì)層1120與第三介電質(zhì)層1130之間，第二介電質(zhì)層1120具有蝕刻停止層1115(一般以氮化硅SiN形成)形成并且圖案化于其上。
以下將更詳細(xì)的說明并結(jié)合圖12，第一蝕刻停止層1110與第二蝕刻停止層1115界定形成于雙金屬鑲嵌銅工藝流程中的銅互連處的較低(通路)部分。若有需要，使用化學(xué)機(jī)械平坦化技術(shù)可平坦化第三介電質(zhì)層1130。在介于第三介電質(zhì)層1130與圖案化光罩1150之間，第三介電質(zhì)層1130具有硬屏蔽層1160(一般也為氮化硅SiN)形成并且圖案化于其上。
可自不同的具有低介電質(zhì)常數(shù)(介電質(zhì)常數(shù)小于或等于大約4)的介電質(zhì)材料形成第一、二、三介電質(zhì)層1105，1120與1130?？梢圆煌囊阎夹g(shù)形成具有低介電質(zhì)常數(shù)的第一、二、三介電質(zhì)層1105，1120與1130，如化學(xué)蒸氣沉積(CVD)工藝、低壓化學(xué)蒸氣沉積(LPCVD)工藝、電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝、濺鍍工藝、物理蒸氣沉積(PVD)工藝、旋轉(zhuǎn)涂布工藝(如旋轉(zhuǎn)玻璃工藝)等，例如每一層的厚度范圍大約可從100微至500微米(1000埃至5000埃)。
可從不同的具有低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料形成第一、二、三介電質(zhì)層1105，1120與1130，其中K小于或等于大約4。實(shí)例包括Applied Material′s Black Diamond、Novellus′Coral、Allied Signal′sNanoglass、JSR′s LKD5104等。于一實(shí)施例中，具有低介電質(zhì)常數(shù)(lowK)的第一、二、三介電質(zhì)層1105，1120與1130各包含Applied Material′sBlack Diamond，各具有厚度大約5000埃，各藉由電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝以地毯式沉積(blanket-deposited)形成。
如圖12所示，接著藉由使用圖案化光罩1150、蝕刻停止層1110與硬屏蔽層1115與1160(圖11至圖12)、以及光微影術(shù)以形成金屬化圖案。例如，用于導(dǎo)電金屬線、接觸孔、通路等的第一與第二開口(如通路1220與凹槽1230)被個(gè)別地蝕刻至第二介電質(zhì)層1120與第三介電質(zhì)層1130(圖12)。例如，可使用不同的已知非各向同性蝕刻技術(shù)(如使用溴化氫(HBr)以及氬(Ar)作為蝕刻氣體的反應(yīng)離子蝕刻(RIE)工藝)形成第一開口1220與第二開口1230。或者，例如，可使用以CHF3以及Ar作為蝕刻氣體的反應(yīng)離子蝕刻工藝。于不同實(shí)施例中，也可使用電漿蝕刻。可停止蝕刻于蝕刻停止層110。
如圖13所示，例如使用控制的光阻修整以修整圖案化光罩1150，而形成修整的光罩1350。例如，使用氧分子氣相清除法(molecularoxygen ashing)可修整圖案化光罩1150。藉由該氣相清除法可修整圖案化光罩1150大約100埃至500埃。
如圖14所示，稠密化植入1400(以箭號(hào)標(biāo)示)可被植入至具有低介電質(zhì)常數(shù)(low K)的第二介電質(zhì)層1120與第三介電質(zhì)層1130以在個(gè)別地鄰近開口1220與1230的具有低介電質(zhì)常數(shù)(low K)的第二介電質(zhì)層1120與第三介電質(zhì)層1130中形成個(gè)別的稠密化區(qū)域1420與1430。若開口1220在開口1230的中央，則在具有低介電質(zhì)常數(shù)的第二介電質(zhì)層1120中的稠密化區(qū)域1420當(dāng)然是對(duì)稱的。稠密化植入1400增加開口1220與1230的側(cè)壁1440以及底部區(qū)域1450的密度大約5至50％，因此強(qiáng)化開口1220與1230的側(cè)壁1440以及底部區(qū)域1450。于不同的實(shí)施例中，稠密化區(qū)域1420與1430可藉由植入稠密化的硅劑量、二氧化硅劑量、鍺劑量等而形成。稠密化植入1400的稠密化的劑量范圍介于5.0×1013至2.0×1015ions/cm2，植入能量范圍介于約5至50keV。稠密化區(qū)域1420與1430可受制于快速熱回火工藝(RTA)，其執(zhí)行于溫度范圍約400至1000℃，時(shí)間范圍大約5至60秒?？焖贌峄鼗鸸に嚳苫罨芏戎踩?400并且強(qiáng)化稠密化工藝。
如圖15所示，接著剝離修剪的光罩1350以及硬屏蔽層1160，在第一導(dǎo)電結(jié)構(gòu)1125的上方移除蝕刻停止層1110，以及使用氣相沉積(圖15)在整個(gè)表面施加薄屏障金屬層1525A與銅晶種層1525B。屏障金屬層1525A與銅晶種層1525B以地毯式沉積于第三介電質(zhì)層1130的整個(gè)上表面1530，如同第一開口1220與第二開口1230的側(cè)壁1440以及底部區(qū)域1450、以及第一導(dǎo)電結(jié)構(gòu)1125，藉以形成導(dǎo)電的表面1535，如圖15所示。
屏障金屬層1525A可以至少一層屏障金屬材料(如鉭或氮化鉭等)形成。例如，屏障金屬層1525A也可以氮化鈦、鎢化鈦、氮化鎢化鈦、或者其它合適的屏障材料形成。例如，銅晶種層1525B可藉由物理蒸氣沉積(PVD)或化學(xué)蒸氣沉積(CVD)而形成在一或多層屏障金屬層1525A的上面。
銅凹槽填充的整體經(jīng)常使用電鍍技術(shù)完成，于其中導(dǎo)電表面1535以機(jī)械式箝制至電極(未顯示)以建立電連接，并且接著結(jié)構(gòu)1100浸入含有銅離子的電解質(zhì)溶液中。電流接著通過晶圓-電解質(zhì)系統(tǒng)以導(dǎo)致在導(dǎo)電表面1535銅的減少與銅的沉積。此外，晶圓-電解質(zhì)系統(tǒng)的交流電流偏差已被視為自平面化(self-planarizing)沉積的銅膜的方法，類似用于高密度電漿(HDP)原硅酸乙酯(TEOS)介電質(zhì)沉積的沉積--蝕刻循環(huán)。
如圖16所示，此工藝一般產(chǎn)生橫越整個(gè)導(dǎo)電表面1535的大致上一致的銅1640的均勻鍍膜。如圖17所示，一旦沉積足夠厚度的銅1640層，使用化學(xué)機(jī)械拋光技術(shù)以平坦化該銅1640層。使用化學(xué)機(jī)械拋光技術(shù)的平坦化從第三介電質(zhì)層1130的整個(gè)上表面1530清除所有的銅與屏障金屬，僅在金屬結(jié)構(gòu)(如銅填充凹槽與通路)中留下銅1640，形成銅互連處1745，其個(gè)別地相鄰于一或多層屏障金屬層1525A與銅晶種層1525B(圖15與圖16)的殘留部分1725A與1725B，如圖17所示。
如圖17所示，銅互連處1745可藉由退火銅1640(其相鄰于一或多層屏障金屬層1525A與銅晶種層1525B(圖15與圖16)的殘留部分1725A與1725B)至第一導(dǎo)電結(jié)構(gòu)1125而形成。可在傳統(tǒng)的熔爐管中執(zhí)行退火工藝，溫度范圍約100至500℃，時(shí)間范圍約10至180分鐘，在含氮的環(huán)境，其至少包括氮(N2)、氫(H2)、氬(Ar)、氨(NH3)等至少其中之一。或者，退火工藝可以是快速熱退火(RTA)工藝，執(zhí)行于溫度范圍約100至500℃，時(shí)間范圍約10至180秒，在含氮的環(huán)境，其至少包括氮(N2)、氫(H2)、氬(Ar)等至少其中之一。
如圖18所示，若有需要，可使用化學(xué)機(jī)械拋光技術(shù)平面化具有低介電質(zhì)常數(shù)的第三介電質(zhì)層1130。平面化會(huì)留下鄰近銅互連處1745以及在蝕刻停止層1115的上方的已平面化具有低介電質(zhì)常數(shù)的第三介電質(zhì)層1130，并形成部分的銅互連層1800。銅互連層1800可包括個(gè)別地相鄰于第二介電質(zhì)層1120與第三介電質(zhì)層1130的個(gè)別的稠密化區(qū)域1420與1430的銅互連處1745。銅互連層1800可包括第一蝕刻停止層1110。如圖18所示，銅互連層1800可包括蝕刻停止層1820(也為“硬屏蔽”并且，簡(jiǎn)言的，一般以氮化硅Si3N4或SiN形成)形成并且圖案化于第三介電質(zhì)層1130的上方以及銅互連處1745的至少一部分的上方。
如圖19所示，相對(duì)于銅互連層1900，銅互連層1800可以是在下方的結(jié)構(gòu)層(類似于結(jié)構(gòu)1100)。于不同的實(shí)施例中，銅互連層1900可包括相鄰于已平面化具有低介電質(zhì)常數(shù)的介電質(zhì)層1935的稠密化區(qū)域1945的銅填充凹槽1940；相鄰于已平面化具有低介電質(zhì)常數(shù)的介電質(zhì)層1925的稠密化區(qū)域1930的內(nèi)金屬通路連接1910；以及介于具有低介電質(zhì)常數(shù)的介電質(zhì)層1935與1925之間的蝕刻停止層1915。內(nèi)金屬通路連接1910可以是類似于第一銅結(jié)構(gòu)1125的銅結(jié)構(gòu)，并且內(nèi)金屬通路連接1910可以類似于以上說明的關(guān)于銅互連處745(第7圖)的形成的方式以退火至銅填充凹槽1940。銅互連層1900也可包括形成在已平坦化的具有低介電質(zhì)常數(shù)的介電質(zhì)層1935的上方及銅填充凹槽1940的至少一部分的上方而且已圖案化的蝕刻停止層1820及/或蝕刻停止層920。
于不同交替的實(shí)施例中，銅互連層1900可類似于銅互連層1800，銅互連層1900具有位于其中的銅互連處(未顯示)，例如該銅互連處類似于銅互連處1745(圖17至圖18)。位于銅互連層1900中的銅互連處可以類似于以上說明的關(guān)于銅互連處1745(圖17)的形成的方式以退火至位于銅互連層1800中的銅互連處1745。
如第20圖所示，相對(duì)于銅互連層2000，金屬氧化物半導(dǎo)體晶體管2010可以是在下方的結(jié)構(gòu)層(類似于結(jié)構(gòu)1100)。銅互連層2000可包括相鄰于已平坦化的具有低介電質(zhì)常數(shù)的介電質(zhì)層2040的稠密化區(qū)域2050的銅填充凹槽與通路2020。銅填充凹槽與通路2020可以類似于以上說明的關(guān)于銅互連處1745(圖17)的形成的方式以退火至在下方的導(dǎo)電結(jié)構(gòu)(如金屬氧化物半導(dǎo)體晶體管2010的源極/漏極區(qū)域2015)。
根據(jù)本發(fā)明的不同的實(shí)施例，如圖11至圖18所示，于雙金屬鑲嵌銅工藝流程中，在形成屏障金屬層與銅晶種層之前以及銅凹槽填充之前，藉由蝕刻更復(fù)雜的圖案，以結(jié)合內(nèi)金屬通路連接形成以及銅凹槽填充形成。持續(xù)凹槽蝕刻直到通孔(如圖12中的第一開口1220)已被蝕刻出來。根據(jù)本發(fā)明的不同的實(shí)施例，如第13至18圖所示，于雙金屬鑲嵌銅工藝流程中的其它部分基本上與根據(jù)本發(fā)明的不同的實(shí)施例的對(duì)應(yīng)的單一金屬鑲嵌銅工藝流程(如第3至8圖所示)是相同的。然而，整體而言，根據(jù)本發(fā)明的不同的實(shí)施例的雙金屬鑲嵌銅工藝流程明顯地減少工藝的步驟并且是達(dá)成銅金屬化的較佳方法。
任何以上揭示的實(shí)施例的形成銅互連處的方法致能銅互連處的形成，其使用現(xiàn)有的金屬鑲嵌技術(shù)并結(jié)合稠密化的具有低介電質(zhì)常數(shù)的介電質(zhì)材料(相較于一般用在現(xiàn)有的金屬鑲嵌技術(shù)的現(xiàn)有的具有低介電質(zhì)常數(shù)的介電常數(shù)材料則更為強(qiáng)韌)。在現(xiàn)有的金屬鑲嵌技術(shù)的蝕刻與接續(xù)的工藝步驟期間，相較于現(xiàn)有的具有低介電質(zhì)常數(shù)的介電常數(shù)材料，稠密化的具有低介電質(zhì)常數(shù)的介電質(zhì)材料則非常少受到損壞。藉由在鄰近銅互連處形成稠密化的具有低介電質(zhì)常數(shù)的介電質(zhì)材料，使用具有低介電質(zhì)常數(shù)的介電質(zhì)材料以降低相鄰的銅互連處之間的電容與電阻電容延遲的所有優(yōu)點(diǎn)可被維持，而沒有在現(xiàn)有的金屬鑲嵌工藝期間使用現(xiàn)有的未稠密化的具有低介電質(zhì)常數(shù)的介電常數(shù)材料的任何困難。
以上揭示的特定實(shí)施例僅為例式說明，因?yàn)楸景l(fā)明可被修改及以不同但等效的方式實(shí)施，此對(duì)從本文教示獲益的熟習(xí)本技術(shù)領(lǐng)域之一般技術(shù)人士而言是顯而易見的。此外，除了在以下的申請(qǐng)專利范圍的說明，并未限制于本文中揭示的結(jié)構(gòu)或設(shè)計(jì)的細(xì)節(jié)。因此以上揭示的特定實(shí)施例可被改變或修改是明顯的，并且所有的這些變化視為在本發(fā)明的范疇與精神之內(nèi)。特別是，本文中揭示的每一個(gè)值的范圍(“大約從a至b”的型式，或者，相等地，“約從a至b)，或者，相等地，“約a-b”)應(yīng)理解為參考至值的個(gè)別范圍的冪集(power set)(所有子集合的集合)，也即Georg Cantor方法。因此，本發(fā)明所尋求的專利保護(hù)如同以下提出的申請(qǐng)專利范圍。
權(quán)利要求
1.一種方法，包括形成第一導(dǎo)電結(jié)構(gòu)140；在該第一導(dǎo)電結(jié)構(gòu)140的上方形成第一介電質(zhì)層130；在位于該第一導(dǎo)電結(jié)構(gòu)140的至少一部分的上方的該第一介電質(zhì)層130中形成第一開口220，該第一開口220具有側(cè)壁440；以及增加該側(cè)壁的密度440。
2.如權(quán)利要求1所述的方法，還包括在該第一開口220中形成金屬結(jié)構(gòu)，該金屬結(jié)構(gòu)接觸該第一導(dǎo)電結(jié)構(gòu)140的至少部分；以及藉由退火該金屬結(jié)構(gòu)與該第一導(dǎo)電結(jié)構(gòu)140，形成互聯(lián)。
3.如權(quán)利要求2所述的方法，其中形成該第一介電質(zhì)層包括使用具有介電質(zhì)常數(shù)K最多大約4的低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料以形成該第一介電質(zhì)層，并且使用化學(xué)蒸氣沉積(CVD)工藝、低壓化學(xué)蒸氣沉積(LPCVD)工藝、電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝、濺鍍工藝、物理蒸氣沉積(PVD)工藝、以及旋轉(zhuǎn)涂布工藝的其中之一以形成該第二介電質(zhì)層。
4.如權(quán)利要求1所述的方法，其中增加該側(cè)壁的密度包括植入硅、二氧化硅以及鍺的至少其中之一至該側(cè)壁。
5.一種方法，包括在結(jié)構(gòu)層的上方形成第一介電質(zhì)層130；在該第一介電質(zhì)層130中形成第一開口220；在該第一介電質(zhì)層130的上方與該第一開口220中形成第一銅層640；藉由移除在該第一介電質(zhì)層130的上方的該銅層640的部分以形成銅結(jié)構(gòu)，留下在該第一開口220中的該銅結(jié)構(gòu)；在該第一介電質(zhì)層130的上方與該銅結(jié)構(gòu)的上方形成第二介電質(zhì)層925；在該銅結(jié)構(gòu)的至少一部分的上方的該第二介電質(zhì)層925中形成第二開口，該第二開口具有側(cè)壁；以及增加該第二開口的側(cè)壁密度。
6.如權(quán)利要求5所述的方法，還包括在該第二介電質(zhì)層925的上方與該第二開口中形成第二銅層，該第二銅層置于該銅結(jié)構(gòu)的至少該部分的上方；藉由移除在該第二介電質(zhì)層925的上方的該第二銅層的部分形成銅互連處，留下在該第二開口中的該銅互連處；以及退火該銅互連處。
7.如權(quán)利要求6所述的方法，還包括平坦化該第二介電質(zhì)層925，其中形成該第二介電質(zhì)層925包括使用具有介電質(zhì)常數(shù)K最多大約4的低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料以形成該第二介電質(zhì)層。
8.如權(quán)利要求5所述的方法，其中形成該第一介電質(zhì)層130包括使用具有介電質(zhì)常數(shù)K最多大約4的低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料以形成該第一介電質(zhì)層130，并且使用化學(xué)蒸氣沉積(CVD)工藝、低壓化學(xué)蒸氣沉積(LPCVD)工藝、電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝、濺鍍工藝、物理蒸氣沉積(PVD)工藝、以及旋轉(zhuǎn)涂布工藝的其中之一以形成該第一介電質(zhì)層。
9.如權(quán)利要求5所述的方法，其中增加該第二開口的側(cè)壁密度包括植入硅、二氧化硅以及鍺的至少其中之一至該第二開口的側(cè)壁。
10.一種形成銅互連處的方法，該方法包括在結(jié)構(gòu)層的上方形成第一介電質(zhì)層130；在該第一介電質(zhì)層130中形成第一開口220；在該第一開口中形成銅通路；在該第一介電質(zhì)層130的上方與該銅通路的上方形成第二介電質(zhì)層925；在該銅通路的至少一部分的上方的該第二介電質(zhì)層925中形成第二開口，該第二開口具有側(cè)壁；以及增加該第二開口的側(cè)壁密度。
11.如權(quán)利要求10所述的方法，還包括在該第二開口中形成銅線，該銅線置于該銅通路的至少該部分的上方；以及藉由退火該銅線與該銅通路形成該銅互連處。
12.如權(quán)利要求10所述的方法，其中形成該第一介電質(zhì)層130包括使用具有介電質(zhì)常數(shù)K最多大約4的低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料以形成該第一介電質(zhì)層130，并且使用化學(xué)蒸氣沉積(CVD)工藝、低壓化學(xué)蒸氣沉積(LPCVD)工藝、電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝、濺鍍工藝、物理蒸氣沉積(PVD)工藝、以及旋轉(zhuǎn)涂布工藝的其中之一以形成該第一介電質(zhì)層。
13.如權(quán)利要求10所述的方法，其中增加該第二開口的側(cè)壁密度包括植入硅、二氧化硅以及鍺的至少其中之一至該第二開口的側(cè)壁。
14.一種形成銅互連處的方法，該方法包括在結(jié)構(gòu)層的上方形成第一介電質(zhì)層130；在該第一介電質(zhì)層中形成第一開口220；在該第一介電質(zhì)層130的上方與該第一開口220中形成第一銅層640；藉由移除在該第一介電質(zhì)層130的上方的該第一銅層640的部分以形成銅通路，留下在該第一開口220中的該銅通路；在該第一介電質(zhì)層130的上方與該銅通路的上方形成第二介電質(zhì)層925；在該銅通路的至少一部分的上方的該第二介電質(zhì)層925中形成第二開口，該第二開口具有側(cè)壁；以及增加該第二開口的側(cè)壁密度。
15.如權(quán)利要求14所述的方法，還包括；在該第二介電質(zhì)層的上方與該第二開口中形成第二銅層，該第二銅層置于該銅通路的至少該部分的上方；藉由移除在該第二介電質(zhì)層的上方的該第二銅層的部分以形成該銅互連處，留下在該第二開口中的該銅互連處；以及退火該銅互連處。
16.如權(quán)利要求15所述的方法，還包括平坦化該第二介電質(zhì)層925，其中形成該第二介電質(zhì)層925包括使用具有介電質(zhì)常數(shù)K最多大約4的低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料以形成該第二介電質(zhì)層。
17.如權(quán)利要求14所述的方法，其中形成該第一介電質(zhì)層130包括使用具有介電質(zhì)常數(shù)K最多大約4的低介電質(zhì)常數(shù)(low K)的介電質(zhì)材料以形成該第一介電質(zhì)層130，并且使用化學(xué)蒸氣沉積(CVD)工藝、低壓化學(xué)蒸氣沉積(LPCVD)工藝、電漿強(qiáng)化化學(xué)蒸氣沉積(PECVD)工藝、濺鍍工藝、物理蒸氣沉積(PVD)工藝、以及旋轉(zhuǎn)涂布工藝的其中之一以形成該第一介電質(zhì)層130。
18.如權(quán)利要求14所述的方法，其中增加該第二開口的側(cè)壁密度包括植入硅、二氧化硅以及鍺的至少其中之一至該第二開口的側(cè)壁。
全文摘要
提供一種方法，該方法包括形成第一導(dǎo)電結(jié)構(gòu)，以及在該第一導(dǎo)電結(jié)構(gòu)的上方形成第一介電質(zhì)層。該方法也包括在位于該第一導(dǎo)電結(jié)構(gòu)的至少一部分的上方的該第一介電質(zhì)層中形成第一開口，該第一開口具有側(cè)壁，以及增加該側(cè)壁的密度。
文檔編號(hào)H01L21/02GK1579017SQ02813788
公開日2005年2月9日 申請(qǐng)日期2002年6月12日 優(yōu)先權(quán)日2001年7月10日
發(fā)明者E·M·阿佩爾格倫, C·日什爾格, J·I·馬丁, P·R·貝賽爾, F·張 申請(qǐng)人:先進(jìn)微裝置公司