專(zhuān)利名稱(chēng)：靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤指一種靜電放電防護(hù)電路。
此外，隨著半導(dǎo)體集成電路元件的尺寸持續(xù)縮小，在深次微米(deepsubmicron)的互補(bǔ)式金氧半導(dǎo)體晶體管(CMOS)的制造技術(shù)中，不僅通道長(zhǎng)度(channel length)需要被縮短，柵極氧化層(gate oxide layer)必需更薄，接面深度(junction depth)變淺、同時(shí)井(well)的植入濃度(dopantconcentration)也必需被調(diào)高。但是上述的制程卻往往使得集成電路產(chǎn)品更容易遭受靜電放電(ESD)的損害，因此晶片中必需加入更有效的ESD防護(hù)電路，來(lái)釋放ESD電流，以保護(hù)集成電路免于ESD的損害，換言之，即增加集成電路產(chǎn)品的ESD耐壓能力。欲制作出有效的ESD防護(hù)電路，首先必需將適合的ESD保護(hù)元件，設(shè)計(jì)并制作于ESD防護(hù)電路的中。其次，通過(guò)增加ESD保護(hù)元件的面積，以增加釋放ESD電流的路徑，也是一種直接而有效的方法。然而，在增加ESD保護(hù)元件的面積時(shí)，卻必需考量到不可占用太多的晶片面積(chip area)，否則將會(huì)違背盡量縮小晶片尺寸的原則。
習(xí)知避免靜電脈沖造成靜電崩潰(electrostatic breakdown)的方法，是利用一金屬氧化半導(dǎo)體場(chǎng)效晶體管(MOSFET)構(gòu)成的寄生二極管(parasiticdiode)作為靜電放電保護(hù)電路元件。請(qǐng)參考

圖1，圖1為習(xí)知用來(lái)保護(hù)一內(nèi)部電路10的靜電放電保護(hù)電路20的示意圖。靜電放電保護(hù)電路20電連接于內(nèi)部電路10及一接合墊12，接合墊12是用來(lái)作為內(nèi)部電路10與其外界的電子信號(hào)傳遞媒介。當(dāng)有靜電從接合墊12傳入時(shí)，靜電放電保護(hù)電路20可保護(hù)內(nèi)部電路10避免因靜電流過(guò)大而燒毀。靜電放電保護(hù)電路20包含有一P型金屬氧化半導(dǎo)體(P-type metal-oxide semiconductor，PMOS)22以及一N型金屬氧化半導(dǎo)體(N-type metal-oxide semiconductor，NMOS)24，PMOS 22及NMOS 24兩晶體管的漏極(drains)彼此相連接并通過(guò)一導(dǎo)線14電連接于內(nèi)部電路10及接合墊12，且PMOS 22的源極(source)同時(shí)連接于PMOS 22的柵極(gate)及一電源輸入端VDD，而NMOS 24的源極則同時(shí)連接于NMOS 24的柵極及一接地端VSS。此外，在PMOS 22處會(huì)形成一第一寄生二極管(parasitic diode)26，而在NMOS 24處亦會(huì)形成一第二寄生二極管28。當(dāng)有靜電經(jīng)由電源輸入端VDD、接合墊12、接地端VSS其中任兩端傳入保護(hù)電路20而產(chǎn)生靜電流時(shí)，所產(chǎn)生靜電流通過(guò)第一寄生二極管26導(dǎo)通、第二寄生二極管28導(dǎo)通、PMOS 22產(chǎn)生的驟回崩潰(snapback breakdown)現(xiàn)象或者是NMOS 24產(chǎn)生的驟回崩潰現(xiàn)象來(lái)迅速地被導(dǎo)引掉。例如當(dāng)一帶有靜電的外界物體同時(shí)接觸到電源輸入端VDD及接合墊12而使接合墊12的電位高于電源輸入端VDD的電位時(shí)，第一寄生二極管26即會(huì)導(dǎo)通以迅速將靜電導(dǎo)引掉；又例如當(dāng)帶有靜電的外界物體同時(shí)接觸到接合墊12及接地端VSS而使接合墊12的電位高于接地端VSS的電位時(shí)，NMOS 24即會(huì)產(chǎn)生驟回崩潰現(xiàn)象來(lái)迅速將靜電導(dǎo)引掉。關(guān)于上述的驟回崩潰現(xiàn)象可參考美國(guó)第5,804,860號(hào)專(zhuān)利，其內(nèi)有詳細(xì)的描述，在此即不再多加贅述。然而，隨著半導(dǎo)體元件越作越小，金屬氧化半導(dǎo)體場(chǎng)效晶體管(MOSFET)的柵極氧化層厚度越作越小，而這會(huì)使得驟回崩潰現(xiàn)象越加不易控制。此外，在設(shè)計(jì)ESD防護(hù)電路時(shí)，為使其可防止靜電損害到內(nèi)部電路，以及避免ESD防護(hù)電路因靜電流過(guò)大而燒毀，許多因素皆須考慮進(jìn)去，例如漏極與柵極之間的間隔、是否使用金屬硅化物阻擋層(salicide block，SAB)、井(well)摻雜濃度(doping concentration)的改變等等。
本發(fā)明的靜電放電防護(hù)電路形成于一P型基底(P-type substrate)上，并電連接于一形成于該P(yáng)型基底上的內(nèi)部電路以防護(hù)該內(nèi)部電路。該靜電放電防護(hù)電路包含有復(fù)數(shù)個(gè)N井(N-wells)以及一共同放電帶。該共同放電帶電連接于一電源供應(yīng)接腳(VDD)。每一N井設(shè)于該P(yáng)型基底中，且其內(nèi)設(shè)有一P+擴(kuò)散區(qū)域以及一N+擴(kuò)散區(qū)域。該共同放電帶則電連接于該復(fù)數(shù)個(gè)N井內(nèi)的N+擴(kuò)散區(qū)域。其中每一N井內(nèi)的P+擴(kuò)散區(qū)域電連接于一對(duì)應(yīng)的接合墊(bondingpad)。
此外，該靜電放電防護(hù)電路亦可形成于一N型基底(N-type substrate)上，此時(shí)該靜電放電防護(hù)電路包含有復(fù)數(shù)個(gè)P井(P-wells)以及一共同放電帶。該共同放電帶電連接于一接地接腳(VSS)。每一P井設(shè)于該N型基底中，且其內(nèi)設(shè)有一N+擴(kuò)散區(qū)域以及一P+擴(kuò)散區(qū)域。該共同放電帶則電連接于該復(fù)數(shù)個(gè)P井內(nèi)的P+擴(kuò)散區(qū)域。其中每一P井內(nèi)的N+擴(kuò)散區(qū)域電連接于一對(duì)應(yīng)的接合墊(bonding pad)。
因此，在每一N井或P井內(nèi)即會(huì)形成一個(gè)等效的二極管，當(dāng)有靜電從兩接合墊傳入兩N井或兩P井時(shí)，兩N井或兩P井內(nèi)一個(gè)等效二極管即會(huì)因順向偏壓而導(dǎo)通，而另一個(gè)等效二極管則會(huì)產(chǎn)生崩潰現(xiàn)象，進(jìn)而產(chǎn)生一放電路徑以迅速地將所傳入的靜電導(dǎo)引掉。
圖示的符號(hào)說(shuō)明40內(nèi)部電路 50 靜電放電防護(hù)電路51P型基底 52 N井54P+擴(kuò)散區(qū)域 56 N+擴(kuò)散區(qū)域58共同放電帶 62A、62B、62C、62D 接合墊64隔離物 66場(chǎng)氧化區(qū)域90內(nèi)部電路 100靜電放電防護(hù)電路101 P型基底102 N并104 P+擴(kuò)散區(qū)域106 N+擴(kuò)散區(qū)域108 共同放電帶 112A、112B、112C、112D接合墊114 隔離物 116場(chǎng)氧化區(qū)域靜電放電防護(hù)電路50及內(nèi)部電路40形成于一P型基底(P-typesubstrate)51上。靜電放電防護(hù)電路50包含有復(fù)數(shù)個(gè)N井(N-wells)52以及一共同放電帶(common discharge bar)58。每一N井52設(shè)于P型基底51中，且其中設(shè)有一P+擴(kuò)散區(qū)域54以及一N+擴(kuò)散區(qū)域56，因此每一N井52內(nèi)會(huì)形成一個(gè)等效的二極管電路。此外，共同放電帶58電連接于一電源供應(yīng)接腳VDD以及每一個(gè)N井52內(nèi)的N+擴(kuò)散區(qū)域56，共同放電帶58可由金屬或其他導(dǎo)電物質(zhì)構(gòu)成。每一N井內(nèi)52的P+擴(kuò)散區(qū)域54則電連接于一對(duì)應(yīng)的接合墊(bonding pad)62A、62B、62C或62D，其中接合墊62A電連接于電源供應(yīng)接腳VDD，接合墊62B電連接于一接地接腳VSS，接合墊62C電連接于一第一信號(hào)輸出入接腳I/O 1，而接合墊62D電連接于一第二信號(hào)輸出入接腳I/O 2，內(nèi)部電路40經(jīng)由電源供應(yīng)接腳VDD來(lái)獲得所需的電力，并經(jīng)由接地接腳VSS接地，至于兩信號(hào)輸出入接腳I/O 1及I/O 2則是用來(lái)輸入信號(hào)至內(nèi)部電路40或輸出內(nèi)部電路40所產(chǎn)生的信號(hào)，因此相關(guān)電子信號(hào)可通過(guò)信號(hào)輸出入接腳I/O 1、I/O 2及接合墊62C、62D被傳送至內(nèi)部電路40。需說(shuō)明的是，圖2及圖3所示雖只顯示了兩個(gè)用來(lái)傳遞信號(hào)的輸出入接腳I/O 1及I/O 2，然內(nèi)部電路40所電連接的輸出入接腳數(shù)可能為數(shù)十個(gè)或數(shù)百個(gè)，而不論內(nèi)部電路40所電連接的接腳數(shù)為何皆應(yīng)屬本發(fā)明所涵蓋的范疇。
一般而言，會(huì)產(chǎn)生靜電流的原因因帶有靜電的外界物體同時(shí)接觸了電源供應(yīng)接腳VDD、接地接腳VSS、第一信號(hào)輸出入接腳I/O 1及第二信號(hào)輸出入接腳I/O 2其中任兩個(gè)接腳，而當(dāng)外界物體同時(shí)接觸兩接腳時(shí)即會(huì)產(chǎn)生一可供電流通過(guò)的電子回路，然而當(dāng)外界物體只接觸其中一個(gè)接腳時(shí)會(huì)因無(wú)法形成電流回路而不會(huì)有靜電流產(chǎn)生。另如上所述，每一個(gè)N井52內(nèi)會(huì)形成一個(gè)等效的二極管，因此當(dāng)帶有靜電的外界物體同時(shí)接觸了接腳VDD、VSS、I/O 1及I/O 2其中任兩個(gè)接腳時(shí)，即會(huì)使兩個(gè)對(duì)應(yīng)N井52內(nèi)的等效二極管導(dǎo)通，其中一個(gè)等效二極管會(huì)產(chǎn)生順向偏壓(forward biased)現(xiàn)象，而另一個(gè)等效二極管則會(huì)產(chǎn)生崩潰(breakdown)現(xiàn)象，而通過(guò)兩對(duì)應(yīng)的N井52內(nèi)等效二極管的導(dǎo)通，即可產(chǎn)生一放電路徑來(lái)將靜電迅速地導(dǎo)引掉。因此任意兩個(gè)接合墊62A、62B、62C或62D之間的導(dǎo)通電壓為N井52與P+擴(kuò)散區(qū)域54之間的崩潰電壓(breakdown voltage)加上另一N井52與P+擴(kuò)散區(qū)域54之間的順向偏壓。綜上所述，當(dāng)一帶有靜電的外界物體接觸復(fù)數(shù)個(gè)接腳VDD、VSS、I/O 1及I/O 2中至少兩接腳而使靜電輸入至靜電放電防護(hù)電路50時(shí)，輸入至靜電放電防護(hù)電路50的靜電會(huì)流經(jīng)由外界物體所接觸的兩接腳、共同放電帶58以及兩個(gè)對(duì)應(yīng)的N井52，而使得流入內(nèi)部電路40的靜電量得以減少。
除此之外，每一P+擴(kuò)散區(qū)域54位于其所電連接的接合墊62A、62B、62C或62D的正下方并與所電連接的接合墊相互接觸，故每一P+擴(kuò)散區(qū)域54會(huì)與一對(duì)應(yīng)的接合墊62A、62B、62C或62D相互重疊，如此一來(lái)可使內(nèi)部電路40與靜電放電防護(hù)電路50的總面積進(jìn)一步地減少。另如圖3所示，每一N井52內(nèi)另有一由氧化硅所構(gòu)成的隔離物64，用以隔離N井52內(nèi)的P+擴(kuò)散區(qū)域54及N+擴(kuò)散區(qū)域56，而P型基底51上另形成有復(fù)數(shù)個(gè)場(chǎng)氧化區(qū)域(fieldoxide regions)66，用以隔離P型基底51上的復(fù)數(shù)個(gè)N井52。
請(qǐng)參考圖4及圖5，圖4為本發(fā)明第二實(shí)施例靜電放電防護(hù)電路100與一內(nèi)部電路90的布線圖，圖5為圖4靜電放電防護(hù)電路100的結(jié)構(gòu)示意圖。相較于本發(fā)明第一實(shí)施例中相關(guān)的電子元件皆形成于一P型基底之上，本實(shí)施例中的各所述電子元件則是形成于一N型基底(N-type substrate)101上。靜電放電防護(hù)電路100與靜電放電防護(hù)電路50在結(jié)構(gòu)上非常類(lèi)似，其包含有復(fù)數(shù)個(gè)P井(P-wells)102以及一共同放電帶108。每一P井102設(shè)于N型基底101中，且其中設(shè)有一N+擴(kuò)散區(qū)域104以及一P+擴(kuò)散區(qū)域106，因而每一P井102內(nèi)會(huì)形成一個(gè)等效的二極管電路。共同放電帶108電連接于一接地接腳VSS以及每一P井102內(nèi)的P+擴(kuò)散區(qū)域106，共同放電帶108亦可由金屬或其他導(dǎo)電物質(zhì)構(gòu)成。每一P井102內(nèi)的N+擴(kuò)散區(qū)域104電連接于一對(duì)應(yīng)的接合墊112A、112B、112C或112D。其中接合墊112A電連接于一電源供應(yīng)接腳VDD，接合墊112B電連接于接地接腳VSS，接合墊112C電連接于一第一信號(hào)輸出入接腳I/O 1，而接合墊112D電連接于一第二信號(hào)輸出入接腳I/O 2，內(nèi)部電路90經(jīng)由電源供應(yīng)接腳VDD來(lái)獲得所需的電力，并經(jīng)由接地接腳VSS接地，至于兩信號(hào)輸出入接腳I/O 1及I/O 2則是用來(lái)輸入信號(hào)至內(nèi)部電路40或輸出內(nèi)部電路40所產(chǎn)生的信號(hào)。與第一實(shí)施例的靜電放電防護(hù)電路50運(yùn)作原理相同的，靜電放電防護(hù)電路100亦是通過(guò)形成于兩P井內(nèi)的等效二極管的導(dǎo)通來(lái)形成一靜電的放電路徑，其中任意兩個(gè)接合墊112A、112B、112C或112D之間的導(dǎo)通電壓為一P井102與N+擴(kuò)散區(qū)域104之間的崩潰電壓加上另一P井102與N+擴(kuò)散區(qū)域104之間的順向偏壓。
與靜電放電防護(hù)電路50相似地，每一N+擴(kuò)散區(qū)域104位于其所電連接的接合墊112A、112B、112C或112D的正下方并與所電連接的接合墊相互接觸，故每一N+擴(kuò)散區(qū)域104會(huì)與一對(duì)應(yīng)的接合墊112A、112B、112C或112D相互重疊，如此一來(lái)內(nèi)部電路90與靜電放電防護(hù)電路100的總面積可進(jìn)一步地減少。另如圖5所示，每一P井52內(nèi)另有一由氧化硅所構(gòu)成的隔離物114，用以隔離P井52內(nèi)的N+擴(kuò)散區(qū)域104及P+擴(kuò)散區(qū)域106，而N型基底101上另形成有復(fù)數(shù)個(gè)場(chǎng)氧化區(qū)域116，用以隔離N型基底101上的復(fù)數(shù)個(gè)P井102。
相較于習(xí)知的靜電放電防護(hù)電路會(huì)因元件尺寸的縮小而使得其驟回崩潰現(xiàn)象愈難加以控制，本發(fā)明的靜電放電防護(hù)電路單純地利用二極管的操作原理，故在設(shè)計(jì)及制造時(shí)其所需考慮的因素會(huì)較少。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明申請(qǐng)專(zhuān)利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專(zhuān)利的涵蓋范圍。
權(quán)利要求
1.一種靜電放電防護(hù)電路，該靜電放電防護(hù)電路形成于一P型基底上，并電連接于一形成于該P(yáng)型基底上的內(nèi)部電路以防護(hù)該內(nèi)部電路，其特征是該靜電放電防護(hù)電路包含有復(fù)數(shù)個(gè)N井設(shè)于該P(yáng)型基底中，而每一N井中設(shè)有一P+擴(kuò)散區(qū)域以及一N+擴(kuò)散區(qū)域；以及一共同放電帶，電連接于該復(fù)數(shù)個(gè)N井內(nèi)的N+擴(kuò)散區(qū)域；其中每一N井內(nèi)的P+擴(kuò)散區(qū)域電連接于一對(duì)應(yīng)的接合墊。
2.如權(quán)利要求1所述的靜電放電防護(hù)電路，其特征是每一接合墊電連接于一對(duì)應(yīng)的接腳，當(dāng)一帶有靜電的外界物體接觸該復(fù)數(shù)個(gè)接腳中至少兩接腳而使靜電輸入至該靜電放電防護(hù)電路時(shí)，輸入至該靜電放電防護(hù)電路的靜電會(huì)流經(jīng)由該外界物體所接觸的兩接腳、該共同放電帶以及兩個(gè)對(duì)應(yīng)的N井，而使得流入該內(nèi)部電路的靜電量得以減少。
3.如權(quán)利要求2所述的靜電放電防護(hù)電路，其特征是該外界物體所接觸的兩接腳其電接的兩P+擴(kuò)散區(qū)域中，一個(gè)P+擴(kuò)散區(qū)域與其所在的N井處會(huì)形成一二極管順向偏壓現(xiàn)象，而另一個(gè)P+擴(kuò)散區(qū)域與其所在的N井處會(huì)形成一二極管崩潰現(xiàn)象。
4.如權(quán)利要求1所述的靜電放電防護(hù)電路，其特征是每一P+擴(kuò)散區(qū)域位于其所電連接的接合墊的正下方并與該接合墊相互接觸。
5.如權(quán)利要求1所述的靜電放電防護(hù)電路，其特征是每一N井內(nèi)另有一隔離物，用來(lái)隔離該N井內(nèi)的該P(yáng)+擴(kuò)散區(qū)域及該N+擴(kuò)散區(qū)域。
6.如權(quán)利要求1所述的靜電放電防護(hù)電路，其特征是另有復(fù)數(shù)個(gè)場(chǎng)氧化區(qū)域形成于該P(yáng)型基底上，用來(lái)隔離該復(fù)數(shù)個(gè)N井。
7.如權(quán)利要求1所述的靜電放電防護(hù)電路，其特征是相關(guān)電子信號(hào)可通過(guò)該復(fù)數(shù)個(gè)接合墊傳送到該內(nèi)部電路。
8.一種靜電放電防護(hù)電路，該靜電放電防護(hù)電路形成于一N型基底上，并電連接于一形成于該N型基底上的內(nèi)部電路以防護(hù)該內(nèi)部電路，其特征是該靜電放電防護(hù)電路包含有復(fù)數(shù)個(gè)P井設(shè)于該N型基底中，而每一P井中設(shè)有一N+擴(kuò)散區(qū)域以及一P+擴(kuò)散區(qū)域；以及一共同放電帶，電連接于該復(fù)數(shù)個(gè)P井內(nèi)的P+擴(kuò)散區(qū)域；其中每一P井內(nèi)的N+擴(kuò)散區(qū)域電連接于一對(duì)應(yīng)的接合墊。
9.如權(quán)利要求8所述的靜電放電防護(hù)電路，其特征是每一接合墊電連接于一對(duì)應(yīng)的接腳，當(dāng)一帶有靜電的物體接觸該復(fù)數(shù)個(gè)接腳中至少兩接腳而使靜電輸入至該靜電放電防護(hù)電路時(shí)，輸入至該靜電放電防護(hù)電路的靜電會(huì)流經(jīng)由該外界物體所接觸的兩接腳、該共同放電帶以及兩個(gè)對(duì)應(yīng)的P井，而使得流入該內(nèi)部電路的靜電量得以減少。
10.如權(quán)利要求9所述的靜電放電防護(hù)電路，其特征是該外界物體所接觸的兩接腳其電接的兩N+擴(kuò)散區(qū)域中，一個(gè)N+擴(kuò)散區(qū)域與其所在的P井處會(huì)形成一二極管順向偏壓現(xiàn)象，而另一個(gè)N+擴(kuò)散區(qū)域與其所在的P井處會(huì)形成一二極管崩潰現(xiàn)象。
11.如權(quán)利要求8所述的靜電放電防護(hù)電路，其特征是每一N+擴(kuò)散區(qū)域位于其所電連接的接合墊的正下方并與該接合墊相互接觸。
12.如權(quán)利要求8所述的靜電放電防護(hù)電路，其特征是每一P井內(nèi)另有一隔離物，用來(lái)隔離該P(yáng)井內(nèi)的該N+擴(kuò)散區(qū)域及該P(yáng)+擴(kuò)散區(qū)域。
13.如權(quán)利要求8所述的靜電放電防護(hù)電路，其特征是另有復(fù)數(shù)個(gè)絕緣體形成于該N型基底上，用來(lái)隔離該復(fù)數(shù)個(gè)P井。
14.如權(quán)利要求8所述的靜電放電防護(hù)電路，其特征是相關(guān)電子信號(hào)可通過(guò)該復(fù)數(shù)個(gè)接合墊傳送到該內(nèi)部電路。
全文摘要
一種靜電放電防護(hù)電路，該靜電放電防護(hù)電路形成于一P型基底上，并電連接于一形成于該P(yáng)型基底上的內(nèi)部電路以防護(hù)該內(nèi)部電路，該靜電放電防護(hù)電路包含有復(fù)數(shù)個(gè)N井以及一電連接于一電源供應(yīng)端的共同放電帶，每一N井設(shè)于該P(yáng)型基底中，且其內(nèi)設(shè)有一P
文檔編號(hào)H01L27/02GK1445850SQ0215528
公開(kāi)日2003年10月1日 申請(qǐng)日期2002年12月12日 優(yōu)先權(quán)日2002年2月27日
發(fā)明者陳孝賢, 唐天浩 申請(qǐng)人:聯(lián)華電子股份有限公司