靜電放電保護(hù)裝置的制造方法
【專利摘要】本發(fā)明公開了一種靜電放電保護(hù)裝置，包括多個(gè)壓降元件、阻抗元件、驅(qū)動(dòng)電路與箝制電路。所述多個(gè)壓降元件相互串聯(lián)在第一配線與節(jié)點(diǎn)之間，并用以界定一啟動(dòng)電壓。當(dāng)來自第一配線的訊號(hào)大于啟動(dòng)電壓時(shí)，所述多個(gè)壓降元件響應(yīng)于來自第一配線的訊號(hào)而將第一配線導(dǎo)通至節(jié)點(diǎn)。阻抗元件電性連接在節(jié)點(diǎn)與第二配線之間。驅(qū)動(dòng)電路放大來自節(jié)點(diǎn)的控制訊號(hào)，并據(jù)以產(chǎn)生驅(qū)動(dòng)訊號(hào)。箝制電路依據(jù)驅(qū)動(dòng)訊號(hào)而決定是否產(chǎn)生介在第一配線與第二配線之間的放電路徑。
【專利說明】
靜電放電保護(hù)裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明是有關(guān)于一種保護(hù)裝置，且特別是有關(guān)于一種靜電放電保護(hù)裝置。
【背景技術(shù)】
[0002]集成電路往往都會(huì)加入靜電放電保護(hù)(electrostatic discharge，簡(jiǎn)稱ESD)裝置的設(shè)計(jì)，以藉此防止靜電放電的損害。然而，當(dāng)集成電路正常操作時(shí)，現(xiàn)有的靜電放電保護(hù)裝置往往容易受到噪聲的誤觸發(fā)(mis-trigger)，進(jìn)而導(dǎo)致集成電路受到靜電放電保護(hù)裝置的影響。因此，如何提升靜電放電保護(hù)裝置抵抗誤觸發(fā)的能力，已是目前各家廠商所面臨的一大挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種靜電放電保護(hù)裝置，利用相互串聯(lián)的多個(gè)壓降元件來防止誤觸發(fā)事件的發(fā)生。
[0004]本發(fā)明的靜電放電保護(hù)裝置，包括多個(gè)壓降元件、阻抗元件、驅(qū)動(dòng)電路與箝制電路。所述多個(gè)壓降元件相互串聯(lián)在第一配線與節(jié)點(diǎn)之間，并用以界定一啟動(dòng)電壓。當(dāng)來自第一配線的訊號(hào)大于啟動(dòng)電壓時(shí)，所述多個(gè)壓降元件響應(yīng)于來自第一配線的訊號(hào)而將第一配線導(dǎo)通至節(jié)點(diǎn)。阻抗元件電性連接在節(jié)點(diǎn)與第二配線之間。驅(qū)動(dòng)電路放大來自節(jié)點(diǎn)的控制訊號(hào)，并據(jù)以產(chǎn)生驅(qū)動(dòng)訊號(hào)。箝制電路依據(jù)驅(qū)動(dòng)訊號(hào)而決定是否產(chǎn)生介在第一配線與第二配線之間的放電路徑。
[0005]基于上述，本發(fā)明的靜電放電保護(hù)裝置利用相互串聯(lián)的多個(gè)壓降元件來界定一啟動(dòng)電壓，且來自第一配線的訊號(hào)必須大于啟動(dòng)電壓才能將第一配線導(dǎo)通至一節(jié)點(diǎn)。此外，驅(qū)動(dòng)電路依據(jù)來自節(jié)點(diǎn)的控制訊號(hào)來驅(qū)動(dòng)箝制電路。藉此，靜電放電保護(hù)裝置將可透過相互串聯(lián)的多個(gè)壓降元件來防止誤觸發(fā)事件的發(fā)生。
[0006]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說明如下。
【附圖說明】
[0007]圖1為依據(jù)本發(fā)明一實(shí)施例的靜電放電保護(hù)裝置的示意圖。
[0008]圖2為依據(jù)本發(fā)明一實(shí)施例的第一反相器在正常操作下所輸出的緩沖訊號(hào)的仿真示意圖。
[0009]圖3為依據(jù)本發(fā)明一實(shí)施例的第一反相器在靜電放電測(cè)試下所輸出的緩沖訊號(hào)的仿真示意圖。
[0010]圖4為依據(jù)本發(fā)明另一實(shí)施例的靜電放電保護(hù)裝置的示意圖。
[0011]圖5為依據(jù)本發(fā)明一實(shí)施例的用以說明靜電放電保護(hù)裝置的訊號(hào)示意圖。
[0012]圖6為依據(jù)本發(fā)明再一實(shí)施例的靜電放電保護(hù)裝置的示意圖。
[0013]圖7為依據(jù)本發(fā)明又一實(shí)施例的靜電放電保護(hù)裝置的示意圖。
[0014]【符號(hào)說明】
[0015]100、400、600、700:靜電放電保護(hù)裝置
[0016]111 ?113、711 ?713:壓降元件
[0017]120:阻抗元件
[0018]130、610:驅(qū)動(dòng)電路
[0019]131、132、611 ?613:反相器
[0020]140、620:箝制電路
[0021]MPll ?MP14、MP4、MP6:PM0S 晶體管
[0022]R11、R12:電阻
[0023]MNl:NM0S 晶體管
[0024]101:第一配線
[0025]102:第二配線
[0026]NDll:節(jié)點(diǎn)
[0027]CTl:控制訊號(hào)
[0028]BFl:緩沖訊號(hào)
[0029]DRl:驅(qū)動(dòng)訊號(hào)
[0030]VDD:電源電壓
[0031]GND:接地電壓
[0032]210 ?280、310 ?380、510 ?530:曲線
[0033]410:閂鎖電路
[0034]C4:電容
[0035]D71 ?D73: 二極管
【具體實(shí)施方式】
[0036]圖1為依據(jù)本發(fā)明一實(shí)施例的靜電放電保護(hù)裝置的示意圖。參照?qǐng)D1，靜電放電保護(hù)裝置100包括多個(gè)壓降元件111?113、阻抗元件120、驅(qū)動(dòng)電路130與箝制電路140。其中，壓降元件111?113相互串聯(lián)在第一配線101與節(jié)點(diǎn)NDll之間。阻抗元件120電性連接在節(jié)點(diǎn)NDll與第二配線102之間。驅(qū)動(dòng)電路130電性連接節(jié)點(diǎn)NDlI，且箝制電路140電性連接驅(qū)動(dòng)電路130。
[0037]阻抗元件120可例如是一電阻R11。此外，壓降元件111?113會(huì)響應(yīng)于來自第一配線101的訊號(hào)而決定是否將第一配線101導(dǎo)通至節(jié)點(diǎn)ND11。舉例來說，每一壓降元件可分別由一 PMOS晶體管所構(gòu)成。例如，壓降元件111?113可由PMOS晶體管MPll?MP13所構(gòu)成。此外，每一 PMOS晶體管111?113的源極直接或是間接地連接第一配線101，且每一 PMOS晶體管111?113的柵極與漏極電性連接至節(jié)點(diǎn)NDlI。
[0038]就單一壓降元件(例如，PMOS晶體管)而言，當(dāng)所施加的訊號(hào)大于一基準(zhǔn)電壓(例如，PMOS晶體管的閾值電壓)時(shí)，壓降元件將導(dǎo)通，且壓降元件所產(chǎn)生的電壓降將相等于基準(zhǔn)電壓。相對(duì)地，對(duì)相互串聯(lián)的多個(gè)壓降元件111?113而言，亦即對(duì)相互串聯(lián)的N個(gè)壓降元件111?113而言，當(dāng)所施加的訊號(hào)大于N倍的基準(zhǔn)電壓時(shí)，所述N個(gè)壓降元件111?113將導(dǎo)通，進(jìn)而將第一配線101導(dǎo)通至節(jié)點(diǎn)ND11。其中，N為大于I的正整數(shù)。
[0039]另一方面，當(dāng)所施加的訊號(hào)不大于N倍的基準(zhǔn)電壓時(shí)，所述N個(gè)壓降元件111?113將不導(dǎo)通，進(jìn)而致使第一配線101無法導(dǎo)通至節(jié)點(diǎn)NDl I ο換言之，靜電放電保護(hù)裝置100可透過相互串聯(lián)的多個(gè)壓降元件111?113來界定一啟動(dòng)電壓(activating voltage)。其中，啟動(dòng)電壓正比于壓降元件111?113的串接個(gè)數(shù)N，亦即啟動(dòng)電壓相等于N倍的基準(zhǔn)電壓。此外，當(dāng)來自第一配線101的訊號(hào)大于啟動(dòng)電壓時(shí)，壓降元件111?113將響應(yīng)于來自第一配線101的訊號(hào)而將第一配線101導(dǎo)通至節(jié)點(diǎn)ND11。
[0040]位在節(jié)點(diǎn)NDll的控制訊號(hào)CTl會(huì)響應(yīng)于壓降元件111?113的狀態(tài)而切換至不同的電壓電平。驅(qū)動(dòng)電路130會(huì)放大來自節(jié)點(diǎn)NDll的控制訊號(hào)CT1，并據(jù)以產(chǎn)生驅(qū)動(dòng)訊號(hào)DR1。舉例來說，驅(qū)動(dòng)電路130包括反相器131與132。其中，反相器131的輸入端接收控制訊號(hào)CTl。反相器132的輸入端電性連接反相器131的輸出端，且反相器132的輸出端用以產(chǎn)生驅(qū)動(dòng)訊號(hào)DRl。
[0041]更進(jìn)一步來看，反相器132包括PMOS晶體管MP14與電阻R12。其中，PMOS晶體管MP14的源極電性連接第一配線101，PMOS晶體管MP14的柵極電性連接反相器131的輸出端，且PMOS晶體管MP14的漏極用以產(chǎn)生驅(qū)動(dòng)訊號(hào)DRl。電阻R12電性連接在PMOS晶體管MP14的漏極與第二配線102之間。在操作上，驅(qū)動(dòng)電路130可透過兩反相器131與132來放大控制訊號(hào)CTl，并據(jù)以產(chǎn)生驅(qū)動(dòng)訊號(hào)DRl。
[0042]箝制電路140會(huì)依據(jù)驅(qū)動(dòng)訊號(hào)DRl而決定是否產(chǎn)生介在第一配線101與第二配線102之間的放電路徑。舉例來說，箝制電路140包括NMOS晶體管麗I。其中，NMOS晶體管麗I的漏極電性連接第一配線101，NM0S晶體管麗I的柵極電性連接反相器132的輸出端，且NMOS晶體管麗I的源極電性連接第二配線102。在操作上，NMOS晶體管麗I會(huì)依據(jù)驅(qū)動(dòng)訊號(hào)DRl控制其漏極與源極之間的連接狀態(tài)。其中，當(dāng)NMOS晶體管MNl導(dǎo)通其漏極與源極時(shí)，NMOS晶體管MNl將可產(chǎn)生介在第一配線101與第二配線102之間的放電路徑。
[0043]在實(shí)際應(yīng)用上，靜電放電保護(hù)裝置100可用以導(dǎo)引來自第一配線101的靜電脈沖，以避免靜電脈沖對(duì)集成電路(未繪示出)造成損害。舉例來說，當(dāng)靜電放電事件發(fā)生時(shí)，靜電脈沖將出現(xiàn)在第一配線101上。此時(shí)，壓降元件111?113將響應(yīng)于來自第一配線101的靜電脈沖而導(dǎo)通，進(jìn)而將第一配線101導(dǎo)通至節(jié)點(diǎn)ND11。相對(duì)地，位在節(jié)點(diǎn)NDll的控制訊號(hào)CTl將被拉升至高電平。
[0044]驅(qū)動(dòng)電路130中的兩反相器131與132會(huì)對(duì)控制訊號(hào)CTl會(huì)進(jìn)行兩次的反相處理，進(jìn)而產(chǎn)生具有高電平的驅(qū)動(dòng)訊號(hào)DR1。此外，NMOS晶體管麗I會(huì)依據(jù)具有高電平的驅(qū)動(dòng)訊號(hào)DRl而導(dǎo)通其漏極與源極，進(jìn)而形成介在第一配線101與第二配線102之間的放電路徑。如此一來，來自第一配線101的靜電脈沖將可透過放電路徑而被導(dǎo)引至第二配線102，進(jìn)而避免電脈沖對(duì)集成電路造成損害。
[0045]另一方面，當(dāng)集成電路正常操作時(shí)，第一配線101可用以傳送電源電壓VDD，且第二配線102可用以傳送接地電壓GND。此外，電源電壓VDD不大于壓降元件111?113所界定的啟動(dòng)電壓。因此，所述N個(gè)壓降元件111?113將不導(dǎo)通，進(jìn)而致使第一配線101無法導(dǎo)通至節(jié)點(diǎn)NDlI。相對(duì)地，位在節(jié)點(diǎn)NDll的控制訊號(hào)CTl將透過阻抗元件120而被下拉至低電平，進(jìn)而致使驅(qū)動(dòng)電路130產(chǎn)生具有低電平的驅(qū)動(dòng)訊號(hào)DRl。此外，NMOS晶體管麗I會(huì)依據(jù)具有低電平的驅(qū)動(dòng)訊號(hào)DRl而斷開其漏極與源極，進(jìn)而無法形成介在第一配線101與第二配線102之間的放電路徑。如此一來，當(dāng)集成電路正常操作時(shí)，將可避免集成電路受到靜電放電保護(hù)裝置100的影響。
[0046]除此之外，集成電路中的電源噪聲也可能出現(xiàn)在第一配線101上。然而，電源噪聲必須大于壓降元件111?113所界定的啟動(dòng)電壓，才能致使箝制電路140產(chǎn)生放電路徑。換言之，靜電放電保護(hù)裝置100可透過相互串聯(lián)的壓降元件111?113來防止誤觸發(fā)事件的發(fā)生。值得一提的是，本領(lǐng)域具有通常知識(shí)者可依據(jù)設(shè)計(jì)所需，調(diào)整壓降元件111?113的串接個(gè)數(shù)N，以藉此提高啟動(dòng)電壓，并據(jù)以提升靜電放電保護(hù)裝置100抵抗誤觸發(fā)的能力。
[0047]舉例來說，圖2為依據(jù)本發(fā)明一實(shí)施例的第一反相器在正常操作下所輸出的緩沖訊號(hào)的仿真示意圖。在此，壓降元件111?113是由多個(gè)PMOS晶體管串接而成。此外，當(dāng)所述多個(gè)PMOS晶體管的串接個(gè)數(shù)為3個(gè)時(shí)，反相器131因應(yīng)逐漸上升的電源電壓VDD而輸出的緩沖訊號(hào)BFl將如曲線210所示。相似地，曲線220?280分別用以表示PMOS晶體管的串接個(gè)數(shù)為4至10個(gè)時(shí)，反相器131所輸出的緩沖訊號(hào)BFl。
[0048]如曲線210所示，當(dāng)壓降元件(亦即，PMOS晶體管)的串接個(gè)數(shù)為3個(gè)時(shí)，啟動(dòng)電壓約等于3.5伏特。因此，在電源電壓VDD逐漸上升至3.5伏特的期間內(nèi)，壓降元件將不導(dǎo)通，進(jìn)而致使控制訊號(hào)CTl被下拉至低電平。相對(duì)地，控制訊號(hào)CTl經(jīng)過反相器131的反相處理而被拉升至高電平(亦即，電源電壓VDD)。因此，在電源電壓VDD逐漸上升至3.5伏特的期間內(nèi)，緩沖訊號(hào)BFl也會(huì)逐漸上升至3.5伏特。
[0049]另一方面，如曲線210所示，當(dāng)電源電壓VDD大于3.5伏特時(shí)，壓降元件111?113將導(dǎo)通，進(jìn)而致使控制訊號(hào)CTl被上拉至高電平。相對(duì)地，控制訊號(hào)CTl經(jīng)過反相器131的反相處理而被下拉至低電平(亦即，接地電壓GND)。因此，當(dāng)電源電壓VDD大于3.5伏特時(shí)，緩沖訊號(hào)BFl將維持在接地電壓。相似地，如曲線220所示，當(dāng)壓降元件(亦即，PMOS晶體管)的串接個(gè)數(shù)為4個(gè)時(shí)，啟動(dòng)電壓約等于4.5伏特。因此，反相器131所輸出的緩沖訊號(hào)BFl會(huì)逐漸上升至4.5伏特后被下拉至接地電壓。換言之，從曲線210?280的變化趨勢(shì)，可以看出，啟動(dòng)電壓會(huì)隨著壓降元件的串接個(gè)數(shù)的增加而增加。因此，可通過調(diào)整壓降元件的串接個(gè)數(shù)來提升靜電放電保護(hù)裝置100抵抗誤觸發(fā)的能力。
[0050]此外，靜電放電保護(hù)裝置100的觸發(fā)電壓(trigger voltage)也會(huì)隨著壓降元件的串接個(gè)數(shù)的增加而增加。舉例來說，圖3為依據(jù)本發(fā)明一實(shí)施例的第一反相器在靜電放電測(cè)試下所輸出的緩沖訊號(hào)的仿真示意圖。在圖3的測(cè)試環(huán)境下，符合人體放電模式(Human Body Model，簡(jiǎn)稱HBM)的靜電脈沖被供應(yīng)至第一配線101，且壓降元件111?113是由多個(gè)PMOS晶體管串接而成。此外，曲線310?380分別用以表示PMOS晶體管的串接個(gè)數(shù)為3至10個(gè)時(shí)，反相器131因應(yīng)靜電脈沖所輸出的緩沖訊號(hào)BF1。就曲線310?380的變化趨勢(shì)來看，靜電放電保護(hù)裝置100的觸發(fā)電壓會(huì)隨著壓降元件的串接個(gè)數(shù)的增加而增加。例如，當(dāng)PMOS晶體管的串接個(gè)數(shù)為10個(gè)時(shí)，靜電放電保護(hù)裝置100的觸發(fā)電壓大約可提升至9伏特。
[0051]圖4為依據(jù)本發(fā)明另一實(shí)施例的靜電放電保護(hù)裝置的示意圖。其中，圖4所列舉的靜電放電保護(hù)裝置400與圖1所列舉的靜電放電保護(hù)裝置100相似，且圖4與圖1中相同的元件符號(hào)用以表示相同或相似的元件。此外，圖4與圖1實(shí)施例主要不同之處在于，圖4中的靜電放電保護(hù)裝置400包括閂鎖電路410。
[0052]具體而言，閂鎖電路410電性連接節(jié)點(diǎn)NDll與驅(qū)動(dòng)電路130。此外，當(dāng)?shù)谝慌渚€101導(dǎo)通至節(jié)點(diǎn)NDll時(shí)，閂鎖電路410會(huì)將控制訊號(hào)CTl閂鎖在一預(yù)設(shè)電平，以致使箝制電路140產(chǎn)生放電路徑。舉例來說，閂鎖電路410包括PMOS晶體管MP4與電容C4。其中，PMOS晶體管MP4的源極電性連接第一配線101，PM0S晶體管MP4的柵極電性連接反相器131的輸出端，PMOS晶體管MP4的漏極電性連接反相器131的輸入端。電容C4的第一端電性連接PMOS晶體管MP4的漏極，且電容C4的第二端電性連接第二配線102。
[0053]在操作上，當(dāng)壓降元件111?113因應(yīng)靜電放電事件而導(dǎo)通時(shí)，控制訊號(hào)CTl將被拉升至高電平，進(jìn)而對(duì)電容C4進(jìn)行充電。此外，PMOS晶體管MP4與反相器131會(huì)形成一回授機(jī)制，以將控制訊號(hào)CTl閂鎖在預(yù)設(shè)電平(例如，高電平)。藉此，驅(qū)動(dòng)電路130將可產(chǎn)生具有高電平的驅(qū)動(dòng)訊號(hào)DR1，進(jìn)而致使箝制電路140產(chǎn)生放電路徑。如此一來，將可提升靜電放電保護(hù)裝置400的防護(hù)能力。
[0054]舉例來說，圖5為依據(jù)本發(fā)明一實(shí)施例的用以說明靜電放電保護(hù)裝置的訊號(hào)示意圖。其中，圖5是用以說明靜電放電保護(hù)裝置400在移除閂鎖電路410的PMOS晶體管MP4時(shí)的訊號(hào)示意圖。此外，在圖5中，曲線510用以表示供應(yīng)至第一配線101的電源電壓VDD，曲線520用以表示反相器131所輸出的緩沖訊號(hào)BF1，曲線530用以表示反相器132所輸出的驅(qū)動(dòng)訊號(hào)DRl。如圖5所示，當(dāng)電源電壓VDD維持在15伏特時(shí)，壓降元件111?113將導(dǎo)通。此時(shí)，控制訊號(hào)CTl將被拉升至高電平，且閂鎖電路410會(huì)將控制訊號(hào)CTl閂鎖在預(yù)設(shè)電平(例如，高電平)。藉此，如曲線520與530所示，緩沖訊號(hào)BFl將可維持在低電平，且驅(qū)動(dòng)訊號(hào)DRl將可維持在高電平(例如，趨近于電源電壓VDD)。
[0055]當(dāng)電源電壓VDD被切換至4伏特時(shí)，因應(yīng)電容C4的充放電，控制訊號(hào)CTl會(huì)先維持在高電平一預(yù)設(shè)時(shí)間后，才被切換至低電平。相對(duì)地，如曲線520所示，在電源電壓VDD被切換至4伏特的初始期間，緩沖訊號(hào)BFl依舊可以維持在低電平。如此一來，如曲線530所示，在電源電壓VDD被切換至4伏特的初始期間，驅(qū)動(dòng)訊號(hào)DRl依舊可以維持在高電平(例如，趨近于電源電壓VDD)，進(jìn)而致使箝制電路140產(chǎn)生放電路徑的時(shí)間可以延長(zhǎng)至200ns。
[0056]值得注意的是，當(dāng)閂鎖電路410中的PMOS晶體管MP4沒有被移除時(shí)，PMOS晶體管MP4與反相器131所形成的回授機(jī)制會(huì)一直將緩沖訊號(hào)BFl維持在低電平。藉此，在電源電壓VDD被切換至4伏特的期間內(nèi)，驅(qū)動(dòng)訊號(hào)DRl都會(huì)一直維持在高電平，進(jìn)而致使箝制電路140產(chǎn)生放電路徑的時(shí)間可以大于200ns。至于圖4實(shí)施例的其余元件的細(xì)部說明已包含在上述各實(shí)施例中，故在此不予贅述。
[0057]圖6為依據(jù)本發(fā)明再一實(shí)施例的靜電放電保護(hù)裝置的示意圖。其中，圖6所列舉的靜電放電保護(hù)裝置600與圖4所列舉的靜電放電保護(hù)裝置400相似，且圖6與圖4中相同的元件符號(hào)用以表示相同或相似的元件。此外，圖6與圖4實(shí)施例主要不同之處在于，圖6中的驅(qū)動(dòng)電路610包括奇數(shù)個(gè)反相器611?613，且箝制電路620包括PMOS晶體管MP6。
[0058]具體而言，所述奇數(shù)個(gè)反相器611?613相互串聯(lián)在節(jié)點(diǎn)NDll與箝制電路620之間。此外，所述奇數(shù)個(gè)反相器611?613中的第一個(gè)反相器610接收控制訊號(hào)CTl，且所述奇數(shù)個(gè)反相器611?613中的最后一個(gè)反相器613產(chǎn)生驅(qū)動(dòng)訊號(hào)DRl。再者，MOS晶體管MP6的源極電性連接第一配線101，PMOS晶體管MP6的柵極電性連接所述奇數(shù)個(gè)反相器611?613中的最后一個(gè)反相器613的輸出端，且PMOS晶體管MP6的漏極電性連接第二配線102。
[0059]換言之，箝制電路620可由PMOS晶體管MP6所組成。此外，因應(yīng)PMOS晶體管MP6的設(shè)置，驅(qū)動(dòng)電路610可利用奇數(shù)個(gè)反相器611?613來驅(qū)動(dòng)PMOS晶體管MP6。如此一來，當(dāng)靜電放電事件發(fā)生時(shí)，位在節(jié)點(diǎn)NDlI的控制訊號(hào)CTl將被拉升至高電平，且驅(qū)動(dòng)電路610可利用奇數(shù)個(gè)反相器611?613產(chǎn)生具有低電平的驅(qū)動(dòng)訊號(hào)DR1。此外，PMOS晶體管MP6會(huì)依據(jù)具有低電平的驅(qū)動(dòng)訊號(hào)DR1，而產(chǎn)生介在第一配線101與第二配線102之間的放電路徑。藉此，來自第一配線101的靜電脈沖將可透過放電路徑而被導(dǎo)引至第二配線102，進(jìn)而避免電脈沖對(duì)集成電路造成損害。
[0060]另一方面，當(dāng)集成電路正常操作時(shí)，位在節(jié)點(diǎn)NDll的控制訊號(hào)CTl將透過阻抗元件120而被下拉至低電平，且驅(qū)動(dòng)電路610可利用奇數(shù)個(gè)反相器611?613產(chǎn)生具有高電平的驅(qū)動(dòng)訊號(hào)DR1。此外，PMOS晶體管MP6會(huì)依據(jù)具有高電平的驅(qū)動(dòng)訊號(hào)DR1，而斷開介在第一配線101與第二配線102之間的放電路徑。如此一來，當(dāng)集成電路正常操作時(shí)，將可避免集成電路受到靜電放電保護(hù)裝置100的影響。至于圖6實(shí)施例的其余元件的細(xì)部說明已包含在上述各實(shí)施例中，故在此不予贅述。
[0061]值得一提的是，雖然圖1實(shí)施例列舉了壓降元件111?113的實(shí)施型態(tài)，但其并非用以限定本發(fā)明。舉例來說，圖1、圖4與圖6中的壓降元件111?113也可分別由一二極管所構(gòu)成。例如，圖7為依據(jù)本發(fā)明又一實(shí)施例的靜電放電保護(hù)裝置的示意圖。其中，圖7所列舉的靜電放電保護(hù)裝置700與圖4所列舉的靜電放電保護(hù)裝置400相似。此外，圖7與圖4實(shí)施例主要不同之處在于，圖7中的壓降元件711?713是由二極管D71?D73所構(gòu)成。此外，每一二極管D71?D73的陽(yáng)極電性連接第一配線101，且每一二極管D71?D73的陰極電性連接節(jié)點(diǎn)ND11。至于圖7實(shí)施例的其余元件的細(xì)部說明已包含在上述各實(shí)施例中，故在此不予贅述。
[0062]綜上所述，本發(fā)明的靜電放電保護(hù)裝置利用相互串聯(lián)的多個(gè)壓降元件界定一啟動(dòng)電壓，且來自第一配線的訊號(hào)必須大于啟動(dòng)電壓才能將第一配線導(dǎo)通至一節(jié)點(diǎn)。此外，驅(qū)動(dòng)電路依據(jù)來自節(jié)點(diǎn)的控制訊號(hào)來驅(qū)動(dòng)箝制電路。藉此，靜電放電保護(hù)裝置將可透過相互串聯(lián)的多個(gè)壓降元件來防止誤觸發(fā)事件的發(fā)生。此外，可通過調(diào)整壓降元件的串接個(gè)數(shù)，來提升靜電放電保護(hù)裝置抵抗誤觸發(fā)的能力。
[0063]雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種靜電放電保護(hù)裝置，包括: 多個(gè)壓降元件，相互串聯(lián)在一第一配線與一節(jié)點(diǎn)之間，并用以界定一啟動(dòng)電壓，其中當(dāng)來自該第一配線的訊號(hào)大于該啟動(dòng)電壓時(shí)，這些壓降元件響應(yīng)于來自該第一配線的訊號(hào)而將該第一配線導(dǎo)通至該節(jié)點(diǎn)； 一阻抗元件，電性連接在該節(jié)點(diǎn)與一第二配線之間； 一驅(qū)動(dòng)電路，放大來自該節(jié)點(diǎn)的一控制訊號(hào)，并據(jù)以產(chǎn)生一驅(qū)動(dòng)訊號(hào)；以及 一箝制電路，依據(jù)該驅(qū)動(dòng)訊號(hào)而決定是否產(chǎn)生介在該第一配線與該第二配線之間的一放電路徑。2.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，更包括: 一閂鎖電路，電性連接該節(jié)點(diǎn)與該驅(qū)動(dòng)電路，其中當(dāng)該第一配線導(dǎo)通至該節(jié)點(diǎn)時(shí)，該閂鎖電路將該控制訊號(hào)閂鎖在一默認(rèn)電平，以致使該箝制電路產(chǎn)生該放電路徑。3.根據(jù)權(quán)利要求2所述的靜電放電保護(hù)裝置，其中該驅(qū)動(dòng)電路透過一反相器接收該控制訊號(hào)，且該閂鎖電路包括: 一 PMOS晶體管，其源極電性連接該第一配線，該P(yáng)MOS晶體管的柵極電性連接該反相器的輸出端，該P(yáng)MOS晶體管的漏極電性連接該反相器的輸入端；以及 一電容，其第一端電性連接該P(yáng)MOS晶體管的漏極，該電容的第二端電性連接該第二配線。4.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其中每一這些壓降元件由一PMOS晶體管所構(gòu)成，該P(yáng)MOS晶體管的源極電性連接該第一配線，且該P(yáng)MOS晶體管的柵極與漏極電性連接該節(jié)點(diǎn)。5.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其中每一這些壓降元件由一二極管所構(gòu)成，該二極管的陽(yáng)極電性連接該第一配線，且該二極管的陰極電性連接該節(jié)點(diǎn)。6.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其中該驅(qū)動(dòng)電路包括: 一第一反相器，其輸入端接收該控制訊號(hào)；以及 一第二反相器，其輸入端電性連接該第一反相器的輸出端，該第二反相器的輸出端用以產(chǎn)生該驅(qū)動(dòng)訊號(hào)。7.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)裝置，其中該第二反相器包括: 一 PMOS晶體管，其源極電性連接該第一配線，該P(yáng)MOS晶體管的柵極電性連接該第一反相器的輸出端，該P(yáng)MOS晶體管的漏極用以產(chǎn)生該驅(qū)動(dòng)訊號(hào)；以及 一電阻，電性連接在該P(yáng)MOS晶體管的漏極與該第二配線之間。8.根據(jù)權(quán)利要求6所述的靜電放電保護(hù)裝置，其中該箝制電路: 一 NMOS晶體管，其漏極電性連接該第一配線，該NMOS晶體管的柵極電性連接該第二反相器的輸出端，該NMOS晶體管的源極電性連接該第二配線。9.根據(jù)權(quán)利要求1所述的靜電放電保護(hù)裝置，其中該驅(qū)動(dòng)電路包括: 奇數(shù)個(gè)反相器，相互串聯(lián)在該節(jié)點(diǎn)與該箝制電路之間，其中這些反相器中的第一個(gè)反相器接收該控制訊號(hào)，且這些反相器中的最后一個(gè)反相器產(chǎn)生該驅(qū)動(dòng)訊號(hào)。10.根據(jù)權(quán)利要求9所述的靜電放電保護(hù)裝置，其中該箝制電路包括: 一 PMOS晶體管，其源極電性連接該第一配線，該P(yáng)MOS晶體管的柵極電性連接這些反相器中的最后一個(gè)反相器的輸出端，該P(yáng)MOS晶體管的漏極電性連接該第二配線。
【文檔編號(hào)】H01L27/02GK105990330SQ201510043021
【公開日】2016年10月5日
【申請(qǐng)日】2015年1月28日
【發(fā)明人】王世鈺, 何介暐, 張耀文, 盧道政
【申請(qǐng)人】旺宏電子股份有限公司