專利名稱：降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種氮化硅只讀存儲(chǔ)單元(nitride read onlymemory cell，簡(jiǎn)稱NROM cell)，且特別有關(guān)于一種降低第二位效應(yīng)(second-bit effect)的氮化硅只讀存儲(chǔ)單元。
對(duì)氮化硅只讀存儲(chǔ)單元而言，一個(gè)氮化硅只讀存儲(chǔ)單元基本上可以在接近漏極與源極的ONO層中的氮化硅層各儲(chǔ)存一個(gè)位(bit)。然而，若是接近漏極部位已儲(chǔ)存一位則會(huì)在進(jìn)行逆向讀取(reverse read)時(shí)產(chǎn)生第二位效應(yīng)；也就是說(shuō)，原先已經(jīng)存在的位會(huì)影響順向讀取，而使能障(barrier)提高，導(dǎo)致順向讀取的啟始電壓(threshold voltage，簡(jiǎn)稱Vt)提高。而目前的解決辦法多是采取增加漏極電壓(Vd)，以增加漏極電壓所造成的能障降低效應(yīng)(drain-induced barrier lowering，簡(jiǎn)稱DIBL)，來(lái)因應(yīng)上述問(wèn)題，但是隨著元件尺寸不斷縮小，過(guò)大的漏極電壓也會(huì)導(dǎo)致操作上的困難。
本發(fā)明的再一目的是提供一種降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元及其制造方法，可在不增加漏極電壓下減少漏極電壓所造成的能障降低效應(yīng)(DIBL)。
本發(fā)明的另一目的是提供一種降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元及其制造方法，可同時(shí)減少漏極電壓所造成的能障降低效應(yīng)(DIBL)以及維持順向讀取的功效。
根據(jù)上述與其它目的，本發(fā)明提出一種降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元，是由一基底、位于基底上的一氧化硅/氮化硅/氧化硅層、位于氧化硅/氮化硅/氧化硅層上的一柵極、位于基底中鄰接?xùn)艠O的源/漏極，以及位于源/漏極與氧化硅/氮化硅/氧化硅層之間鄰接?xùn)艠O的一淺口袋(shallow pocket)摻雜區(qū)域所組成，其中淺口袋摻雜區(qū)域的深度需小到使流至源/漏極的電流不受干擾。
本發(fā)明另外提出一種制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，包括于基底上形成一氧化硅/氮化硅/氧化硅層，再于氧化硅/氮化硅/氧化硅層上形成一柵極。接著，以柵極為罩幕，對(duì)基底進(jìn)行一淺口袋離子植入工藝，以于基底中形成鄰接?xùn)艠O的淺口袋摻雜區(qū)域，其中淺口袋摻雜區(qū)域的深度需小到足以使順向讀取的電流不受干擾。然后，于淺口袋摻雜區(qū)域外的基底中植入離子，以形成源/漏極。
本發(fā)明因?yàn)樵谠?漏極與氧化硅/氮化硅/氧化硅層之間鄰接?xùn)艠O具有一淺口袋摻雜區(qū)域，而且淺口袋摻雜區(qū)域的深度必需夠小，而不會(huì)使順向讀取的電流受到干擾。因此，可以防止漏極電壓所造成的能障降低效應(yīng)(DIBL)增加，進(jìn)而增加逆向讀取時(shí)的啟始電壓。而且，因?yàn)楸景l(fā)明所提出的淺口袋摻雜區(qū)域的深度不會(huì)使順向讀取的電流受到干擾，所以能夠同時(shí)減少漏極電壓所造成的能障降低效應(yīng)(DIBL)以及維持順向讀取的功效。而且，本發(fā)明在不增加漏極電壓下減少漏極電壓所造成的能障降低效應(yīng)(DIBL)，故可確保元件操作上的難易度。
100，300基底101氮化硅層102，302氧化硅/氮化硅/氧化硅堆棧層103電荷陷入?yún)^(qū)106電流流動(dòng)路徑110a，110b，310a，310b淺口袋摻雜區(qū)域116a，116b，316a，316b源/漏極200曲線圖位置306罩幕308淺口袋離子植入工藝312間隙壁314離子植入工藝請(qǐng)參照

圖1，本發(fā)明的實(shí)施例的氮化硅只讀存儲(chǔ)單元由一基底100、位于基底100上的一氧化硅/氮化硅/氧化硅層102、位于氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡(jiǎn)稱ONO)層102上的一柵極104、位于基底中100鄰接?xùn)艠O104的源/漏極(source/drain)116a、116b，以及位于源/漏極116a、116b與氧化硅/氮化硅/氧化硅層102之間鄰接?xùn)艠O104的淺口袋(shallow pocket)摻雜區(qū)域110a、110b所組成，其中淺口袋摻雜區(qū)域110a、110b的深度小于400埃，而較佳深度是小于200埃左右；以及其寬度例如是500埃。當(dāng)?shù)柚蛔x存儲(chǔ)單元在進(jìn)行順向讀取(forward read)時(shí)會(huì)有以下特性；也就是說(shuō)，如果有電荷(charge)存在的話，進(jìn)行順向讀取的電流會(huì)如圖1所示的電流流動(dòng)路徑106，在接近漏極116b時(shí)從原本沿著源/漏極116a、116b之間的通道(channel)流向漏極116b改變成朝向基底100內(nèi)部一固定深度流動(dòng)，直到到達(dá)漏極116b。因此，本發(fā)明的氮化硅只讀存儲(chǔ)單元的淺口袋摻雜區(qū)域110a、110b深度必需夠小，以使順向讀取時(shí)流至源/漏極116a、116b的電流不受其干擾，并保持其順向讀取時(shí)的啟始電壓(threshold voltage，簡(jiǎn)稱Vt)。
請(qǐng)繼續(xù)參照?qǐng)D1，當(dāng)漏極116b上方的氧化硅/氮化硅/氧化硅層102中具有電荷陷入?yún)^(qū)(trapping region)103的氮化硅層101已儲(chǔ)存一位(bit)時(shí)，在進(jìn)行逆向讀取(reverse read)期間所產(chǎn)生第二位效應(yīng)將因?yàn)闇\口袋摻雜區(qū)域110b的存在而被降至最低，亦即能避免能障(barrier)降低所導(dǎo)致的漏極電壓所造成的能障降低效應(yīng)(drain-induced barrierlowering，簡(jiǎn)稱DIBL)增加，進(jìn)而提升逆向讀取時(shí)的啟始電壓(Vt)。為使本發(fā)明與公知的差異更加明顯，請(qǐng)參考圖2所示。
圖2所示為本發(fā)明與公知的氮化硅只讀存儲(chǔ)單元在進(jìn)行順向與逆向讀取操作上的啟始電壓(Vt)曲線圖。
請(qǐng)參照?qǐng)D2，當(dāng)線寬為0.3微米、漏極電壓為1.6伏特時(shí)，分別利用本發(fā)明的氮化硅只讀存儲(chǔ)單元與公知的氮化硅只讀存儲(chǔ)單元進(jìn)行順向與逆向讀取，可以得到逆向讀取時(shí)的啟始電壓與順向讀取時(shí)的啟始電壓的關(guān)系圖。從圖2可知在曲線圖位置200之后，即逆向讀取時(shí)的啟始電壓超過(guò)2.5伏特，且順向讀取時(shí)的啟始電壓超過(guò)0.1伏特之后，在相同的順向讀取啟始電壓下，本發(fā)明的氮化硅只讀存儲(chǔ)單元所測(cè)得的逆向讀取啟始電壓將明顯大于公知的數(shù)值。因此，本發(fā)明確實(shí)能避免漏極電壓所造成的能障降低效應(yīng)(DIBL)增加，進(jìn)而提升逆向讀取時(shí)的啟始電壓(Vt)。而關(guān)于本發(fā)明的氮化硅只讀存儲(chǔ)單元的制作方法則如圖3A至圖3C所示。
圖3A至圖3C是依照本發(fā)明的一較佳實(shí)施例的降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元(NROM cell)的制造流程剖面圖。
請(qǐng)參照?qǐng)D3A，于基底300上形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡(jiǎn)稱ONO)堆棧層(stacked layer)302，其所構(gòu)成的堆棧式結(jié)構(gòu)是由一層底氧化層、一層氮化硅層與一層頂氧化層所組成的。然后，于氧化硅/氮化硅/氧化硅堆棧層302上形成一層導(dǎo)體層，以作為氮化硅只讀存儲(chǔ)單元的柵極304，其中材質(zhì)例如是多晶硅(polysilicon layer)。
接著，請(qǐng)參照?qǐng)D3B，于氧化硅/氮化硅/氧化硅層302上形成一罩幕306譬如光阻，以暴露出鄰接?xùn)艠O304的區(qū)域。隨后，進(jìn)行一淺口袋離子植入工藝308，以于基底300內(nèi)形成淺口袋摻雜區(qū)域310a、310b，其深度小于400埃；而較佳深度是小于200埃左右，其中淺口袋離子植入工藝308的植入濃度例如是1.5×1018cm-3。此外，就算不在基底300上形成罩幕306，也可以將柵極304當(dāng)作離子植入工藝的罩幕，直接進(jìn)行淺口袋離子植入工藝308。
隨后，請(qǐng)參照?qǐng)D3C，去除罩幕306(請(qǐng)見(jiàn)圖3B)，在于柵極304側(cè)壁形成間隙壁312。然后，對(duì)基底進(jìn)行一離子植入工藝314，以于基底300中形成鄰接?xùn)艠O304的源/漏極316a、316b。
如上所述，本發(fā)明的特征包括1.本發(fā)明通過(guò)源/漏極與氧化硅/氮化硅/氧化硅層之間鄰接?xùn)艠O的淺口袋摻雜區(qū)域，來(lái)防止漏極電壓所造成的能障降低效應(yīng)(DIBL)增加，進(jìn)而增加逆向讀取時(shí)的啟始電壓。
2.本發(fā)明可在不增加漏極電壓下減少漏極電壓所造成的能障降低效應(yīng)(DIBL)。
3.本發(fā)明所提出的淺口袋摻雜區(qū)域的深度由于不會(huì)使順向讀取的電流受到干擾，所以能夠同時(shí)減少漏極電壓所造成的能障降低效應(yīng)(DIBL)以及維持順向讀取的功效。
權(quán)利要求
1.一種降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元，其特征是，該存儲(chǔ)單元包括一基底；一氧化硅/氮化硅/氧化硅層，位于該基底上；一柵極，位于該氧化硅/氮化硅/氧化硅層上；一源/漏極，位于該基底中鄰接該柵極；以及一淺口袋摻雜區(qū)域，位于該源/漏極與該氧化硅/氮化硅/氧化硅層之間鄰接該柵極，其中該淺口袋摻雜區(qū)域的深度小到足以使流至該源/漏極的電流不受干擾。
2.如權(quán)利要求1所述的降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元，其特征是，該淺口袋摻雜區(qū)域的深度小于400埃。
3.如權(quán)利要求1所述的降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元，其特征是，該柵極的材質(zhì)包括多晶硅。
4.如權(quán)利要求1所述的降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元，其特征是，該淺口袋摻雜區(qū)域的深度小于200埃。
5.一種制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該方法包括提供一基底；于該基底上形成一氧化硅/氮化硅/氧化硅層；于該氧化硅/氮化硅/氧化硅層上形成一柵極；于該氧化硅/氮化硅/氧化硅層上形成一罩幕，以暴露出鄰接該柵極的一區(qū)域；施行一淺口袋植入工藝，以于鄰接該柵極的該基底內(nèi)形成一淺口袋摻雜區(qū)域，其中該淺口袋摻雜區(qū)域具有一第一深度；去除該罩幕；以及于該基底中形成鄰接該柵極的一源/漏極，其中順向讀取時(shí)流至該源/漏極的電流的流動(dòng)路徑在接近該淺口袋摻雜區(qū)域時(shí)的最淺深度為一第二深度，其中該第二深度大于該第一深度。
6.如權(quán)利要求5所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該淺口袋摻雜區(qū)域的深度小于400埃。
7.如權(quán)利要求5所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該淺口袋摻雜區(qū)域的深度小于200埃。
8.如權(quán)利要求5所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該柵極的材質(zhì)包括多晶硅。
9.如權(quán)利要求5所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該罩幕包括光阻。
10.如權(quán)利要求5所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，于該基底中形成鄰接該柵極的該源/漏極的步驟，包括于該柵極側(cè)壁形成一間隙壁；以及對(duì)該基底進(jìn)行一離子植入工藝，以于該基底中形成鄰接該柵極的該源/漏極。
11.一種制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該方法包括提供一基底；于該基底上形成一氧化硅/氮化硅/氧化硅層；于該氧化硅/氮化硅/氧化硅層上形成一柵極；施行一淺口袋植入工藝，以于該基底內(nèi)形成具有一第一深度的一淺口袋摻雜區(qū)域，其中該第一深度淺于順向讀取期間于該淺口袋摻雜區(qū)域下的電流流動(dòng)路徑的最淺深度；以及于該基底中形成一源/漏極。
12.如權(quán)利要求11所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該淺口袋摻雜區(qū)域的深度小于400埃。
13.如權(quán)利要求11所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該淺口袋摻雜區(qū)域的深度小于200埃。
14.如權(quán)利要求11所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，該柵極的材質(zhì)包括多晶硅。
15.如權(quán)利要求11所述的制造降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元的方法，其特征是，于該基底中形成該源/漏極的步驟，包括于該柵極側(cè)壁形成一間隙壁；以及對(duì)該基底進(jìn)行一離子植入工藝，以于該基底中形成鄰接該柵極的該源/漏極。
全文摘要
一種降低第二位效應(yīng)的氮化硅只讀存儲(chǔ)單元，由一基底、位于基底上的一氧化硅/氮化硅/氧化硅層、位于氧化硅/氮化硅/氧化硅層上的一柵極、位于基底中鄰接?xùn)艠O的源/漏極，以及位于源/漏極與氧化硅/氮化硅/氧化硅層之間鄰接?xùn)艠O的一淺口袋摻雜區(qū)域所組成，其中淺口袋摻雜區(qū)域的深度必需夠小，以使流至源/漏極的電流不受干擾。
文檔編號(hào)H01L21/70GK1479380SQ0214219
公開(kāi)日2004年3月3日 申請(qǐng)日期2002年8月30日 優(yōu)先權(quán)日2002年8月30日
發(fā)明者葉彥宏, 蔡文哲, 劉慕義, 詹光陽(yáng), 范左鴻, 盧道政 申請(qǐng)人:旺宏電子股份有限公司