專利名稱：以導線架為芯片承載件的覆晶式半導體封裝件的制作方法
技術領域：
本發(fā)明是關于一種半導體封裝件及其制法，特別是關于一種以導線架為芯片承載件的覆晶式半導體封裝件及其制法。
背景技術：
以導線架(Lead Frame)為芯片承載件(Chip Carrier)的半導體封裝件，是將芯片粘設于芯片座(Die Pad)，再借由焊線(Bonding Wires)將芯片座上的芯片電性連接至管腳(Lead)，或直接將芯片粘設于管腳的一延長部分，再以焊線將芯片電性連接至管腳。該種半導體封裝方式的電性品質(zhì)會因打線距離長而下降，且于模壓制程中，線弧(WireLoop)容易受到模流沖擊產(chǎn)生打線偏移或傾倒(Wire Sweeping orSagging)，使相鄰線弧碰觸而發(fā)生短路。另封裝件整體的高度也會受限于線弧高度(Loop Height)而無法有效降低，不能滿足市場上對封裝件輕薄短小的需求。
而覆晶(Flip Chip)式半導體封裝技術是適應電子產(chǎn)品輕薄短小的開發(fā)趨勢，使得現(xiàn)今半導體裝置朝向高性能及高度集成化而發(fā)展出的先進半導體封裝技術。它與一般非覆晶式的半導體封裝結(jié)構(gòu)最大的不同點即在于所封裝的芯片是將其布設有電子組件及電子電路的作用面以倒置的方式，借由焊接于芯片焊墊(Bonding Pad)上的焊錫凸塊(Solder Bump)焊接至如基板的芯片承載件上，而使芯片接置于并電性連接至芯片承載件上。此種封裝方式提供的電性品質(zhì)較打線方式優(yōu)異，并可避免打線方式所產(chǎn)生的問題。但該芯片焊墊上接設的焊錫凸塊，一般是由低熔點的如錫63/鉛37合金等軟質(zhì)金屬制成，回焊至芯片承載件時，往往產(chǎn)生難以控制的焊料塌陷(Collapse)高度的問題，使焊錫凸塊無法抵抗芯片與芯片承載件間因熱膨脹系數(shù)的差異(CETDismatch)所產(chǎn)生的熱應力，而造成其與芯片承載件間的焊接失效，致使芯片與芯片承載件間的電性連接不完整；且該制程的精密要求度高，成本因而大幅增加，一般僅適用于高價產(chǎn)品，而不適用于以導線架為芯片承載件的產(chǎn)品例如DRAM或SRAM等，使得以導線架為芯片承載件的半導體裝置仍無法在兼顧降低成本及提高優(yōu)良率的條件下有效改善關于線弧及打線所產(chǎn)生的相關問題。
為解決上述問題，美國專利第5,331,235號提出以導線架為芯片承載件運用覆晶技術電性連接芯片與芯片承載件的半導體封裝件。如附圖1所示，該封裝件包括至少兩個分別焊設有焊錫凸塊33及35的半導體芯片32及34，此兩芯片32及34是分別以作用面相對的方式使用帶式自動焊接(Tape Automated Bonding，TAB)技術，將凸塊33及35熱壓接于膠片31上后，再將膠片31電性連接至導線架37。然而，該種帶式自動焊接膠片電性連接芯片與導線架的結(jié)構(gòu)，會因帶式自動焊接膠片的使用而導致封裝成本的提高，且該種半導體封裝件僅使用帶式自動焊接的熱壓接技術，結(jié)合覆晶技術于導線架與芯片的電性連接，將數(shù)個半導體芯片包覆于封裝件內(nèi)，使其封裝體積最小化，但并未解決焊錫凸塊在回焊時，因焊料濕潤而發(fā)生焊錫凸塊塌陷過度而導致接合失敗的問題。為有效解決焊錫凸塊與管腳的焊接問題，發(fā)明于美國專利第6,184,573號案的半導體封裝件即提出一種于管腳上涂覆有拒焊劑(Solder Mask)的結(jié)構(gòu)，如附圖2所示，該種半導體封裝件的管腳27上涂覆有拒焊劑26后，于是在對應于芯片21及22焊接有焊錫凸塊24及25處形成有開孔260，以供芯片21及22上的焊錫凸塊24及25植入，在回焊處理時，焊錫凸塊24及25會為開孔260所限制而不致因焊料濕潤管腳而有塌陷過度的問題，并借開孔260控制焊錫凸塊24及25的塌陷高度；但該制程中，將拒焊劑26涂覆(Coating)于管腳27上并形成開孔的制程復雜且成本高，對于簡化制程及降低成本并無改善，所適用的產(chǎn)品仍然受到限制。
為確保焊錫凸塊與芯片承載件間的電性連接不致因焊錫凸塊在回焊作業(yè)時塌陷過度而失敗，另有業(yè)內(nèi)從士采用高含鉛量的金屬焊料制成的焊錫凸塊，該種高含鉛量的金屬焊料制成的焊錫凸塊成本甚高，并不符經(jīng)濟效益，故仍未能有效解決前述的諸項問題。

發(fā)明內(nèi)容
本發(fā)明的一目的即在提供一種以導線架為芯片承載件而可避免芯片與導線架間有電性連接失敗的狀況發(fā)生的覆晶式半導體封裝件。
本發(fā)明的另一目的則在提供一種以導線架為芯片承載件，以低成本的方式有效避免芯片上的焊錫凸塊完全濕潤于導線架上的覆晶式半導體封裝件及其制法。
為達成上述及其它目的，本發(fā)明的半導體封裝件是包括至少一具有若干個焊錫凸塊的芯片；一具有若干管腳的導線架，并于各管腳上的適當位置處設置一止擋件，以由該止擋件與管腳的端部間形成一焊接區(qū)，供芯片的焊錫凸塊焊接其上而使芯片與該導線架電性連接；以及一用以包覆該芯片、焊錫凸塊、以及部份的管腳的封裝膠體。
該用以定義焊錫凸塊的塌陷高度以防止焊錫凸塊完全濕潤于導線架上的止擋件，可為聚酰亞胺膠片(Polyimide Tape)，或以絲網(wǎng)印刷方式涂布的由拒焊劑構(gòu)成的攔壩(Dam)，以能有效控制焊錫凸塊的塌陷高度，避免焊錫凸塊焊接至管腳上時，發(fā)生焊錫凸塊完全濕潤于管腳上而導致兩者焊接失敗的問題。
借由本發(fā)明的止擋件的形成，使本發(fā)明芯片使用的焊錫凸塊毋須使用成本高于一般共融合金(Eutectic Alloy)兩倍以上的高含鉛量金屬焊料，或前述的現(xiàn)有拒焊劑的防焊處理，從而可有效控制焊錫凸塊的塌陷高度，以避免焊錫凸塊與導線架的電性連接失敗的問題發(fā)生。
為進一步增進焊錫凸塊與管腳的電性連接，可于該內(nèi)管腳部位在止擋件與導線架的內(nèi)管腳部的端部間的部位上形成有凹槽(Recess)或突起(Protrusion)。該凹槽或突起的形成，可采用現(xiàn)有的沖壓(Punching)或蝕刻(Etching)方式來完成，且其形狀或大小無特定限制，只要能有效增加焊錫凸塊與管腳的接合面積即可。
本發(fā)明的半導體封裝件的制法則包括下列步驟準備一導線架，其具有若干個管腳；于各該管腳部上的適當處設置一止擋件，以使該管腳上位于該止擋件與管腳的端部間形成一焊接區(qū)；令一焊設有多條焊錫凸塊的芯片接置至該導線架上，其接置方式是使該芯片的焊錫凸塊焊接至管腳的焊接區(qū)上，以使該芯片與管腳電性連接；以及形成一封裝膠體以包覆該芯片、焊錫凸塊、以及管腳的一部份。


以下以較佳實施例配合附圖進一步詳述本發(fā)明的特點及功效附圖1是為現(xiàn)有的以導線架為芯片承載件的覆晶式半導體封裝件的剖視圖；附圖2是另一現(xiàn)有的以導線架為芯片承載件的覆晶式半導體封裝件的剖視圖；附圖3是本發(fā)明第一實施例的半導體封裝件的剖視圖；附圖4A至附圖4D是本發(fā)明第一實施例的半導體封裝件的制造流程圖；附圖5是本發(fā)明第二實施例的半導體封裝件的剖視圖；附圖6是本發(fā)明第三實施例的半導體封裝件的剖視圖；
附圖7是本發(fā)明第四實施例的半導體封裝件的剖視圖；附圖8是本發(fā)明第五實施例的半導體封裝件的剖視圖。
具體實施例方式
實施例1如附圖3所示為本發(fā)明第一實施例的以導線架為芯片承載件的覆晶式半導體封裝件剖面圖。
如圖所示，本發(fā)明第一實施例的半導體封裝件3主要是由一芯片30，供該芯片30接置的導線架31以及用以包覆該芯片30及導線架31的一部份的封裝膠體32所構(gòu)成。
該芯片30于其形成有電子組件及電子電路的作用表面上，以現(xiàn)有的焊接方式焊接有多條焊錫凸塊33，以使該芯片30借該焊錫凸塊33與導線架31接連，而令該芯片30與導線架31形成覆晶式連接結(jié)構(gòu)。
該導線架31是具有多條管腳310，每一管腳310由封裝膠體32所包覆的內(nèi)管腳311及外露出該封裝膠體32的外管腳312所構(gòu)成。各該內(nèi)管腳311并具有一端部313，且各端部313間均相隔一預定距離。在該內(nèi)管腳311供芯片30接置的表面上且近靠該端部313的適當處則粘置有一聚酰亞胺膠片314，以在該內(nèi)管腳311供芯片30接置的表面上于其端部313與膠片314間形成一焊接區(qū)315，供該焊錫凸塊33借回焊技術焊接至該焊接區(qū)315上，而使該芯片30借該焊錫凸塊33與導線架31的管腳310電性連接。該焊錫凸塊33由于受到該膠片314的阻擋，其在回焊作業(yè)中濕潤至內(nèi)管腳311上的區(qū)域僅會局限于該焊接區(qū)315，而不致擴及內(nèi)管腳311于該焊接區(qū)315外的區(qū)域上，故不會有焊錫凸塊33完全濕潤于內(nèi)管腳311上而使其與內(nèi)管腳311的焊接失敗的問題發(fā)生；同時，該膠片314具有一預定的高度，以在該芯片30借該焊錫凸塊33電性連接至導線架31上后，足以控制該焊錫凸塊33塌陷的高度，而可避免發(fā)生焊錫凸塊33的塌陷過度的問題。
此外，該膠片314的也可由拒焊劑或其它適當?shù)牟馁|(zhì)制成的止擋件取代，使該止擋件可借現(xiàn)有的印刷方式或涂布方式敷設于內(nèi)管腳311上的適當處，借該止擋件的設置，可有效阻擋焊錫凸塊33濕潤至焊接區(qū)315外的區(qū)域上，以確保焊錫凸塊33有足夠的塌陷高度以抵抗芯片30與導線架31因熱膨脹系數(shù)的差異所引發(fā)的熱應力，從而得確保與管腳310的良好電性連接。
如附圖4A至附圖4D所示為本發(fā)明第一實施例的半導體封裝件3的封裝制程的示意圖。
在制作上，如附圖4A中所示，準備一不具芯片座(Die Pad)而僅由多條管腳310構(gòu)成的導線架31。如圖所示為一雙邊排列式(Dual-in-Line Type)的導線架，以對應一焊墊為雙邊排列式芯片的使用，若芯片為一周邊焊墊式者，則該導線架31也可以是四邊排列式(Quad Flat Type)者。各管腳310具有一內(nèi)管腳311及一外管腳312，該內(nèi)管腳311并具有一端部313。
如附圖4B所示，將一聚酰亞胺膠片314粘貼至內(nèi)管腳311上的預設處，以在該內(nèi)管腳311粘貼有膠片314的表面上于該膠片314與端部313間形成一焊接區(qū)315。
如附圖4C所示，將一焊接有多條焊錫凸塊33的芯片30以焊接該焊錫凸塊33的表面朝下的方式接置至該導線架31的管腳310上。其接置的方式乃使該焊錫凸塊33以現(xiàn)有的回焊作業(yè)方式焊接至該內(nèi)管腳311的焊接區(qū)315上，使該芯片30借焊錫凸塊33與管腳310進行電性連接。如前所述，由于有膠片314的設置，焊錫凸塊33于潰縮而塌陷后會因膠片314的阻擋而僅濕潤于焊接區(qū)315上，不致擴及至管腳310于焊接區(qū)315外的其它區(qū)域，故可確保焊錫凸塊33與管腳310的電性連接品質(zhì)。
如附圖4D所示，芯片30借焊錫凸塊33與管腳310電性連接后，即進行模壓作業(yè)以將該芯片30、焊錫凸塊33及管腳310的內(nèi)管腳311包覆于一以封裝樹脂形成的封裝膠體32中，使芯片30與外界密封隔離，可防止外界空氣或異物侵入半導體封裝件3的內(nèi)部。
形成該封裝膠體32之后的后續(xù)制程，如烘烤(Curing)、蓋印(Marking)、去渣/成型(Trim/Form)及切單(Singulation)等，俱為現(xiàn)有步驟，故在此不另文贅述。
實施例2如附圖5所示，本發(fā)明第二實施例的半導體封裝件5是大致相同于前述的第一實施例，其不同之處在于該半導體封裝件5的管腳510的上、下表面上是分別粘貼有膠片514a及514b，以由膠片514a與管腳510的端部513間及膠片514b與端部513間分別于該管腳510的上、下表面上形成焊接區(qū)515a及515b，供一上芯片50a上所植接的多條焊錫凸塊53a借回焊作業(yè)焊接至焊接區(qū)515a上，以電性連接芯片50a至管腳510上，及供一下芯片50b上所植接的多條焊錫凸塊53b借回焊作業(yè)焊接至焊接區(qū)515b上，以電性連接芯片50b至管腳510上，而使半導體封裝件5成為多芯片的結(jié)構(gòu)。由于無論管腳510的上表面或下表面上所焊接的焊錫凸塊均為膠片514a及514b所限制于焊接區(qū)515a及515b內(nèi)，故不會出現(xiàn)焊錫凸塊因塌陷過度而導致與管腳間的電性連接失敗的狀況。
實施例3如附圖6所示，本發(fā)明第三實施例的半導體封裝件6與前述的第一實施例大致相同，只是為使植設于芯片60上的焊錫凸塊63于回焊至管腳610上的焊接區(qū)615上時，焊錫凸塊63與管腳610的電性連接性獲致進一步的控制，該管腳610于焊接區(qū)615上還可形成有至少一凹槽616，使焊錫凸塊63于濕潤時，因凹槽616的形成而增加濕潤的接觸面積，故能更有效地強化焊錫凸塊63與管腳610間的電連接性。
該凹槽616的形狀從截面觀察，可以是碟形、杯形或錐形，其形狀并無特定的限制；再有，其設置的數(shù)量也無限制，但可為連續(xù)相接連的方式，使得焊接區(qū)615的表面不平坦化或粗糙化。
實施例4如附圖7所示，本發(fā)明第四實施例的半導體封裝件7與前述的第一實施例大致相同，還可以沖壓或彎折的方式形成至少一突起717，以使該焊錫凸塊73在潰縮而塌陷后，該突起717得插入于該焊錫凸塊73中，進而強化兩者間的連接關系。
同樣的，該突起717的設置數(shù)量與形狀也無特定限制。
實施例5如附圖8所示，本發(fā)明第五實施例的半導體封裝件8與前述的第一實施例大致相同，其不同之處在于，該半導體封裝件8為一四方形平面無管腳(Quad Flat Non-leaded，QFN)結(jié)構(gòu)，也就是該管腳810的底面810b是在封裝膠體82形成后外露出該封裝膠體82，使該管腳810的底面810b直接與外界裝置電性連接。管腳810的頂面810a則也供膠片814的貼設，而在該頂面810a上形成一供芯片80上的焊錫凸塊83焊接用的焊接區(qū)815。
權(quán)利要求
1.一種半導體封裝件，其特征在于，該半導體封裝件是包括至少一接置有若干個焊錫凸塊的芯片；一具有若干個管腳的導線架，于各該管腳的適當處上設置有一止擋件，以使該管腳設置有該止擋件的表面上，由該止擋件至管腳的端部間形成一焊接區(qū)，供該焊錫凸塊焊接至該焊接區(qū)上，而令該芯片電性連接至該導線架上；以及一封裝膠體，用以包覆該芯片、焊錫凸塊、以及管腳的一部份。
2.如權(quán)利要求1所述的半導體封裝件，其特征在于，該導線架的管腳是部分為該封裝膠體所包覆，而另一部分則外露出該封裝膠體，以由該管腳外露出封裝膠體的部份與外界裝置電性連接。
3.如權(quán)利要求1所述的半導體封裝件，其特征在于，該導線架的管腳的底面是外露出該封裝膠體，以由該管腳外露的底面與外界裝置電性連接。
4.如權(quán)利要求1所述的半導體封裝件，其特征在于，該止擋件為膠片。
5.如權(quán)利要求1所述的半導體封裝件，其特征在于，該止擋件是一以印刷方式涂布于該管腳上的、以樹脂材料形成的攔壩。
6.如權(quán)利要求1所述的半導體封裝件，其特征在于，該焊接區(qū)上還形成有至少一凹槽。
7.如權(quán)利要求1所述的半導體封裝件，其特征在于，該焊接區(qū)上還形成有至少一突起。
8.如權(quán)利要求1所述的半導體封裝件，其特征在于，該焊錫凸塊是以回焊作業(yè)方式焊接至該管腳的焊接區(qū)上。
9.一種半導體封裝件的制法，其特征在于，該制法包括下列步驟準備一導線架，其具有若干個管腳；于該管腳的適當處上設置一止擋件，以在該管腳設有止擋件的表面上，在該止擋件與管腳的端部間形成一焊接區(qū)；接置一芯片至該導線架上，該芯片上植設有多條焊錫凸塊，使該焊錫凸塊焊接至對應的管腳的焊接區(qū)上，令該芯片借該焊錫凸塊與導線架電性連接；以及形成一封裝膠體以包覆該芯片、焊錫凸塊、以及管腳的一部份。
10.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該導線架的管腳是部分為該封裝膠體所包覆，而另一部分則外露出該封裝膠體，以由該管腳外露出封裝膠體的部份與外界裝置電性連接。
11.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該導線架的管腳的底面是外露出該封裝膠體，以由該管腳外露的底面與外界裝置電性連接。
12.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該止擋件為膠片。
13.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該止擋件是一以印刷方式涂布于該管腳上的、以樹脂材料形成的攔壩。
14.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該焊接區(qū)上還形成有至少一凹槽。
15.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該焊接區(qū)上還形成有至少一突起。
16.如權(quán)利要求9所述的半導體封裝件制法，其特征在于，該焊錫凸塊是以回焊作業(yè)方式焊接至該管腳的焊接區(qū)上。
全文摘要
一種以導線架為芯片承載件的覆晶式半導體封裝件，是在一導線架的多條管腳上分別形成有一止擋件，以在一芯片借多條焊錫凸塊接置于該導線架上時，該焊錫凸塊是接置于該管腳上、位于止擋件及管腳的端部間的區(qū)域，在對該焊錫凸塊進行回焊作業(yè)而使焊錫凸塊濕潤(Wetting)于管腳上時，該焊錫凸塊塌陷(Collapse)的高度會因該止擋件而得到限制，故借由該止擋件的設置，得控制該焊錫凸塊的塌陷高度增加焊錫凸塊對芯片與管腳間因熱膨脹系數(shù)(CTE)不同所產(chǎn)生的應力的抵抗力，從而避免芯片與管腳間發(fā)生電性連接不完全的狀況。
文檔編號H01L23/48GK1466205SQ0214122
公開日2004年1月7日 申請日期2002年7月3日 優(yōu)先權(quán)日2002年7月3日
發(fā)明者吳集銓, 黃建屏, 普翰屏 申請人:矽品精密工業(yè)股份有限公司