專利名稱：高密度電漿氧化沉積物的去除方法
技術領域：
本發(fā)明涉及一種高密度電漿(HDP)氧化沉積物(oxide deposition)的去除方法，且特別涉及一種以兩步驟回蝕去除高密度電漿氧化沉積物的方法。
對小尺寸的半導體元件如線寬0.25μm甚至0.18μm而言，對晶片表面進行平坦化為一重要過程，特別是對位于淺溝(shallow trench)的氧化層進行平坦化。舉例來說，必須以化學機械研磨法磨平頂部氧化層(由氧化硅組成)，其中氧化硅位于元件的氮化硅層(SIN layer)上方，因而使填于淺溝內(nèi)的氧化硅與兩側(cè)的氮化硅層同一水平面。然而，以高密度電漿法(high density plasma，HDP)沉積而成的氧化硅層，其厚度非常厚，因此，無法僅利用化學機械研磨法而完全地將其研磨去除。
以下即以一淺溝隔離層(shallow trench isolation，STI)的傳統(tǒng)加工過程做說明。請參照

圖1A-1C，其為以化學機械研磨法形成淺溝隔離層的一種傳統(tǒng)制造方法。首先，于基板(substrate)100上形成一底部氧化層(bottom oxidelayer)102和一氮化硅層(silicon nitride(SIN)layer)104，再以微影技術形成淺溝106，如圖1A所示。接著，形成一高密度電漿氧化層(HDP oxide layer)108于氮化硅層104上方，并填滿淺溝106，如圖1B所示。其中，高密度電漿氧化層108為利用高密度電漿法沉積的氧化硅(silicon oxide，SiO2)。高密度電漿氧化層108的特性是具有約8K(8000)的膜厚，且沉積膜的表面為波浪狀。若直接以化學機械研磨法磨除高密度電漿氧化層108，會有部分高密度電漿氧化物殘余在氮化硅層104上方，如圖1C所示。此殘余的高密度電漿氧化物108a會對后續(xù)加工過程造成嚴重影響。
為解決高密度電漿氧化層過厚的問題，則在化學機械研磨法的前先進行回蝕。請參照圖2A-2D，其繪示形成淺溝隔離層的另一種傳統(tǒng)制造方法。圖2A、圖2B與圖1A、1B相同。首先，于基板200上形成一底部氧化層202和一氮化硅層204，再以微影技術(photolithography)形成淺溝206，如圖2A所示。接著，形成一高密度電漿氧化層208于氮化硅層204上方，并填滿淺溝206，如圖2B所示。然后涂布光阻(photo-resist，PR)于高密度電漿氧化層208上，并以微影技術形成一光阻圖案(PR mask)210，如圖2C所示。接著，對未被光阻圖案210遮蓋的高密度電漿氧化層208進行蝕刻。此回蝕步驟可先去除部份的高密度電漿氧化層208，使之后的化學機械研磨法可容易地磨除殘余的高密度電漿氧化層。
然而，以一般的蝕刻機臺進行上述的回蝕過程時，有蝕刻速率不均勻的缺點。一般蝕刻機臺設定為單一模式，例如內(nèi)至外模式(in-side-out model)或是外至內(nèi)模式(out-side-in model)。內(nèi)至外模式表示晶片中心的蝕刻速率比周邊的蝕刻速率快。相反的，外至內(nèi)模式表示晶片周邊的蝕刻速率比中心的蝕刻速率快。另外，由于機臺的先天限制，會使沉積所形成的高密度電漿氧化層208在靠近晶片周邊處比靠近中心處要來得薄。因此，若以一設定外至內(nèi)模式的機臺蝕刻此不等厚的高密度電漿氧化層208，則原本較薄的氧化層部分(靠近晶片周邊處)會因快速蝕刻而相對的更薄，原本較厚的氧化層部分(靠近晶片中心處)會因緩慢蝕刻而相對的更厚，如圖2D所示。
上述不均勻的殘余高密度電漿氧化層208a，會導致后續(xù)以化學機械研磨法移除氮化硅的加工過程異常，而使殘余在晶片周邊的氮化硅層特別偏低。此點除了造成生產(chǎn)線CMP加工過程條件控制難度增加外，會因剩余的氮化硅層過薄而在SAMOS(Stacked Gate Avalanche iniection Metal Oxide Semiconductor)蝕刻時造成stringer，進而影響產(chǎn)品合格率，造成損失。
根據(jù)本發(fā)明的目的，提出一種高密度電漿氧化沉積物的去除方法，其中，提供一基板(substrate)并形成一氮化硅層(silicon nitrate layer)于其上，且以高密度電漿法(HDP)沉積一氧化硅層(silicon oxide layer)于氮化硅層上，此去除方法包括以下步驟(1)以內(nèi)至外模式(in-side-out model)對氧化硅層進行蝕刻，基板中心的蝕刻速率比周邊的蝕刻速率快；(2)以外至內(nèi)模式(out-side-in model)對氧化硅層進行蝕刻，基板周邊的蝕刻速率比中心的蝕刻速率快；及(3)以化學機械研磨法(CMP)移除殘余的氧化硅層。
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖作詳細說明如下。
在此以半導體元件內(nèi)形成淺溝隔離層的制造方法為例說明。然而，本領域普通技術人員都明白本發(fā)明的技術并不局現(xiàn)于此。另外，為了更加清楚了解本發(fā)明的技術，與本發(fā)明無關的熟知元件在此將不再贅述。因此，本發(fā)明所闡述的說明書及附圖只是作為說明，而非限制本發(fā)明的實際應用范圍。
請參照圖3A-3F，其繪示依照本發(fā)明一較佳實施例的形成淺溝隔離層的制造方法。首先，于基板(substrate)300上形成一底部氧化層(bottom oxidelayer)302和一氮化硅層(SIN layer)304，再以微影技術形成淺溝(shallowtrench)306，如圖3A所示。接著，利用高密度電漿法沉積氧化硅(silicon oxide，SiO2)于氮化硅層304上方，以形成一高密度電漿氧化層(HDP oxide layer)308。其中，高密度電漿氧化層308的膜厚約有8K(8000)，且沉積膜的表面為波浪狀。并且，高密度電漿氧化層308也填滿淺溝306。然后，涂布光阻(PR)于高密度電漿氧化層308上，并以微影技術形成一光阻圖案(PR mask)310，如圖3R所示。
接著，如圖3C所示，以內(nèi)至外模式(in-side-out model)對高密度電漿氧化層308進行蝕刻。其中，內(nèi)至外模式代表晶片中心的蝕刻速率比周邊的蝕刻速率快。未被光阻圖案310遮蓋的高密度電漿氧化層308被蝕刻，而留在氮化硅層304上的殘余高密度電漿氧化層是記為308a。
然后，如圖3D所示，以外至內(nèi)模式(out-side-in model)對高密度電漿氧化層308a再進行蝕刻。其中，外至內(nèi)模式表示晶片周邊的蝕刻速率比中心的蝕刻速率快。未被光阻圖案310遮蓋的高密度電漿氧化層308a再被蝕刻，而留在氮化硅層304上的殘余高密度電漿氧化層是記為308b。
接著，去除光阻圖案310，如圖3E所示。與原先沉積的高密度電漿氧化層308(圖3A)相較，可看出殘余的高密度電漿氧化層308b不但厚度較薄且更均勻。
最后，如圖3F所示，利用化學機械研磨法將殘余的高密度電漿氧化層308b完全磨除，以完成淺溝隔離層的加工過程。
發(fā)明效果根據(jù)以上所述，本發(fā)明所應用的兩步驟蝕刻加工過程(two-step etchingprocess)，其特征和優(yōu)點包括(1)先以內(nèi)至外模式，再以外至內(nèi)模式對波浪狀的高密度電漿氧化沉積物(HDP oxide deposition)進行蝕刻。利用兩步驟蝕刻加工過程的補償原理，使蝕刻后的殘余高密度電漿氧化物更均勻。
(2)高密度電漿氧化沉積物較厚的部分，是經(jīng)過兩次蝕刻而變薄，而使殘余的高密度電漿氧化物更容易被化學機械研磨法完全地磨除。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用于限定本發(fā)明，任何本領域的普通技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可作一些等效變化和變動，因此本發(fā)明的保護范圍以權利要求為準。
權利要求
1.一種高密度電漿氧化沉積物的去除方法，其特征在于，提供一基板(substrate)并形成一氮化硅層(silicon nitrate layer)于其上，且以高密度電漿法(high density plasma，HDP)沉積-氧化硅層(silicon oxide layer)于該氮化硅層上，該去除方法包括以下步驟以內(nèi)至外模式(in-side-out model)對氧化硅層進行蝕刻，該基板中心的蝕刻速率比周邊的蝕刻速率快；以外至內(nèi)模式(out-side-in model)蝕刻對氧化硅層進行蝕刻，該基板周邊的蝕刻速率比中心的蝕刻速率快；及移除殘余的該氧化硅層。
2.如權利要求1所述的高密度電漿氧化沉積物的去除方法，其特征在于所述的以高密度電漿法(HDP)沉積的該氧化硅層(silicon oxide layer)厚度約8000。
3.如權利要求1所述的高密度電漿氧化沉積物的去除方法，其特征在于所述的基板和該氧化硅層之間還有一底部氧化層。
4.如權利要求1所述的高密度電漿氧化沉積物的去除方法，其特征在于所述的殘余的該氧化硅層是以化學機械研磨法(chemical-mechanicalpolishing，CMP)磨除。
5.一種高密度電漿氧化沉積物的去除方法，其特征在于，包括以下步驟提供一基板，并形成一氮化硅層(silicon nitrate layer)于其上；定義數(shù)個淺溝(shallow trench)于該基板上；以高密度電漿法(HDP)形成一氧化硅層于該氮化硅層上，且該氧化硅層填滿該些淺溝；以內(nèi)至外模式(in-side-out model)對氧化硅層進行蝕刻，該基板中心的蝕刻速率比周邊的蝕刻速率快；以外至內(nèi)模式(out-side-in model)蝕刻對氧化硅層進行蝕刻，該基板周邊的蝕刻速率比中心的蝕刻速率快；及對殘余的該氧化硅層進行平坦化，直至該淺溝內(nèi)的氧化硅與該氮化硅層達同一水平。
6.如權利要求5所述的高密度電漿氧化沉積物的去除方法，其特征在于所述的基板和該氧化硅層之間還有一底部氧化層。
7.如權利要求5所述的高密度電漿氧化沉積物的去除方法，其特征在于所述的以高密度電漿法(HDP)沉積的該氧化硅層(silicon oxide layer)厚度約8000。
8.如權利要求5所述的高密度電漿氧化沉積物的去除方法，其特征在于所述的殘余的該氧化硅層是利用化學機械研磨法(Ghcmical-mechanicalpolishing，CMP)磨除，以達到平坦化。
全文摘要
本發(fā)明涉及一種高密度電漿氧化沉積物的去除方法，其中，提供一基板并形成氮化硅層于其上，且以高密度電漿法(HDP)沉積氧化硅層于氮化硅層上，此去除方法包括步驟(1)以內(nèi)至外模式(in－side－out model)對氧化硅層進行蝕刻，基板中心的蝕刻速率比周邊的蝕刻速率快；(2)以外至內(nèi)模式(out－side－inmodel)對氧化硅層進行蝕刻，基板周邊的蝕刻速率比中心的蝕刻速率快；及(3)以化學機械研磨法(CMP)移除殘余的氧化硅層。本發(fā)明的兩步驟回蝕可使殘余的高密度電漿氧化物具有較佳的均勻度，且可完全地被平坦化。
文檔編號H01L21/304GK1477683SQ0213042
公開日2004年2月25日 申請日期2002年8月19日 優(yōu)先權日2002年8月19日
發(fā)明者李宏文, 吳敬斌, 張漢茂, 馬嘉淇, 連楠梓, 劉信成 申請人:旺宏電子股份有限公司