專利名稱：與晶軸對準(zhǔn)的垂直側(cè)壁器件及其制造工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到半導(dǎo)體晶體管器件，更具體地說是涉及到具有非平面晶體管溝道區(qū)的DRAM單元。
動態(tài)隨機(jī)存取存儲器(DRAM)，即使在連續(xù)施加功率的情況下，也只能在大約毫秒的時間內(nèi)暫時保持信息。因此，必須以周期性間隔讀出和刷新各個單元。雖然存儲時間可能顯得短，但實(shí)際上長得足以在刷新周期之間發(fā)生許多存儲器操作。每位的成本、器件的密度、以及使用的靈活性(亦即讀和寫操作二者都有可能)等方面的優(yōu)點(diǎn)，已經(jīng)使DRAM單元成為迄今使用最廣泛的半導(dǎo)體存儲器形式。最早期的DRAM單元是三晶體管單元。如今，已經(jīng)實(shí)現(xiàn)了僅僅由一個晶體管和一個電容器構(gòu)成的DRAM單元。
隨著DRAM電路的尺寸被減小，形成緊密的陣列單元布局變得越來越重要。在一種陣列單元布局中，有源器件晶體管沿深溝槽存儲電容器的垂直側(cè)壁排列。這種結(jié)構(gòu)形成一種非平面晶體管器件。
非平面晶體管溝道區(qū)的晶體取向可以是光刻投影圖象形狀以及光刻確定的深溝槽與有源區(qū)圖形之間的重疊的函數(shù)。柵氧化物厚度、表面態(tài)密度、以及其它物理和電學(xué)性質(zhì)可以是投影圖象形狀以及深溝槽與有源區(qū)圖形之間的重疊的函數(shù)。這些物理和電學(xué)性質(zhì)影響晶體管的電學(xué)、物理和可靠性特性。
如
圖1所示，具有橢圓截面的典型的深溝槽具有切割包括{001}和{011}晶面的連續(xù)平面的垂直側(cè)壁32。側(cè)壁32與任何一個特殊的晶面都不對準(zhǔn)。因此，側(cè)壁32具有相關(guān)的依賴于晶面的性質(zhì)，這些性質(zhì)隨側(cè)壁32從一個晶面彎曲地轉(zhuǎn)移到另一個晶面而改變。
根據(jù)標(biāo)準(zhǔn)的結(jié)晶學(xué)術(shù)語，各種各樣的符號具有特定的意義。在這些符號中有表示等價的結(jié)晶學(xué)平面族(亦即{001}平面族)的花括號{}；表示具體的結(jié)晶學(xué)平面(亦即(100)平面)的圓括號()；表示等價的晶軸族(亦即<011>軸族)的水平三角形<>；以及表示具體的晶軸(亦即[110]軸)的方括號[]。例如，在硅晶體中，(100)平面與(001)平面彼此等價，從而都是在相同的{001}平面族中。
為了優(yōu)化器件性能，希望提供對準(zhǔn)于具有沿單個晶軸的結(jié)晶取向的單個結(jié)晶學(xué)平面的側(cè)壁器件。因此，本發(fā)明的目的是提供一種晶軸對準(zhǔn)的非平面晶體管結(jié)構(gòu)。一個相關(guān)的目的是提供一種獲得這種結(jié)構(gòu)的工藝。
為了達(dá)到這些和其它的目的，以及考慮到其目的，本發(fā)明提供了一種動態(tài)隨機(jī)存取存儲器(DRAM)單元。此單元包含具有部分位于深溝槽側(cè)壁上的有源晶體管器件的深溝槽電容器。側(cè)壁對準(zhǔn)于具有沿單個晶軸的結(jié)晶取向的第一結(jié)晶學(xué)平面。襯底表面可以沿第二結(jié)晶學(xué)平面對準(zhǔn)。第一和第二結(jié)晶學(xué)平面可以在諸如{001}族的相同的等價結(jié)晶學(xué)平面族中，或者，第一和第二結(jié)晶學(xué)平面可以在不同的族中。
本發(fā)明還提供了制造DRAM單元的工藝。此工藝包含(a)在襯底中制作深溝槽，(b)形成具有沿溝槽側(cè)壁的單個結(jié)晶學(xué)取向的小平面晶體區(qū)，以及(c)制作部分位于側(cè)壁中的小平面晶體區(qū)上的晶體管器件?？梢越柚谏L氧化物頸圈，例如借助于在為促使沿例如<011>晶軸族的第一結(jié)晶學(xué)軸族比沿例如<100>晶軸族的第二結(jié)晶學(xué)軸族的氧化速率更高的氧化條件下的局部熱氧化，來形成小平面晶體區(qū)。其它化學(xué)和物理方法也可以用來在溝槽側(cè)壁中引入小平面。
可以理解，上述的一般描述和下列的詳細(xì)描述都是示例性的而不是對本發(fā)明的限制。
從結(jié)合附圖的下列詳細(xì)描述中，可以最好地理解本發(fā)明。要強(qiáng)調(diào)的是，根據(jù)通常的做法，附圖的各種各樣的部件都未按比例繪制。相反，為了清晰起見，各個部件的尺寸被任意地放大或縮小了。其中圖1是具有所示晶體取向的示例性深溝槽結(jié)構(gòu)的示意平面圖；圖2是局部氧化步驟之后的圖1的深溝槽結(jié)構(gòu)的示意平面圖，突出了根據(jù)本發(fā)明的溝槽的小平面?zhèn)缺?；圖3是沿3-3線的圖1的溝槽的示意剖面圖4-10是沿4-4線的圖2的溝槽在工藝過程中的示意剖面圖，示出了本發(fā)明的示例性DRAM單元的示例性制造工藝中的各個步驟，其中圖4示出了制作在溝槽上部的隔離頸圈和溝槽下部中的掩埋片；圖5示出了涂敷介質(zhì)和用多晶硅部分地填充溝槽之后的圖4的溝槽；圖6示出了頸圈被腐蝕之后的圖5的溝槽；圖7示出了制作掩埋條之后的圖6的溝槽；圖8示出了從多晶硅上和襯墊上的溝槽側(cè)壁清除掩埋條之后的圖7的溝槽；圖9示出了制作溝槽頂部介質(zhì)、剝離襯墊、在暴露的襯底表面上和暴露的溝槽側(cè)壁上生長犧牲氧化物、在襯底中形成p阱和n帶、以及在襯底中制作擴(kuò)散區(qū)之后的圖8的溝槽；圖10示出了清除犧牲氧化物、生長柵氧化物、制作柵導(dǎo)電層、圖形化有源區(qū)、執(zhí)行腐蝕步驟以腐蝕有源區(qū)之外的所有淺溝槽隔離(STI)區(qū)、填充STI區(qū)并整平到襯墊氮化物、以及剝離掉襯墊氮化物之后的圖9的溝槽；圖11A是根據(jù)本發(fā)明制作的示例性DRAM單元的示意平面圖，其中器件沿與襯底表面相同的族的結(jié)晶學(xué)平面取向；圖11B是根據(jù)本發(fā)明制作的示例性DRAM單元的示意平面圖，其中器件沿不同于襯底表面的族的不同的結(jié)晶學(xué)平面取向；以及圖12是沿12-12線的圖11A或圖11b的DRAM單元的示意剖面圖。
現(xiàn)參照附圖，其中相同的參考號通篇表示相同的元件，圖1-12示出了本發(fā)明的示例性DRAM單元的各種情況以及制作此單元工藝的各個中間步驟。如圖1和3所示，用本技術(shù)熟知的常規(guī)工藝技術(shù)，在襯墊22和襯底24中制作典型的深溝槽存儲電容器10。例如，光刻步驟可以被用來形成襯墊22上的圖形。然后，可以用諸如反應(yīng)離子刻蝕(RIE)等干法腐蝕步驟，來產(chǎn)生穿過襯墊22進(jìn)入襯底24的所需厚度的溝槽20。
深溝槽20的截面圖形通常是切割晶軸A和B的橢圓。例如，如圖1所示，軸A可能具有
結(jié)晶學(xué)取向，而軸B可能具有
取向。襯底24通常是硅，而襯墊22通常是厚度約為10-100nm的氮化硅(SiN)層。在襯底24與襯墊22之間，還可以有厚度通常約為3-10nm的薄的熱氧化層(未示出)。深溝槽20的深度一般約為3-10微米，而作為光刻基本規(guī)則的直徑或最大寬度，通常約為0.5微米到小于0.1微米。溝槽20具有側(cè)壁32和底部33。
如圖2和4所示，根據(jù)本發(fā)明，在溝槽20的上部區(qū)域28中制作隔離頸圈26。上部區(qū)域28通常包含溝槽20的總深度的10-20％?？梢杂镁植繜嵫趸?LOCOS)，例如用下面說明的示例性工藝，或用下面指出的其它物理和化學(xué)方法，來制作頸圈26。
在氧化步驟之前，例如借助于低壓化學(xué)汽相淀積(LPCVD)厚度約為2-10nm的SiN膜，可以沿溝槽20和襯墊22的暴露表面制作勢壘膜(未示出)。然后，例如借助于用光刻膠(未示出)填充溝槽20并局部地向下腐蝕光刻膠進(jìn)入溝槽20到達(dá)一個由過腐蝕時間控制的深度，來從上部區(qū)域28清除勢壘膜。這一步驟暴露了上部區(qū)域28中的勢壘膜，同時使下部區(qū)域30被覆蓋。然后，可以例如用化學(xué)或濕法腐蝕方法，清除溝槽20上部區(qū)域28和襯墊層22中暴露的勢壘膜，再剝離掉光刻膠。也可以用其它的工藝來隔離上部區(qū)域28中的側(cè)壁32，同時保護(hù)下部區(qū)域30中的側(cè)壁32。
然后，在促使沿一個晶軸族的氧化速率超過另一個的，例如促使沿<011>軸的氧化超過<001>軸的氧化條件下，執(zhí)行局部氧化步驟。例如，氧化步驟可以包含在大約800-1100℃的溫度下，在不包括升溫時間的大約2-10分鐘之間，使用氧(O2)和水(H2O)，以便獲得厚度約為10-50nm的氧化物隔離頸圈26。這一氧化條件在生長頸圈26的過程中引入了下方硅襯底24的小平面。
于是，具有圖1所示的橢圓截面的彎曲的溝道側(cè)壁32，就如圖2所示形成小平面，成為具有分別與晶面(001)和(011)對準(zhǔn)的明顯的平面?zhèn)缺?2′和32″的多角形截面。小平面壁32′和32″于是具有沿小平面結(jié)構(gòu)的一致的物理和電學(xué)性質(zhì)，比之制作在無小平面的溝槽壁上的晶體管，這就提供了改進(jìn)的晶體管電學(xué)、物理和可靠性特性。熱氧化物頸圈26與相關(guān)的小平面，僅僅形成在溝槽20的上部區(qū)域28中的側(cè)壁32上；勢壘膜保護(hù)了溝槽20下部區(qū)域30中的側(cè)壁32。
如上所述，借助于熱氧化可以形成小平面?zhèn)缺?2′和32″。用其它物理或化學(xué)方法也可以形成小平面?zhèn)缺?2′和32″。例如，如本領(lǐng)域所熟知的那樣，這些方法包括諸如使用氫氧化鉀(KOH)的腐蝕之類的擇優(yōu)晶軸腐蝕。
根據(jù)本技術(shù)熟知的工藝，例如下述的示例性工藝，可以構(gòu)成其余的DRAM結(jié)構(gòu)。下面提供的工藝不是對本發(fā)明的限制，而是示例性的。在這一示例性工藝中，下部區(qū)域30中的勢壘膜借助于選擇性地在溝槽20的上部區(qū)域28中留下熱氧化物隔離頸圈26的工藝而被剝離。然后在下部區(qū)域30中形成掩埋片34，留下圖4所示的結(jié)構(gòu)。借助于用頸圈26作為上部區(qū)域28的掩模，對溝槽20的下部區(qū)域30進(jìn)行摻雜以形成襯底24中的外擴(kuò)散區(qū)，可以形成掩埋片34。利用硅化砷玻璃(ASG)擴(kuò)散、等離子體摻雜(PLAD)、等離子體離子注入(PⅢ)、砷(As)或磷(P)的氣相擴(kuò)散、或本技術(shù)所知的其它技術(shù)，可以形成外擴(kuò)散。
接著，如圖5所示，例如用熱氮化方法，如用氨氣(NH3)隨之以SiN的LPCVD，來形成薄的節(jié)點(diǎn)介質(zhì)35。最后，例如用n+摻雜的LPCVD多晶硅36填充溝槽20，并凹下到所希望的深度D1。深度D1通常約為300-700nm，最好在300-450nm之間。
然后，如圖6所示，例如用采用含氫氟酸(HF)的溶液的濕法腐蝕方法，腐蝕掉隔離頸圈26，以暴露頸圈26不被多晶硅36覆蓋的區(qū)域中以及多晶硅層面以下到深度D2的側(cè)壁32。D2通常約為10-50nm。
接著，如圖7所示，制作掩埋條40。典型的LPCVD硅的掩埋條40被制作成厚度約為10-50nm的層。如圖8所示，然后，例如用各向同性濕法化學(xué)或干法腐蝕步驟，從多晶硅36上方和襯墊22上方的溝槽20的側(cè)壁32清除掩埋條40。
然后，如圖9所示，例如用各向異性高密度等離子體(HDP)或其它偏壓輔助的氧化物淀積步驟，制作溝槽頂部介質(zhì)42或溝槽頂部氧化物(TTO)。溝槽頂部介質(zhì)42的產(chǎn)生通常在襯墊22頂上形成如本技術(shù)所知的被化學(xué)機(jī)械拋光(CMP)清除的相應(yīng)的層(未示出)。然后，如圖9所示，通常用對溝槽頂部介質(zhì)42有選擇性的濕法化學(xué)腐蝕步驟，剝離這樣暴露的襯墊22，并在襯底24的暴露表面和溝槽20的暴露側(cè)壁32上生長犧牲氧化物44。
然后，可以用離子注入來產(chǎn)生襯底24中的p阱50和p阱下方的n帶52。同樣，可以用As或P的離子注入來產(chǎn)生擴(kuò)散區(qū)62。另一個擴(kuò)散區(qū)62′用從n+摻雜多晶硅區(qū)36通過掩埋條40的外擴(kuò)散來產(chǎn)生。這些工藝步驟產(chǎn)生了圖9所示的結(jié)構(gòu)。此時還可以進(jìn)行其它的器件閾值調(diào)整注入。
接著，如圖10所示，例如用使用含HF溶液的化學(xué)濕法腐蝕工藝，清除犧牲氧化物44。然后，生長柵氧化物45，并制作厚度大致等于溝槽20直徑的諸如多晶硅的柵導(dǎo)電層48。制作厚度大致等于柵層48厚度一半的氮化物襯墊(未示出)。
通常用光刻方法對有源區(qū)54進(jìn)行圖形化(見圖11A和11B)，并執(zhí)行諸如RIE的腐蝕步驟，以便對有源區(qū)54之外的所有淺溝槽隔離(STI)區(qū)46進(jìn)行腐蝕。通常用氧化物填充STI區(qū)46，并用CMP步驟向下整平到襯墊氮化物。然后剝離掉襯墊氮化物，留下圖10所示的結(jié)構(gòu)。
接著，通常淀積多晶硅組成的薄的引晶層，使多晶硅柵層48延伸到溝槽20的邊沿上和襯底24的p阱中的頂部擴(kuò)散區(qū)62上。然后制作通常包含電導(dǎo)率高于多晶硅柵層48的材料的諸如鎢(W)或硅化鎢(WS)的中間層56。最后制作包含SiN或氧化硅的柵帽層58。再用光刻方法對柵導(dǎo)電層進(jìn)行圖形化并干法腐蝕，留下圖12所示的柵導(dǎo)體59(包含柵層48、中間層56和柵帽58)。
接著，用本技術(shù)熟知的工藝，形成通常包含氮化硅、氧化硅、或這些材料的組合的側(cè)壁隔離間隔70，以便使字線(柵導(dǎo)體59)與位線(擴(kuò)散接觸64)電隔離。通常用淀積大約10-100nm的SiN同形涂層，并執(zhí)行各向異性干法間隔腐蝕工藝，以便僅僅在柵導(dǎo)體59的側(cè)壁上留下間隔70的方法，來產(chǎn)生間隔70。此時，可以執(zhí)行可選的額外注入來調(diào)整晶體管的源和漏區(qū)(擴(kuò)散區(qū)62和62′)。
接著，通常用層間介質(zhì)63填充晶片上的多個柵導(dǎo)體59之間的隔離區(qū)，并用光刻和干法腐蝕方法來腐蝕接觸孔，以便產(chǎn)生其中形成擴(kuò)散接觸64的孔。擴(kuò)散接觸64通常包含摻雜的多晶硅或鎢柱。如圖12所示，擴(kuò)散接觸64與柵導(dǎo)體59的柵帽層58的重疊區(qū)域72，是典型的所謂無邊界接觸的擴(kuò)散接觸。
于是，如圖11A、11B和12所示，從上述的示例性工藝得到了示例性溝槽側(cè)壁陣列器件60。如所示，鄰近溝槽20的擴(kuò)散接觸64下方的n+擴(kuò)散區(qū)62和62′用作器件60的源和漏。襯底24中的溝道66(p阱50)導(dǎo)致鄰近的溝槽20的小平面?zhèn)缺?2。雖然圖11A所示的器件60被制造在(001)平面，但如圖11B所示，器件60也可以制造在(011)平面。襯底24的表面通常沿(100)平面。于是，如圖11A所示，器件60可以沿與襯底表面{001}相同的族中的結(jié)晶學(xué)平面，或如圖11B所示，可以在不同的族中的不同的結(jié)晶學(xué)平面(011)上。
雖然此處參照某些具體的實(shí)施例進(jìn)行了描述，但本發(fā)明決不局限于所示細(xì)節(jié)。而是可以在權(quán)利要求的等價范圍內(nèi)作出細(xì)節(jié)方面的各種各樣的修正而不超越本發(fā)明的構(gòu)思。
權(quán)利要求
1．一種包括深溝槽存儲電容器的動態(tài)隨機(jī)存取存儲器(DRAM)單元，它包含確定溝槽并對準(zhǔn)于具有沿單個晶軸的第一結(jié)晶學(xué)取向的第一結(jié)晶學(xué)平面的側(cè)壁；以及部分位于溝槽側(cè)壁上的有源晶體管器件。
2．權(quán)利要求1的DRAM單元，其中側(cè)壁對準(zhǔn)的第一結(jié)晶學(xué)平面是(001)硅。
3．權(quán)利要求1的DRAM單元，其中側(cè)壁對準(zhǔn)的第一結(jié)晶學(xué)平面是(011)硅。
4．權(quán)利要求1的DRAM單元，其中的深溝槽存儲電容器位于具有沿第二結(jié)晶學(xué)平面延伸的表面的襯底中和襯底上，第一結(jié)晶學(xué)平面與第二結(jié)晶學(xué)平面在等價的平面族中。
5．權(quán)利要求4的DRAM單元，其中等價的平面族是{001}硅。
6．權(quán)利要求1的DRAM單元，其中的深溝槽存儲電容器位于具有沿第二結(jié)晶學(xué)平面延伸的表面的襯底中和襯底上，第一結(jié)晶學(xué)平面與第二結(jié)晶學(xué)平面在不同的平面族中。
7．權(quán)利要求6的DRAM單元，其中側(cè)壁對準(zhǔn)的第一結(jié)晶學(xué)平面是(011)硅，而襯底對準(zhǔn)的第二結(jié)晶學(xué)平面是(001)硅。
8．一種制造DRAM單元的工藝，此工藝包含(a)在襯底中制作深溝槽，所述深溝槽具有側(cè)壁；(b)形成具有沿所述側(cè)壁的單個結(jié)晶學(xué)取向的小平面晶體區(qū)；以及(c)制作部分位于所述側(cè)壁中的所述小平面晶體區(qū)上的晶體管器件。
9．權(quán)利要求8的工藝，還包含在步驟(b)中用生長氧化物頸圈的方法形成所述小平面晶體區(qū)。
10．權(quán)利要求9的工藝，其中步驟(b)包含借助于在為促使沿第一結(jié)晶學(xué)軸族的氧化速率高于沿第二結(jié)晶學(xué)軸族而選擇的氧化條件下的局部熱氧化而制作所述頸圈。
11．權(quán)利要求10的工藝，其中第一結(jié)晶學(xué)軸族是<011>，而第二結(jié)晶學(xué)軸族是<001>。
12．權(quán)利要求11的工藝，其中步驟(b)包含在800-1100℃的溫度下，用氧或水對溝槽的上部區(qū)域進(jìn)行局部氧化。
13．權(quán)利要求10的工藝，其中在局部熱氧化步驟之前，步驟(b)還包含(ⅰ)在深溝槽中制作勢壘膜；以及(ⅱ)從溝槽的上部區(qū)域清除勢壘膜。
14．權(quán)利要求13的工藝，其中步驟(b)中的(ⅱ)包含用光刻膠填充溝槽；將光刻膠部分地腐蝕進(jìn)入溝槽，以暴露上部區(qū)域中的勢壘膜；用化學(xué)腐蝕或干法腐蝕清除上部區(qū)域中暴露的勢壘膜；以及剝離光刻膠。
15．權(quán)利要求8的工藝，還包含在步驟(b)中用物理或化學(xué)工藝形成所述小平面晶體區(qū)。
16．權(quán)利要求15的工藝，其中所述化學(xué)工藝是擇優(yōu)晶軸腐蝕。
17．權(quán)利要求16的工藝，其中所述化學(xué)工藝是使用氫氧化鉀的擇優(yōu)晶軸腐蝕。
18．權(quán)利要求8的工藝，其中的步驟(c)還包含(ⅰ)在深溝槽的下部區(qū)域中形成掩埋片；(ⅱ)用導(dǎo)電材料部分地填充所述溝槽區(qū)；(ⅲ)在所述被填充的區(qū)域與所述溝槽側(cè)壁之間制作掩埋條；(ⅳ)在所述被填充的區(qū)域和所述掩埋條上制作溝槽頂部介質(zhì)；以及(ⅴ)制作柵導(dǎo)體、淺溝槽隔離區(qū)、至少一個壁、以及擴(kuò)散接觸。
全文摘要
包含深溝槽存儲電容器的DRAM,具有部分位于溝槽側(cè)壁上的有源晶體管器件。此側(cè)壁對準(zhǔn)于具有沿單個晶軸的結(jié)晶學(xué)取向的第一結(jié)晶學(xué)平面。制造工藝包含:(a)在襯底中制作深溝槽,(b)沿具有單個結(jié)晶學(xué)取向的溝槽側(cè)壁形成小平面晶體區(qū),以及(c)制作部分位于側(cè)壁中的小平面晶體區(qū)上的晶體管器件?？梢栽跒榇偈寡氐谝唤Y(jié)晶學(xué)軸族的氧化速率高于沿第二結(jié)晶學(xué)軸族而選擇的氧化條件下的局部熱氧化而生長氧化物頸圈,來制作小平面晶體區(qū)。
文檔編號H01L27/108GK1301042SQ0012049
公開日2001年6月27日 申請日期2000年7月12日 優(yōu)先權(quán)日1999年7月22日
發(fā)明者加里·布隆爾, 烏萊克·格略寧, 杰克·A·曼德爾曼, 卡爾·J·拉登斯 申請人:國際商業(yè)機(jī)器公司, 英芬能技術(shù)北美公司