芯片錯料檢測裝置及檢測方法、芯片燒錄方法及燒錄系統(tǒng)的制作方法
【技術領域】
[0001]本發(fā)明涉及電子技術領域，尤其涉及一種芯片錯料檢測裝置及基于該錯料檢測裝置的錯料檢測方法，還涉及一種芯片的燒錄方法及及其燒錄系統(tǒng)。
【背景技術】
[0002]可擦除可編程只讀存儲器(ElectricalIyErasable Programmable Read-OnlyMemory，以下簡稱EEPROM)的芯片是一種掉電后數據不丟失的可擦除可編程只存儲芯片，其可以在電腦上或專用設備上擦除已有信息，重新編程，使用方法為即插即用。目前來說，很多硬件中都需要使用EEPROM芯片來存儲一些關鍵的硬件數據或者配置信息，例如，電腦主板上網卡的EEPROM芯片等，功能不同其內部存儲的數據自然不同。
[0003]在將數據燒錄進EEPROM芯片的過程中，首先將EEPROM芯片母片(內置待燒錄數據的EEPROM芯片)放入燒錄器的料座(英文為料座)中將待燒錄數據進行緩存，隨后將待燒錄的EEPROM芯片放入該燒錄器中燒錄進該緩存數據，實現EEPROM芯片的燒錄。為了提高效率，通常設置多個料座，在其中的一個料座中固定放置EEPROM芯片母片，在其他的料座中同時放置待燒錄的EEPROM芯片實現數據的同時燒錄。
[0004]為了提高生產效率，在批量燒錄時常由自動供料機構連續(xù)取/放待燒錄的EEPROM芯片。為避免連續(xù)自動取料/放料時的錯料，一般在對EEPROM芯片進行燒錄之前需要檢測其是否為空片。如若該EEPROM芯片不是空片，則意味當前料座上的EEPROM芯片是前一取料動作未取走的已燒錄EEPROM芯片。這通常是因為更前一放料動作一次抓取了兩顆空白EEPROM芯片，即發(fā)生疊料錯誤。但是，在實際應用中，部分的EEPROM芯片沒有空片檢測的功能，尤其是在對已經燒錄過數據的EEPROM芯片進行數據更新時，很容易出現由于EEPROM芯片中數據重復燒錄(因此時無法利用空片檢測功能檢測疊料)而出錯。此外，也存在發(fā)生漏料的錯誤需要檢測。
[0005]當然，現在也有能夠解決各種EEPROM芯片燒錄前進行疊料/漏料的錯料檢測這一問題的方法，例如，在燒錄的料座上設置CCD(Charge-coupled Device，電荷親合元件)檢測儀，其通過在取出燒錄了數據的EEPROM芯片時抓取料座的圖片的方法來實現上述目的。但是，利用CCD檢測儀進行空片進行檢測為一光學方法，其對環(huán)境要求(如，亮度、位置等)極高，且費用高還延長了燒錄時間。
[0006]因此，如何簡單快速的實現EEPROM芯片的錯料檢測成為一個急需解決的問題。

【發(fā)明內容】

[0007]針對上述問題，本發(fā)明旨在提供一種芯片錯料檢測裝置及檢測方法、芯片燒錄方法及燒錄系統(tǒng)，其根據錯料檢測裝置中檢測接觸點的檢測電平變化情況判斷是否出現錯料燒錄，簡單方便同時節(jié)約燒錄時間。
[0008]本發(fā)明提供的技術方案如下:
[0009]—種芯片的錯料檢測方法，用于檢測放料至料座內的所述芯片，所述芯片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述芯片引腳對應的接觸點，所述錯料檢測方法包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S20選擇所述料座中同位接地接觸點中的一個作為檢測接觸點；S30在取料前/取料后和/或放料前/放料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S40獲取所述檢測接觸點的檢測電平變化情況；以及，S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發(fā)生錯料。
[0010]本發(fā)明還提供一種芯片的錯料檢測方法，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S21選擇步驟SlO中所述的參考接觸點作為檢測接觸點；以及，S22將所述料座中同位接地接觸點中與所述的檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接；S30在取料前/取料后和/或放料前/放料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S40獲取所述檢測接觸點的檢測電平變化情況；以及，S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發(fā)生錯料。
[0011]本發(fā)明還提供一種芯片的錯料檢測方法，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S21選擇步驟SlO中所述的參考接觸點作為檢測接觸點；以及，S22將所述料座中同位接地接觸點中與所述的檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接;S30在取料前/取料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的弓I腳對應產生斷路/電連接;S41獲取取料后所述檢測接觸點的檢測電平變化情況;S51當取料后料座鎖合時，檢測電平維持高電平未變化，為未檢測到發(fā)生疊料;或S52當取料后料座鎖合時，檢測電平由高電平變化為低電平，為檢測到發(fā)生疊料。
[0012]本發(fā)明還提供一種芯片的錯料檢測方法，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S21選擇步驟SlO中所述的參考接觸點作為檢測接觸點；以及，S22將所述料座中同位接地接觸點中與所述的檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接;S30在放料前/放料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S42獲取放料后所述檢測接觸點的檢測電平變化情況;S53當放料后料座鎖合時，檢測電平由高電平變化為低電平，為未檢測到發(fā)生漏料;或S54當放料后料座鎖合時，檢測電平維持高電平未變化，為檢測到發(fā)生漏料。
[0013]本發(fā)明還提供一種芯片的錯料檢測方法，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S23選擇步驟SlO中所述的參考接觸點不同的另一個作為檢測接觸點；以及S24保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其余接地接觸點與接地線斷路；S30在取料前/取料后和/或放料前/放料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S40獲取所述檢測接觸點的檢測電平變化情況；以及，S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發(fā)生錯料。
[0014]本發(fā)明還提供一種芯片的錯料檢測方法，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S23選擇步驟SlO中所述的參考接觸點不同的另一個作為檢測接觸點；以及S24保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其余接地接觸點與接地線斷路;S30在取料前/取料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S43獲取取料后所述檢測接觸點的檢測電平變化情況;S55當取料后料座鎖合時，檢測電平維持低電平未變化，為未檢測到發(fā)生疊料;或S56當取料后料座鎖合時，檢測電平由低電平變化為高電平，為檢測到發(fā)生疊料。
[0015]本發(fā)明還提供一種芯片的錯料檢測方法，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S23選擇步驟SlO中所述的參考接觸點不同的另一個作為檢測接觸點；以及S24保持所述料座中同位接地接觸點中與所述的參考接觸點及檢測接觸點不同的其余接地接觸點與接地線斷路;S30在放料前/放料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S44獲取放料后所述檢測接觸點的檢測電平變化情況;S57當放料后料座鎖合時，檢測電平由低電平變化為高電平，為未檢測到發(fā)生漏料;或S58當放料后料座鎖合時，檢測電平維持低電平未變化，為檢測到發(fā)生漏料。
[0016]本發(fā)明提供的芯片錯料檢測方法，不但適用于EEPROM芯片的疊料/漏料檢測，也適用于所有具有內部電連接的至少兩個同位接地引腳的芯片類型；不但適用于芯片燒錄過程中的疊料/漏料檢測，也適用于其他生產、測試流程中的芯片的疊料/漏料檢測。具有廣泛的適用性。
[0017]本發(fā)明還提供了一種芯片燒錄方法，所述芯片設于燒錄器中的料座內進行數據燒錄，所述芯片具有內部電連接的至少兩個同位接地引腳，所述料座具有與所述芯片引腳對應的接觸點，包括步驟:SlO選擇所述料座中同位接地接觸點中的一個作為參考接觸點，并向其提供參考高電平;S21選擇步驟SlO中所述的參考接觸點作為檢測接觸點；以及，S22將所述料座中同位接地接觸點中與所述的檢測(參考)接觸點不同的另一個接地接觸點與接地線電連接;S30在取料前/取料后和/或放料前/放料后，分別解鎖/鎖合所述料座，使所述料座的接觸點與所述芯片對應的引腳對應產生斷路/電連接;S40獲取所述檢測接觸點的檢測電平變化情況；以及，S50根據獲取的檢測電平變化情況與放料正確時的標準電平變化情況比較，檢測是否發(fā)生錯料；S60當監(jiān)測到出現錯料時，停止所述芯片的燒錄和/或發(fā)出警報；以及，S70確認未出現錯料時，在放料后料座鎖合時進行芯片數據燒錄，并在放料后料座鎖合時進行芯片數據燒錄。
[0018]在本方案中，檢測電平的變化情況就是上述檢測接觸點的電平在時間軸上變化的動態(tài)順序圖。具體來說，當該檢測接觸點的電平從高電平(邏輯I)跳變?yōu)榈碗娖?邏輯O)，則檢測電平變化情況中出現下降沿；當該檢測接觸點的電平從低電平跳變?yōu)楦唠娖?，則檢測電平變化情況中出現上升沿。我們知道，當芯片放入料座并開始進行燒錄時，料座會鎖合該芯片，此時錯料檢測裝置中的檢測(參考)接觸點接口通過料座中的檢測(參考)接觸點、芯片中的參考/檢測引腳、同位接地引腳、同位接地接觸點接地，故該檢測接觸點的電平表現為低電平;反之，當芯片沒有放入料座中或者雖然芯片放入了料座但是其未鎖合，此時錯料檢測裝置中的檢測(參考)接觸點表現出來的為高電平。根據這一原理，我們就能根據該檢測接觸點的電平判斷出此時芯片所處的狀態(tài)。該方法簡單方便，對環(huán)境的要求不像使用CCD檢測儀那么嚴苛就能實現目的，且能夠很大程度的節(jié)約芯片燒錄的時間。
[0019]另外，在本方案中，將所述料座中的一電源接地腳與錯料檢測裝置中的檢測接觸點連接，具體包括:將料座中懸空的電源接地腳與錯料檢測裝置中的檢測接觸點連接;或將所述料座中已接地的電源接地腳斷開接地，并將該斷開接地的電源接地腳與錯料檢測裝置中的檢測接觸點連接。當然，我們對電源接地腳不做限定，可以是原本懸空的電源接地腳，也可以是本來