多數(shù)據(jù)線存儲器及方法
【專利說明】多數(shù)據(jù)線存儲器及方法
[0001]優(yōu)先權(quán)申請
[0002]本申請案主張2012年10月26日申請的第13/661，498號美國申請案的優(yōu)先權(quán)益，所述美國申請案以全文引用的方式并入本文中。
【背景技術(shù)】
[0003]半導(dǎo)體存儲器組件用于許多電子裝置中，例如個人數(shù)字助理(PDA)、膝上型計算機、移動電話及數(shù)碼相機。這些半導(dǎo)體存儲器組件中的一些具有電荷存儲裝置的陣列。
【附圖說明】
[0004]一些實施例經(jīng)由實例而說明且不限于附圖的圖，在附圖中:
[0005]圖1為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的垂直串的形式的設(shè)備的示意電路圖；
[0006]圖2為根據(jù)本發(fā)明的各種實施例的圖1中所示的垂直串的半導(dǎo)體構(gòu)造的橫截面圖；
[0007]圖3為根據(jù)本發(fā)明的各種實施例的圖1及圖2中所示的垂直串的電荷存儲裝置的半導(dǎo)體構(gòu)造的橫截面圖；
[0008]圖4為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的塊的形式的設(shè)備的示意電路圖；
[0009]圖5為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的垂直串的行的形式的設(shè)備的不意電路圖；
[0010]圖6為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的垂直串的行的半導(dǎo)體構(gòu)造的形式的設(shè)備的視圖；
[0011]圖7為根據(jù)本發(fā)明的各種實施例的呈圖6中所示的電荷存儲裝置的垂直串的行的半導(dǎo)體構(gòu)造的一部分的形式的設(shè)備的視圖；
[0012]圖8為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的垂直串的兩行的半導(dǎo)體構(gòu)造的四層的形式的設(shè)備的俯視圖；
[0013]圖9為根據(jù)本發(fā)明的各種實施例的圖4的塊上的讀取操作的時序圖；
[0014]圖10為根據(jù)本發(fā)明的各種實施例的圖4的塊上的編程操作的時序圖；
[0015]圖11為根據(jù)本發(fā)明的各種實施例的圖4的塊上的擦除操作的時序圖；
[0016]圖12為根據(jù)本發(fā)明的各種實施例的方法的流程圖；
[0017]圖13為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的垂直串的行的形式的設(shè)備的不意電路圖；及
[0018]圖14為根據(jù)本發(fā)明的各種實施例的呈存儲器裝置的形式的設(shè)備的框圖。
【具體實施方式】
[0019]根據(jù)本發(fā)明的各種實施例的電荷存儲裝置的塊可作為存儲器裝置(例如非與(NAND)存儲器裝置)中的存儲器單元的塊發(fā)揮作用。
[0020]出于此文件的目的，“設(shè)備”可指許多結(jié)構(gòu)(例如電路、裝置或系統(tǒng))中的任何者。在此文件中，當電荷存儲裝置或晶體管由于與其源電壓相差至少其閾值電壓的控制柵極電壓而變得導(dǎo)電時，所述電荷存儲裝置或晶體管被描述為“接通”以采取激活狀態(tài)。當控制柵極電壓與源電壓之間的差異小于閾值電壓，使得電荷存儲裝置或晶體管變得非導(dǎo)電時，電荷存儲裝置或晶體管被描述為“切斷”以采取非激活狀態(tài)?！半娢弧笔冀K為電位?？稍陧撟x取操作(其中“頁”包含固定數(shù)量的數(shù)據(jù)，例如存儲器芯片內(nèi)的兩千字節(jié)(KB)的數(shù)據(jù))期間同時讀取多個電荷存儲裝置?！鞍雽?dǎo)體材料的層”可意指形成于相同平面、排、行或單元中(例如結(jié)構(gòu)的水平或垂直或傾斜平面、行、排或單元中)的半導(dǎo)體材料。
[0021]通常需要增大可將數(shù)據(jù)編程到存儲器裝置或從存儲器裝置讀取數(shù)據(jù)的速度。還可需要減小編程操作或讀取操作的功率消耗。發(fā)明者已發(fā)現(xiàn)可通過使用多條數(shù)據(jù)線存取電荷存儲裝置的塊中的電荷存儲裝置的垂直串的每一行而處理這些操作挑戰(zhàn)中的一些，以及其它操作挑戰(zhàn)。
[0022]圖1為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的垂直串100的形式的設(shè)備的示意電路圖。垂直串100包含串聯(lián)耦合的16個電荷存儲裝置112，且可包含多于或少于16個電荷存儲裝置112。垂直串100包含源極選擇柵極(SGS)晶體管120，其可為在電荷存儲裝置112中的在垂直串100的一端的一者與共用源極126之間耦合的η溝道晶體管。共用源極126可包括(例如)通常摻雜的半導(dǎo)體材料及/或其它導(dǎo)電材料的狹槽。在垂直串100的另一端，漏極選擇柵極(SGD)晶體管130可為在電荷存儲裝置112中的一者與數(shù)據(jù)線134之間耦合的η溝道晶體管。共用源極126可耦合到參考電壓Vss (例如，接地電壓)或電壓源(例如，電荷泵電路，未展示)。耦合在一起的兩個元件彼此電接觸或由可實現(xiàn)元件之間的導(dǎo)通的一或多個導(dǎo)體或半導(dǎo)體分離。彼此電接觸的兩個元件在結(jié)(例如，ρ-η結(jié))處物理接觸，此實現(xiàn)跨所述結(jié)的電子流或空穴流。
[0023]每一電荷存儲裝置112可包括(例如)浮動?xùn)艠O晶體管或電荷捕獲晶體管，且可為單電平電荷存儲裝置或多電平電荷存儲裝置。電荷存儲裝置112、SGS晶體管120及SGD晶體管130由其相應(yīng)控制柵極上的信號控制，在存取線(未展示)上提供所述信號。在一些情況下，控制柵極可至少部分形成存取線。SGS晶體管120接收信號，所述信號控制SGS晶體管120以實質(zhì)上控制垂直串100與共用源極126之間的導(dǎo)電。S⑶晶體管130接收控制S⑶晶體管130的信號，使得S⑶晶體管130可用于選擇或取消選擇垂直串100。垂直串100可為存儲器裝置(例如，NAND存儲器裝置)中的塊中的電荷存儲裝置的多個垂直串中的一者。
[0024]圖2為根據(jù)本發(fā)明的各種實施例的圖1中所示的垂直串100的半導(dǎo)體構(gòu)造的橫截面圖。電荷存儲裝置112、SGS晶體管120及S⑶晶體管130至少部分包圍(例如，包圍或部分包圍)半導(dǎo)體材料的支柱210。支柱210可包括P型多晶硅且為電荷存儲裝置112、SGS晶體管120及S⑶晶體管130的溝道。電荷存儲裝置112、SGS晶體管120及S⑶晶體管130與支柱210相關(guān)聯(lián)。支柱210在包括η+型多晶硅的源極蓋220與包括η+型多晶硅的漏極蓋230之間延伸。垂直串100的電荷存儲裝置112沿支柱210的垂直范圍位于半導(dǎo)體構(gòu)造的不同層中，因此將垂直串100形成為電荷存儲裝置的“垂直”串。源極蓋220與支柱210電接觸且與支柱210形成ρ-η結(jié)。漏極蓋230與支柱210電接觸且與支柱210形成ρ-η結(jié)。源極蓋220為支柱210的源極且漏極蓋230為支柱210的漏極。源極蓋220耦合到共用源極126。漏極蓋230耦合到數(shù)據(jù)線134。
[0025]圖3為根據(jù)本發(fā)明的各種實施例的圖1及圖2中所示的垂直串100的電荷存儲裝置112的半導(dǎo)體構(gòu)造的橫截面圖。電荷存儲裝置112包圍或部分包圍支柱210。支柱210可包括P型多晶硅?？捎砂ǘ趸?S12)的第一電介質(zhì)310包圍或部分包圍支柱210?？捎砂ǘ嗑Ч璧母?xùn)艠O320包圍或部分包圍第一電介質(zhì)310?？捎砂ǘ趸?S12)及氮化硅(Si3N4)的第二電介質(zhì)330及包括二氧化硅(S12)的第三電介質(zhì)340包圍或部分包圍浮動?xùn)艠O320，使得第二電介質(zhì)330及第三電介質(zhì)340組成氧化物-氮化物-氧化物(S12Si3N4S12或“0Ν0”)的層間介電質(zhì)(inter-poly dielectric，IPD)層?？捎砂ǘ嗑Ч璧目刂茤艠O350包圍或部分包圍第三電介質(zhì)340?？捎山饘俟杌?60包圍或部分包圍控制柵極350。金屬硅化物360可包括(例如)硅化鈷(CoSi)、硅化鈦(TiSi)、硅化鎢(WSi)、硅化鎳(NiSi)、硅化鉭(TaSi)、硅化鉬(MoSi)或硅化鉑(PtSi)中的一或多者。
[0026]圖4為根據(jù)本發(fā)明的各種實施例的呈電荷存儲裝置的塊400的形式的設(shè)備的示意電路圖。塊400包含電荷存儲裝置432的十二個垂直串402、404、406、408、412、414、416、418、422、424、426及428。每一垂直串402到428包含四個電荷存儲裝置432，且可包含多于或少于四個的電荷存儲裝置432。每一垂直串402到428包含在電荷存儲裝置432中的在垂直串的一端的一者與塊400的單個共用源極436之間耦合的SGS晶體管434。在垂直串的另一端，SGD晶體管438在電荷存儲裝置432的一者與下文所描述的數(shù)據(jù)線之間耦合。
[0027]電荷存儲裝置432的垂直串402、404、406及408組成耦合到四個單獨數(shù)據(jù)線442、444,446及448的塊400中的垂直串的第一行440。垂直串402的S⑶晶體管438耦合到數(shù)據(jù)線442。垂直串404的S⑶晶體管438耦合到數(shù)據(jù)線444。垂直串406的S⑶晶體管438耦合到數(shù)據(jù)線446。垂直串408的S⑶晶體管438耦合到數(shù)據(jù)線448。
[0028]電荷存儲裝置432的垂直串412、414、416及418組成耦合到四個單獨數(shù)據(jù)線462、464,466及468的塊400中的垂直串的第二行460。垂直串412的S⑶晶體管438耦合到數(shù)據(jù)線462。垂直串414的S⑶晶體管438耦合到數(shù)據(jù)線464。垂直串416的S⑶晶體管438耦合到數(shù)據(jù)線466。垂直串418的S⑶晶體管438耦合到數(shù)據(jù)線468。
[0029]電荷存儲裝置432的垂直串422、424、426及428組成耦合到四個單獨數(shù)據(jù)線482、484,486及488的塊400中的垂直串的第三行480。垂直串422的S⑶晶體管438耦合到數(shù)據(jù)線482。垂直串424的S⑶晶體管438耦合到數(shù)據(jù)線484。垂直串426的S⑶晶體管438耦合到數(shù)據(jù)線486。垂直串428的S⑶晶體管438耦合到數(shù)據(jù)線488。
[0030]垂直串402、412及422的S⑶晶體管438的柵極可耦合在一起以接收相同信號以使垂直串402、412及422相關(guān)聯(lián)。垂直串404、414及424的S⑶晶體管438的柵極可耦合在一起以接收相同信號以使垂直串404、414及424相關(guān)聯(lián)。垂直串406、416及426的S⑶晶體管438的柵極可耦合在一起以接收相同信號以使垂直串406、416及426相關(guān)聯(lián)。垂直串408、418及428的SGD晶體管438的柵極可耦合在一起以接收相同信號以使垂直串408、418及428相關(guān)聯(lián)。