專利名稱：在程序存儲器容量增加時(shí)能抑制能耗的微型計(jì)算機(jī)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微型計(jì)算機(jī)，更具體地說是涉及一種用在諸如移動電話和數(shù)字?jǐn)z像機(jī)等移動裝置中的操作速度可變類型的微型計(jì)算機(jī)。
近幾年中，一種操作速度可變的微型計(jì)算機(jī)被廣泛地應(yīng)用于各種各樣的移動裝置，諸如移動電話和數(shù)字?jǐn)z像機(jī)中。隨著此類移動裝置功能的不斷改進(jìn)，此種微型計(jì)算機(jī)的功能也需要進(jìn)行改進(jìn)。目前，操作頻率被增加到現(xiàn)有技術(shù)的十倍數(shù)量級。如果一個(gè)高速操作被連續(xù)地進(jìn)行，能量消耗是如此之大以致于電池的壽命被大大縮短。由此導(dǎo)致該移動裝置的商業(yè)價(jià)值的降低。正如該技術(shù)中所熟知地，含有CMOS(互補(bǔ)型金屬氧化物半導(dǎo)體)的邏輯電路部分的能量消耗是與操作頻率成正比地增加的。這意味著可以通過一個(gè)低速的操作來抑制能量消耗?？紤]到該因素，為降低能量消耗引入了一種在32KHz數(shù)量級的低速操作模式。由此使得待機(jī)期間的能量消耗被降低了。
例如，在移動電話中，一旦通話開始便進(jìn)行高速操作諸如語音轉(zhuǎn)換和通信處理，而在待機(jī)期間進(jìn)行的是低速操作諸如時(shí)鐘功能和按鍵輸入功能。一般地，待機(jī)期間比高速操作階段要顯著地長。因此，移動裝置的連續(xù)可用持續(xù)時(shí)間可以被延長，由此提高了其商業(yè)價(jià)值。
另一方面，微型計(jì)算機(jī)將一個(gè)模擬電路如一個(gè)讀出放大器用作一個(gè)存儲器讀出電路，其中高速操作是通過連續(xù)的電流流動來實(shí)現(xiàn)的。使用所包含的這樣的模擬電路，即使在低速操作期間也會有連續(xù)電流。因此，在低速操作期間不能將能量消耗降低。所以，從能量消耗的角度看便產(chǎn)生了一個(gè)問題。
作為一種解決上述問題的途徑，日本未審查專利(JP-A)No.7296/1990(參考文獻(xiàn)1)公開了一種被包含在常規(guī)微型計(jì)算機(jī)中旨在減少只讀存儲器的能量消耗的存儲器電路。在高速操作期間，通過使用一個(gè)電流—讀出放大器進(jìn)行高速讀取操作，盡管需要一條連續(xù)電流通路，該電流—讀出放大器能夠在內(nèi)部高速操作，在低速操作期間，盡管操作速度很低但通過使用沒有連續(xù)電流通路的動態(tài)讀出電路實(shí)現(xiàn)了低能耗。


圖1以框圖形式顯示了參考文獻(xiàn)1中所公開的包含在常規(guī)微型計(jì)算機(jī)中的存儲器電路。所示的存儲器電路包括ROM單元M3和M5，每個(gè)均包含一個(gè)N溝道型MOS晶體管，和一個(gè)電流—讀出放大器101。電流—讀出放大器101包括N溝道型MOS晶體管N12和N9，P溝道型MOS晶體管P7和P8，和一個(gè)用來將作為晶體管N9和P8的漏極的一個(gè)共用連接點(diǎn)的節(jié)點(diǎn)X10的電勢反相以產(chǎn)生一個(gè)數(shù)據(jù)信號DI的反相器I11。
存儲器電路另外還包括N溝道型MOS晶體管N13、N15和N16，其每個(gè)均構(gòu)成一個(gè)開關(guān)電路，P溝道型MOS晶體管P14、P17、P21、P22和P28，與(AND)電路A29和A30。與(AND)電路A29和A30的第一輸入分別被連接到地址線A1和A2，A29和A30的第二輸入被共同連接到一個(gè)或(OR)電路O27的一個(gè)輸出，A29和A30的輸出分別被連接到晶體管M3和M5的柵極。
異或(NOR)電路O23的第一輸入被連接到一條數(shù)據(jù)線D4，第二輸入由一個(gè)反相的控制信號BCS提供，其輸出被連接到晶體管N12的柵極。異或(NOR)電路O24第一輸入被連接到晶體管N16的漏極，第二輸入由反相后的控制信號BCS提供，其輸出被連接到晶體管N16的柵極。
反相器I25將控制信號CS反相以產(chǎn)生反相后的控制信號BCS?；?OR)電路O27計(jì)算預(yù)充電信號和控制信號CS的邏輯和。選擇電路S26計(jì)算數(shù)據(jù)線D4上的數(shù)據(jù)信號DS和反相后的控制信號BCS的邏輯積與數(shù)據(jù)信號DI和控制信號CS構(gòu)成的另一個(gè)邏輯積之邏輯和以產(chǎn)生輸出信號RO。
下面將參照圖1說明其工作原理。首先，當(dāng)控制信號CS為H(高)電平時(shí)，晶體管P21和P22被置于截止?fàn)顟B(tài)，“或(OR)”電路O27產(chǎn)生一個(gè)H(高)電平的輸出。因此，與(AND)電路A29和A30均按原樣輸出每條地址線A1和A2上的信息，而晶體管P28被置于截止?fàn)顟B(tài)。另一方面，選擇電路S26響應(yīng)于H(高)電平的控制信號CS選擇性地輸出反相器I11的一個(gè)輸出，即放大器101的一個(gè)輸出。
接下來，當(dāng)控制信號CS為L(低)電平時(shí)，反相的控制信號BCS為H(高)電平。因此，異或(NOR)電路O23和O24產(chǎn)生L(低)電平的輸出，晶體管N12和N16變?yōu)榻刂範(fàn)顟B(tài)以切斷流經(jīng)晶體管N12和N13和晶體管P17的連續(xù)電流通路。另一方面，晶體管P21和P22變?yōu)閷?dǎo)通狀態(tài)以將H(高)電平輸送到晶體管P8和P14的柵極，使得晶體管P8和P14被截止。其結(jié)果是，流經(jīng)晶體管P14和N13和晶體管P8和N9的連續(xù)電流也被切斷。另一方面，選擇電路S26響應(yīng)L(低)電平的控制信號CS選擇性地輸出數(shù)據(jù)DS作為動態(tài)讀出電路102的一個(gè)輸出。如果預(yù)充電信號為L(低)電平，則與(AND)電路A29和A30均產(chǎn)生一個(gè)L(低)電平的輸出。因此，ROM單元M3和M5被置于截止?fàn)顟B(tài)。在此期間，選擇電路S26輸出預(yù)充電的數(shù)據(jù)線D4上的數(shù)據(jù)，即H(高)電平。接著，如果預(yù)充電信號變?yōu)镠(高)電平，晶體管P28被截止。如果地址線A1為H(高)電平，與(AND)電路A29產(chǎn)生一個(gè)H(高)電平的輸出。然而，由于ROM單元M3的漏極沒有被連到數(shù)據(jù)線D4，數(shù)據(jù)線D4保持預(yù)充電的H(高)電平作為存儲數(shù)據(jù)并將其輸出。
如上所述，在常規(guī)微型計(jì)算機(jī)所包含的存儲器單元中，當(dāng)需要進(jìn)行高速操作如20MHz頻率的操作時(shí)，控制信號CS被設(shè)為H(高)電平。因此，一個(gè)使用電流—讀出放大器101的高速讀出電路被用作存儲器讀出電路以從存儲了將被執(zhí)行的程序的存儲器中高速讀取數(shù)據(jù)。
如果需要在一個(gè)如32KHz頻率的低速操作中進(jìn)行一個(gè)低能耗操作，控制信號CS被設(shè)為L(低)電平以將讀出電路切換到從內(nèi)存中讀取將被執(zhí)行的程序的動態(tài)讀出電路102。動態(tài)讀出電路102實(shí)質(zhì)上等價(jià)于從圖1所示的存儲器電路中移走電流—讀出放大器101所形成的部分?？紤]到存儲器的能量消耗，響應(yīng)控制信號CS將供給到消耗巨大電能的放大器101的電源停止。因此，動態(tài)讀出電路102只需要相當(dāng)于位線的充電/放電電流的電流消耗。因此，在低速操作中可以實(shí)現(xiàn)低能耗操作。
隨著移動裝置功能上的改進(jìn)而來的微型計(jì)算機(jī)功能上的改進(jìn)，現(xiàn)在操作頻率已增加到現(xiàn)有技術(shù)的10倍的數(shù)量級。如果高速操作連續(xù)地進(jìn)行，電池的壽命由于巨大的能量消耗被大大縮短，導(dǎo)致移動裝置的商業(yè)價(jià)值的降低。考慮到上面的因素，如上文中所說明，引入了在32KHz數(shù)量級的低速操作模式以減少能量消耗。由此，在待機(jī)階段的能量消耗被減少了。
除此之外，使用作為一種高級語言的C語言的程序設(shè)計(jì)和移動裝置在功能上的增加導(dǎo)致了近來程序長度的增加。為了應(yīng)付這個(gè)問題，包含在微型計(jì)算機(jī)中的存儲器(ROM)的大小被增加到現(xiàn)有技術(shù)的10倍。在此情況下，即使用于程序存儲存儲器的讀出電路在高速操作和低速操作中分別是由電流—讀出放大器和動態(tài)讀出電路來實(shí)現(xiàn)的，由于較大的存儲器容量也使得在低速操作期間的能量消耗比現(xiàn)有技術(shù)的大。
即使在低速操作中能量消耗也會增加的原因?qū)⒃谙旅孢M(jìn)行說明。
考慮充電和放電，每條位線的電流消耗IB由下式給出IB＝f(操作頻率KHz)·C(負(fù)載電容PF)·V×2在一個(gè)實(shí)際的先進(jìn)微型計(jì)算機(jī)中，一條指令代碼是以等于一個(gè)字長的每32位(4字節(jié))讀取的。因此假定將被充電和放電的數(shù)據(jù)線的數(shù)目平均等于16。
在一個(gè)具有幾十K字節(jié)的小存儲器容量的ROM中，每條數(shù)據(jù)線的負(fù)載電容大約為5pF。假設(shè)在低能耗操作期間的操作頻率大約為32KHz，操作電壓等于3V，則電流消耗IBS為IBS＝32×5×3×16(數(shù)據(jù)線數(shù))×2＝大約15μA然而，如上所述近年來ROM的大小被增加了。例如，在一個(gè)典型的具有幾百字節(jié)大小的最新ROM中，每條數(shù)據(jù)線的負(fù)載電容大約為20pF。在此情況中，電流消耗IBL為IBL＝32×20×3×16×2＝大約61μA即使讀出裝置與常規(guī)微型計(jì)算機(jī)所采用的相類似，電流消耗最少也等于大約61μA，其相當(dāng)于現(xiàn)有技術(shù)的四倍。
上述的常規(guī)微型計(jì)算機(jī)具有一種結(jié)構(gòu)，即程序存儲存儲器的整個(gè)范圍即使在對應(yīng)于低能量消耗的低速操作期間也能夠被存取。因此，隨著由于功能增加而導(dǎo)致的程序存儲存儲器容量的增加，對應(yīng)于存儲器存取中充電/放電電流的電流消耗將增加而變得不可忽視。
本發(fā)明的一個(gè)目的是提供一種即使在程序存儲存儲器的容量隨著功能的增加而增加的情況下也能夠抑制電流消耗增加的微型計(jì)算機(jī)。
本發(fā)明的其他目的將在接下來的說明中被闡明。
一種適用本發(fā)明的微型計(jì)算機(jī)包括一個(gè)用于存儲一個(gè)程序的程序存儲器，一個(gè)能夠以高速和低速模式之一的模式進(jìn)行操作的中央處理單元，當(dāng)分別被提供高速和低速時(shí)鐘信號時(shí)其分別進(jìn)行高速和低速操作。一個(gè)用于當(dāng)中央處理單元以高速和低速模式之一的模式操作時(shí)向中央處理單元提供對應(yīng)于高速和低速模式之一的高速和低速時(shí)鐘信號之一的操作時(shí)鐘供給電路。中央處理單元包括一個(gè)用來產(chǎn)生用于從存儲器電路中讀取程序的一個(gè)程序地址的程序計(jì)數(shù)器和一個(gè)用來設(shè)置高速和低速模式中的不同模式以產(chǎn)生一個(gè)表示高速和低速模式中的一種模式的操作模式信號的操作模式設(shè)置寄存器。操作時(shí)鐘供給電路被連接到操作模式設(shè)置寄存器，用以當(dāng)操作模式信號表示了高速和低速模式中的一種模式時(shí)向中央處理單元提供高速和低速時(shí)鐘信號中的一種時(shí)鐘信號。
根據(jù)本發(fā)明，程序存儲器包括一個(gè)高速操作存儲器，其用來存儲一個(gè)由程序地址的第一預(yù)定地址范圍所讀取并被傳送到中央處理單元以使中央處理單元進(jìn)行高速操作的高速模式程序；一個(gè)低速操作存儲器，其用來存儲一個(gè)由程序地址的第二預(yù)定地址范圍所讀取并被傳送到中央處理單元以使中央處理單元進(jìn)行低速操作的低速模式程序。微型計(jì)算機(jī)另外還包括用來產(chǎn)生用于當(dāng)中央處理單元進(jìn)行低速操作時(shí)停止高速操作存儲器的操作的高速操作停止信號的存儲器操作控制裝置。
圖1為一種常規(guī)微型計(jì)算機(jī)的存儲器電路的電路圖；圖2為根據(jù)本發(fā)明的第一實(shí)施例的一種微型計(jì)算機(jī)的方框圖圖3為圖2所示的微型計(jì)算機(jī)的高速和低速ROM的存儲器映象圖；圖4所示為圖2所示的微型計(jì)算機(jī)的操作的一個(gè)例子的流程圖；圖5為圖2所示的微型計(jì)算機(jī)的讀取電路的一個(gè)例子的電路圖；圖6為根據(jù)本發(fā)明的第二實(shí)施例的微型計(jì)算機(jī)的方框圖；圖7所示為圖6所示的微型計(jì)算機(jī)的操作的一個(gè)例子的流程圖圖8為根據(jù)本發(fā)明的第三實(shí)施例的微型計(jì)算機(jī)的方框圖；圖9所示為圖8所示的微型計(jì)算機(jī)的操作一個(gè)例子的流程圖；及圖10所示為圖8所示的微型計(jì)算機(jī)的RAM的一個(gè)例子的電路圖；參照圖2，根據(jù)本發(fā)明的第一實(shí)施例的微型計(jì)算機(jī)包括一個(gè)用于存儲一個(gè)程序的存儲器電路1，一個(gè)CPU2，一個(gè)用于產(chǎn)生一個(gè)操作請求信號E的存儲器控制器3和一個(gè)用來根據(jù)操作模式設(shè)置信號M選擇外部時(shí)鐘CKL(32KHz)和CKH(20MHz)中的一個(gè)作為操作時(shí)鐘CK提供到CPU2的操作速度控制電路4。
存儲器電路1包括一個(gè)用于使用圖1的作為讀出電路的電流—讀出放大器101進(jìn)行高速操作的高速ROM 11(如后面的圖5所示)和一個(gè)使用動態(tài)讀出電路102(實(shí)際上等價(jià)于將電流—讀出放大器101從圖1的存儲器電路中移走所形成的部分)進(jìn)行低速操作的低速ROM 12。
CPU 2包括一個(gè)程序計(jì)數(shù)器21和一個(gè)用于設(shè)置高速或低速模式之一以產(chǎn)生操作模式設(shè)置信號M的操作模式設(shè)置寄存器22。
參照圖3，其簡要地顯示了存儲器電路1的一個(gè)存儲器映象示例，存儲器電路1的存儲容量為128K字節(jié)。地址10000(H)到18000(H)對應(yīng)于高速ROM 11，而地址18000(H)到20000(H)對應(yīng)于低速ROM 12，其中(H)表示十六進(jìn)制數(shù)系統(tǒng)。
現(xiàn)在將參照圖2和3對本實(shí)施例的操作進(jìn)行說明。首先，CPU 2中的程序計(jì)數(shù)器21傳送一條指令將地址A讀取到存儲器電路1的高速ROM 11和低速ROM 12中，參考上面提到的地址A的值，高速ROM 11和低速ROM 12向CPU 2提供一條程序代碼作為指令數(shù)據(jù)D。存儲器控制器3監(jiān)控上面所提到的地址A的值并根據(jù)地址A的值判斷是高速操作或低能耗操作。當(dāng)存儲器控制器3判定是高速操作時(shí)，存儲器控制器3傳送一個(gè)H電平(即，高電平)的操作請求信號E到高速ROM 11。當(dāng)存儲器控制器3判定是低能耗操作時(shí)，存儲器控制器3傳送一個(gè)L電平(即，低電平)的操作請求信號E到高速ROM 11。參考由CPU 2中的操作模式設(shè)置寄存器22所產(chǎn)生的操作模式設(shè)置信號M的值，操作速度設(shè)置電路4將32KHz的外部時(shí)鐘CKL切換到20MHz的外部時(shí)鐘CKH，反之亦然，并將其中的任一個(gè)作為操作時(shí)鐘CK傳送到CPU 2。
另外參照圖4，其顯示了此實(shí)施例的操作的一個(gè)流程圖，高速ROM11被用于高速操作中(步驟S1)。程序從地址00000(H)到18000(H)中被讀取出來并執(zhí)行預(yù)定的處理。接著，如果操作從高速操作變?yōu)榈湍芎牟僮?，則0被寫入操作模式設(shè)置寄存器22中以使操作模式設(shè)置信號M具有L電平，使得操作頻率(即時(shí)鐘CK的頻率)從20MHz變?yōu)?2KHz(步驟S2)。隨后，移到對應(yīng)于低速ROM 12的ROM地址從18000(H)到20000(H)(步驟S3)。在此情況中，一直監(jiān)控著地址A的值的存儲器控制器3，判斷到低能耗操作模式轉(zhuǎn)換的出現(xiàn)并向高速ROM 11提供L電平的操作請求信號E。結(jié)果，到高速ROM 11的電流供給被停止。
接著，在低能耗操作期間，存儲在ROM的18000(H)及其后地址中的程序被讀取出來并執(zhí)行操作(步驟S4，S5)。如果操作從低能耗操作變?yōu)楦咚俨僮?，則切換到對應(yīng)于高速ROM 11的00000(H)到18000(H)范圍的ROM地址(步驟S6)。在切換之后，存儲器控制器3判斷出高速操作模式并向高速ROM 11提供具有H電平的操作請求信號E。隨后，到高速ROM 11的電流供給被重新施加。在發(fā)散(divergence)之后，1被寫入操作模式設(shè)置寄存器22中以將操作頻率(即時(shí)鐘CK的頻率)從32KHz改變?yōu)?0MHz。隨后，高速操作被啟動(步驟S8)。
接下來參照圖5，其中所示為存儲器電路1的高速ROM 11，圖中與圖1所示的同樣的字符/數(shù)字對應(yīng)著相同的組件。高速ROM 11包括與現(xiàn)有技術(shù)相同的組件，即ROM單元M3和M5，電流—讀出放大器101，晶體管N13，N15，N16，P14，P17，P21和P22，“異或(NOR)”電路O24，和反相器I25。由于不再需要?jiǎng)討B(tài)讀出電路，所以選擇電路S26(圖1)被省略。由于不再需要預(yù)充電信號，“或(OR)”電路O27(圖1)，“與(AND)”電路A29和A30(圖1)，和晶體管P28(圖1)也被省略了。
在圖5中，將對其操作進(jìn)行說明。如果高速ROM被使用，則H電平的操作請求信號E被供給到高速ROM 11。在此情況中，“異或(NOR)”電路O23和O24通過反相器I25連在一起作為反相器以操作讀出放大器101。因此，ROM單元M3和M5的狀態(tài)可以被讀取。
接著，如果高速ROM 11被停止工作以抑制電流消耗，L電平的操作請求信號E被供給到高速ROM 11。響應(yīng)L電平的操作請求信號E，晶體管P21和P22變?yōu)閷?dǎo)通狀態(tài)。因此，節(jié)點(diǎn)X6和X18被賦予H電平，使得晶體管P7，P8，P14和P17切斷了到節(jié)點(diǎn)X10和X19的電流供給。另一方面，反相器I25傳送一個(gè)H電平的輸出使得“異或(NOR)”電路O23和O24結(jié)束作為反相器的操作。其結(jié)果是，到電流—讀出放大器101的電流供給被切斷，使得高速ROM 11的讀出放大器101的電流消耗等于0。
總結(jié)圖2，一種微型計(jì)算機(jī)包括一個(gè)用于存儲程序的程序存儲器，一個(gè)能夠以高速和低速之一的模式進(jìn)行操作的中央處理單元(2)，當(dāng)中央處理單元被分別提供給高速和低速時(shí)鐘信號(CKH和CKL)時(shí)，其分別進(jìn)行高速和低速操作，和一個(gè)操作時(shí)鐘供給電路(4)，用于當(dāng)中央處理單元以高速和低速的模式之一操作時(shí)，向中央處理單元提供對應(yīng)于高速或低速模式之一的高速或低速時(shí)鐘信號之一。
中央處理單元包括一個(gè)用來產(chǎn)生用于從存儲器中讀取程序的一個(gè)程序地址的程序計(jì)數(shù)器(21)和一個(gè)用來設(shè)置高速或低速模式之一以產(chǎn)生一個(gè)表示高速或低速模式之一的操作模式信號(M)的操作模式設(shè)置寄存器(22)。操作時(shí)鐘供給電路被連接到操作模式設(shè)置寄存器，用以當(dāng)操作模式信號表示了高速或低速模式之一時(shí)向中央處理單元提供高速或低速時(shí)鐘信號之一。
程序存儲器包括一個(gè)高速操作存儲器(11)，用于存儲一個(gè)由程序地址的第一預(yù)定地址范圍(圖3中的00000(H)-18000(H))所讀取并被傳送到中央處理單元以使中央處理單元進(jìn)行高速操作的高速模式程序，和一個(gè)低速操作存儲器(12)，用于存儲一個(gè)由程序地址的第二預(yù)定地址范圍(圖3中的18000(H)-20000(H))所讀取并被傳送到中央處理單元以使中央處理單元進(jìn)行低速操作的低速模式程序。
微型計(jì)算機(jī)還包括一個(gè)被連接到程序計(jì)數(shù)器的存儲器控制器(3)，其用于當(dāng)存儲器控制器檢測到程序地址的第二預(yù)定地址范圍時(shí)產(chǎn)生一個(gè)用于停止高速操作存儲器的操作的高速操作停止信號。當(dāng)存儲器控制器檢測到程序地址的第一預(yù)定地址范圍時(shí)，存儲器控制器另外還產(chǎn)生一個(gè)用于停止低速操作存儲器的操作的低速操作停止信號。
圖5中，高速操作存儲器是一個(gè)高速操作ROM(只讀存儲器)(11)，其包括用于存儲高速模式程序的ROM單元(M3，M5)和一個(gè)被用作從ROM單元中讀取高速模式程序時(shí)的讀出電路的電流—讀出放大器讀出電路(101)。
圖2中，低速操作存儲器是一個(gè)低能耗ROM(12)，其包括用于存儲低速模式程序的不同ROM單元(圖1中的M3，M5)和一個(gè)能耗低于高速操作ROM的位線充電/放電類型的低能耗讀出電路(圖1中的102)。低能耗讀出電路在從不同ROM單元中讀取低速模式程序時(shí)被用作另一個(gè)讀出電路。
接下來參考圖6，其以框圖形式顯示的本發(fā)明的第二實(shí)施例，其中用同樣的字符/數(shù)字表示與那些與圖2所示的組件相同的組件，圖6所示的本實(shí)施例與圖2所示的第一實(shí)施例的不同之處在于CPU 2被一個(gè)CPU2A所代替，CPU 2A另外包括一個(gè)存儲器控制寄存器23，用于產(chǎn)生由一條程序指令所寫的與H或L電平的任一個(gè)對應(yīng)的操作請求信號E，存儲器控制器3(如圖2)被去掉了。存儲器控制寄存器23包括一個(gè)觸發(fā)器或諸如此類的器件。
下面參照圖6及圖7所示的本實(shí)施例的處理流程圖對本實(shí)施例的工作原理進(jìn)行說明。這里，高速ROM 11的工作及停止不再是由存儲器控制器3通過地址監(jiān)控來進(jìn)行控制了。取而代之的是，工作及停止是通過根據(jù)來自CPU 2A的指令執(zhí)行程序及將H或L的任一個(gè)寫入存儲器控制寄存器23中來控制的。在本實(shí)施例中，到高速ROM 11的電流供給是根據(jù)存儲器控制寄存器23的內(nèi)容來進(jìn)行控制的。這使得控制與高速ROM 11的ROM地址無關(guān)。
首先，如果操作從高速操作(步驟S1)改變?yōu)榈湍芎牟僮?，則0被寫入操作模式設(shè)置寄存器22中以將操作頻率從20MHz改變?yōu)?2KHz(步驟S2)。接著，切換到低速ROM(步驟S3)。其后，0被寫入存儲器控制寄存器23中(步驟S31)。這樣，L電平的操作請求信號E被傳送到高速ROM 11使得到高速ROM 11的電流供給被停止，低能耗操作被啟動(步驟S4和S5)。
接著，當(dāng)操作從低能耗操作改變?yōu)楦咚俨僮鲿r(shí)，1被寫入存儲器控制寄存器23中(步驟S51)。操作請求信號E被賦予H電平，到高速ROM11的電流供給被重新啟動使得高速ROM 11再次開始其操作。在到高速ROM的切換完成之后(步驟S6)，1被寫入操作模式設(shè)置寄存器22中以將操作頻率從32KHz改變?yōu)?0MHz(步驟S7)。隨后，高速操作開始(步驟S8)。
總結(jié)圖6，存儲器控制寄存器(23)能夠作為一個(gè)包含在中央處理單元(2A)中的存儲器控制單元進(jìn)行操作，其用于當(dāng)中央處理單元進(jìn)行低速操作時(shí)產(chǎn)生用來停止高速操作存儲器操作的高速操作停止信號。
當(dāng)中央處理單元進(jìn)行高速操作時(shí)，存儲器控制單元另外還產(chǎn)生一個(gè)用于停止低速操作存儲器操作的低速操作停止信號。
接下來參見圖8以框圖形式所示的本發(fā)明的第三實(shí)施例，其中用同樣的字符/數(shù)字對應(yīng)于那些與圖6所示的組件相同的組件，圖8所示的本實(shí)施例與圖6所示的第二實(shí)施例的不同之處在于圖6的低速ROM 12被一個(gè)能夠通過諸如動態(tài)操作讀取數(shù)據(jù)的低能耗隨機(jī)存取存儲器(RAM)5和一個(gè)用于存儲所需程序的外部ROM 6所代替。
下面參照圖8及圖9所示的本實(shí)施例的處理流程圖對本實(shí)施例的工作原理進(jìn)行說明。如果操作從高速操作(步驟S1)改變?yōu)榈湍芎牟僮?，低能耗操作所需的程序從外部ROM 6被傳送到RAM 5(步驟S11)。在此情況中，在低能耗操作所需的程序可以從高速ROM 11傳送到RAM 5中。在完成了程序傳送后(步驟S12)，0被寫入操作模式設(shè)置寄存器22(步驟S2)中以將操作頻率從20MHz改變?yōu)?2KHz。隨后，切換到RAM 5(步驟S3)。0被寫入存儲器控制寄存器23(步驟S31)以停止高速ROM 11的操作并進(jìn)行低能耗操作(步驟S4，S5)。
接著，當(dāng)操作從低能耗操作改變?yōu)楦咚俨僮鲿r(shí)，1被寫入存儲器控制寄存器23中(步驟S51)以重新啟動高速ROM 11的操作。在高速ROM11開始操作之后，切換到高速ROM 11(步驟S6)。1被寫入存儲器控制寄存器23中以將操作頻率從32KHz改變?yōu)?0MHz(步驟S7)。隨后，高速操作開始(步驟S8)。
接下來參見圖10所示的低能耗RAM 5的電路圖，RAM 5包括RAM單元MA51和MA52，一個(gè)寫電路51，一個(gè)讀電路52，P溝道型晶體管P56，P57和P58，N溝道型晶體管N59，N60，N63和N64，一個(gè)反相器I78，一個(gè)“或(OR)”電路O73，和“與(AND)”電路A71和A72。
下面對其工作原理進(jìn)行說明。為了將程序傳送到RAM 5，程序的數(shù)據(jù)D從一條寫數(shù)據(jù)線W被輸送給寫電路51。在輸送完畢之后，CPU2將R/W信號線WR設(shè)置為L電平。通過反相器I78，寫電路51中的同步反相器I67和I68開始操作以將輸入數(shù)據(jù)D及其反相數(shù)據(jù)DB分別傳送到線Q和線QB。由此，數(shù)據(jù)被存儲進(jìn)由地址線A1和A2所選中的RAM單元MA51和MA52中的一個(gè)。
為了從RAM 5中讀出所存儲的數(shù)據(jù)，R/W信號線WR被設(shè)置為H電平。在此情況中，“或(OR)”電路O73通過反相器I78產(chǎn)生一個(gè)時(shí)鐘CP。當(dāng)時(shí)鐘CP具有L電平時(shí)，線Q和QB通過晶體管P56，P57和P58被預(yù)充電。當(dāng)時(shí)鐘CP具有H電平時(shí)，預(yù)充電結(jié)束。所選擇的RAM單元MA51和MA52中的一個(gè)由地址線A1和A2選中。RAM單元MA51和MA52所保存的值及其反相值被分別輸送到線Q和QB。線Q和QB被連接到讀電路52，RAM單元MA51和MA52的值被鎖存并通過讀數(shù)據(jù)線R被輸出。讀電路52是動態(tài)讀出類型，因此比高速讀出操作中所使用的電流—讀出放大器的電流消耗要少。
正如以上所說明的，現(xiàn)有技術(shù)中在存儲器容量為幾百K字節(jié)數(shù)量級的情況下即使在低速低能耗操作中，存儲器的能量消耗也大約等于61μA。
而根據(jù)本發(fā)明，程序存儲器被劃分使得在低速操作如待機(jī)期間，只有存儲了相應(yīng)程序的低速操作存儲器ROM被單獨(dú)使用以執(zhí)行程序。在此階段，到高速操作存儲器ROM的高能耗的電流供給被停止。采用這種結(jié)構(gòu)，在低能耗操作期間，幾十K字節(jié)的存儲器容量就已足夠。因此，即使程序的總長度增加了，存儲器的能量消耗也可以被抑制到大約15μA或更少。換句話說，即使程序的總長度增加了，低能耗的操作也是可能的。
總結(jié)圖8和圖10，低速操作存儲器是一個(gè)低能耗RAM(隨機(jī)存取存儲器)(5)，其包括RAM單元(MA51，MA52)的和一個(gè)位線充電/放電類型與高速操作ROM(11)相比能耗要低的低能耗讀出電路(52)。在從RAM單元讀取低速模式程序時(shí)，低能耗讀出電路被用作一個(gè)讀出電路。
如上所述，在根據(jù)本發(fā)明的微型計(jì)算機(jī)中，程序存儲器包括存儲了高速模式程序的高速操作存儲器，存儲了低速模式程序并在第二操作地址范圍讀取的低速操作存儲器，和用于一旦進(jìn)行低速操作便產(chǎn)生高速操作停止信號的存儲器操作控制裝置。因此，在低速操作如待機(jī)期間，低速操作存儲器ROM被單獨(dú)使用來執(zhí)行程序。在此期間，到高速操作存儲器ROM的電流供給被停止。由此，即使程序的總長度增加了，低能耗操作也是可能的。
權(quán)利要求
1.一種微型計(jì)算機(jī)，包括一個(gè)用于存儲程序的程序存儲器，一個(gè)能夠以高速和低速模式之一進(jìn)行操作的中央處理單元(2或2A)，當(dāng)高速和低速時(shí)鐘信號(CKH和CKL)分別提供給上述中央處理單元時(shí)，上述中央處理單元分別進(jìn)行高速和低速操作，和一個(gè)操作時(shí)鐘供給電路(4)，其用于當(dāng)上述中央處理單元以上述高速和低速模式之一的模式進(jìn)行操作時(shí)，相應(yīng)于上述上述高速和低速模式之一的模式提供上述高速和上述低速時(shí)鐘信號之一的時(shí)鐘信號給上述中央處理單元。上述中央處理單元包括一個(gè)用來產(chǎn)生用在上述程序存儲器的程序讀取中的一個(gè)程序地址的程序計(jì)數(shù)器(21)和一個(gè)用于設(shè)置上述高速和上述低速模式中之一以產(chǎn)生一個(gè)表示上述高速和低速模式之一的操作模式信號(M)的操作模式設(shè)置寄存器(22)，上述操作時(shí)鐘供給電路被連接到上述操作模式設(shè)置寄存器，用于當(dāng)上述操作模式信號代表了高速和低速模式之一時(shí)向上述中央處理單元提供上述高速和低速時(shí)鐘信號之一信號，其特征在于上述程序存儲器包括一個(gè)用于存儲一個(gè)由上述程序地址的第一預(yù)定地址范圍所讀取并被傳送到上述中央處理單元以使上述中央處理單元進(jìn)行上述高速操作的高速模式程序的高速操作存儲器(11)和一個(gè)用于存儲由上述程序地址的第二預(yù)定地址范圍所讀取并被傳送到上述中央處理單元以使上述中央處理單元進(jìn)行上述低速操作的低速模式程序的低速操作存儲器(12)；上述微型計(jì)算機(jī)另外還包括存儲器操作控制裝置(3或23)，其用于當(dāng)上述中央處理單元進(jìn)行上述低速操作時(shí)產(chǎn)生一個(gè)用于停止上述高速存儲器的操作的高速操作停止信號。
2.一種如權(quán)利要求1所要求的微型計(jì)算機(jī)，其特征在于上述存儲器操作控制裝置是一個(gè)存儲器控制器(3)，其被連接到上述程序計(jì)數(shù)器，用以當(dāng)上述存儲器控制器檢測到上述程序地址的第二預(yù)定地址范圍時(shí)產(chǎn)生上述高速操作停止信號。
3.一種如權(quán)利要求1所要求的微型計(jì)算機(jī)，其特征在于當(dāng)上述中央處理單元進(jìn)行上述高速操作時(shí)，上述存儲器操作控制裝置另外還產(chǎn)生一個(gè)用于停止上述低速操作存儲器的操作的低速操作停止信號。
4.一種如權(quán)利要求3所要求的微型計(jì)算機(jī)，其特征在于上述存儲器操作控制裝置是一個(gè)存儲器控制器(3)，其被連接到上述程序計(jì)數(shù)器用以當(dāng)上述存儲器控制器檢測到上述程序地址的上述第二預(yù)定地址范圍時(shí)產(chǎn)生上述高速操作停止信號及當(dāng)上述存儲器控制器檢測到上述程序地址的上述第一預(yù)定地址范圍時(shí)產(chǎn)生上述低速操作停止信號。
5.一種如權(quán)利要求1所要求的微型計(jì)算機(jī)，其特征在于上述存儲器操作控制裝置是一個(gè)包含在上述中央處理單元(2A)中的存儲器控制單元(23)，用以當(dāng)上述中央處理單元進(jìn)行上述低速操作時(shí)產(chǎn)生上述高速操作停止信號。
6.一種如權(quán)利要求5所要求的微型計(jì)算機(jī)，其特征在于當(dāng)上述中央處理單元進(jìn)行上述高速操作時(shí)，上述存儲器控制單元另外還產(chǎn)生一個(gè)用于停止上述低速操作存儲器的操作的低速操作停止信號。
7.一種如權(quán)利要求1所要求的微型計(jì)算機(jī)，其特征在于上述高速操作存儲器包括一個(gè)高速操作ROM(只讀存儲器)(11)，其包含用于存儲上述高速模式程序的ROM單元(M3，M5)和一個(gè)在從上述ROM單元中讀取上述高速模式程序時(shí)被用作讀出電路的電流—讀出放大器讀出電路(101)；上述低速操作存儲器包括一個(gè)低能耗ROM(12)，其包含用于存儲上述低速模式程序的不同ROM單元(M3，M5)和一種位線充電/放電比上述高速操作ROM能耗要低的類型的低能耗讀出電路(102)，上述低能耗讀出電路在從上述不同ROM單元讀取上述低速模式程序時(shí)被用作另一個(gè)讀出電路。
8.一種如權(quán)利要求1所要求的微型計(jì)算機(jī)，其特征在于上述高速操作存儲器包括一個(gè)高速操作ROM(只讀存儲器)(11)，其包含用于存儲上述高速模式程序的ROM單元(M3，M5)和一個(gè)在從上述ROM單元中讀取上述高速模式程序時(shí)被用作讀出電路的電流—讀出放大器讀出電流(101)；上述低速操作存儲器包括一個(gè)低能耗RAM(隨機(jī)存取存儲器)(5)，其包含RAM單元(MA51，MA52)的和一種位線充電/放電比上述高速操作ROM能耗要低的類型的低能耗讀出電路(52)，在從上述RAM單元中讀取上述低速模式程序時(shí)上述低能耗讀出電路被用作另一個(gè)讀出電路。
全文摘要
一種包括了一個(gè)程序存儲器且能夠以高速和低速模式之一操作的微型計(jì)算機(jī),當(dāng)CPU被分別提供高速和低速時(shí)鐘信號時(shí)可分別進(jìn)行高速和低速操作。程序存儲器包括高速和低速操作存儲器。存儲器控制器產(chǎn)生一個(gè)高速操作停止信號。時(shí)鐘供給電路CPU提供高速和低速時(shí)鐘信號之一。CPU包括一個(gè)操作模式設(shè)置寄存器,用于設(shè)置高速和低速模式之一作為操作模式信號(M)。對應(yīng)于操作模式信號,時(shí)鐘供給電路向CPU提供高速和低速時(shí)鐘信號之一。
文檔編號G11C7/00GK1198574SQ9810122
公開日1998年11月11日 申請日期1998年3月30日 優(yōu)先權(quán)日1997年3月31日
發(fā)明者引地博, 木本雅孝 申請人:日本電氣株式會社