專利名稱：攝像機系統(tǒng)及用于其的圖像用半導體存儲電路的制作方法
技術領域：
本發(fā)明涉及攝像機系統(tǒng)及圖像用半導體存儲電路，特別涉及利用動態(tài)隨機存取存儲器(DRAM)的圖像用半導體存儲電路。
對于現(xiàn)有的，DRAM所代表的具有國際標準的通用存儲器，因其控制方式是世界共同的，所以必須存在控制存儲器的通用控制器。而且，在普通的MPU內裝標準化的通用存儲器的控制器的情況較多。
另一方面，現(xiàn)在還沒有通用控制器，因此為使用非通用存儲器，只好用戶自己開發(fā)一個特制控制器。
現(xiàn)有的非通用存儲器是為了實現(xiàn)通用存儲器未能達到的要求而開發(fā)的。如果存儲器的內存信息可以由通用DRAM控制器或具有通用DRAM控制器的MPU直接存取的話，這種功能是非常有用途的。
即使非通用存儲器，基本上也是用通用存儲器設計的。從而對類似通用DRAM的控制輸入信號進行設計改進。然而，有時其控制方式不一定完全相同。
對由DRAM控制器產生的DRAM控制信號的定時或存儲器輸出進行鎖存的定時是固定的，所以對類似早期通有DRAM已作出改良的存儲器的控制一般是比較困難的。
由存儲器一側把信號發(fā)送給存儲器控制器或MPU，要求控制它們的動作，這就是本發(fā)明的基本思路。
下面說明采用現(xiàn)有方式的系統(tǒng)具體例。
作為個人計算機(以下記為PC)的人機接口有鍵盤和鼠標。近年來，另一種人機接口-數(shù)字式攝像機已顯露頭角。可以把由攝像機獲取的數(shù)字圖像傳送到PC中。
數(shù)字式攝像機通常使用叫作現(xiàn)場存儲器(以下記為FRAM)的專用存儲器(其動作后述)。

圖1中表示的是可向PC傳送數(shù)字圖像的攝像系統(tǒng)的簡單方框圖。
下面，闡述圖1中攝像系統(tǒng)的工作方式。
首先，對攝像部分A進行說明。圖像(a)是通過CCD(B)來獲取，并變成模擬數(shù)據(jù)(b)。該模擬數(shù)據(jù)在模/數(shù)轉換器(A/D)(C)中進行模數(shù)轉換，轉換成數(shù)字數(shù)據(jù)(C)，輸入到FRAM(G)中。通過存儲的數(shù)字圖像數(shù)據(jù)根據(jù)控制(D)的控制信號(d)，通過時間軸補償或濾波等數(shù)字圖像處理技術進行加工。
一方面，考慮與PC的接口時，因圖像數(shù)據(jù)非常龐大，就產生暫時儲存的緩沖器增多，傳送到PC中的時間過長等問題。從而有必要壓縮圖像數(shù)據(jù)，而且一般采用叫JPEG壓縮的壓縮裝置(實際上有各種各樣的壓縮方法，并不限于JPEG壓縮方法，但在這里，采用JPEG壓縮方法)。在JPEG壓縮中需要復雜的運算，采用MPU的情況比較多。
從而，為了JPEG壓縮，除現(xiàn)有的攝像部分之外，還需要MPU(H)和由MPU控制的通用DRAM(M，I，J)。作為通用DRAM20能使用可分為暫時緩沖器(M)，壓縮用數(shù)據(jù)緩沖器(I)，暫時存儲區(qū)(J)。
MPU(H)不能直接存取FRAM(G)，所以要求向暫時緩沖器(M)提前傳遞已儲存在FRAM(H)中的圖像信息(e)。臨時緩沖器(M)中的圖像信息(e’)通過MPU(H)受到壓縮，已壓縮的輸出數(shù)據(jù)(h)儲存在壓縮用數(shù)據(jù)緩沖器(I)中。作為工作時的暫存區(qū)使用暫時存儲區(qū)(J)。
已儲存在壓縮用數(shù)據(jù)緩沖器(I)中的壓縮數(shù)據(jù)(f)通過接口(k)傳送到PC中。壓縮數(shù)據(jù)(f)有時在攝像機內被釋放并傳送到FRAM中。
下面作為非通用存儲器的例子，對在電視有關系統(tǒng)中廣泛使用的FRAM進行說明。
圖3為現(xiàn)有FRAM電路圖。存儲單元θij(i＝1～m，j＝1～n)由電容和傳輸門組成。讀出放大器SAi(i＝1～m)是如圖3所示，串行存儲到單位A與多個的存儲單元相連的位線對BLi，BLi/和位線對BLi，BLi/連接。
位線對BLi，BLi/(i＝1～m)，在一端通過根據(jù)開關信號WTR開關的開關裝置Trib，Trib/(i＝1～m)，與寫入用數(shù)據(jù)寄存器單位Fi1(i＝1～m)相接，在另一端，通過根據(jù)開關信號RTR開關的開關部Tric，Tric/(i＝1～m)與讀出用數(shù)據(jù)寄存器Fi2(i＝1～m)相通。
寫入用數(shù)據(jù)寄存器單位Fi1(i＝1～m)是通過根據(jù)寫入用Y譯碼器裝置B的輸出WYi(i＝1～m)開關的開關裝置Tria，Tria/使之連接到與輸入啟動信號DIE輸入的輸入裝置D相連的數(shù)據(jù)傳送裝置(寫入數(shù)據(jù)總線對)WD，WD/上。輸入裝置D上連接著輸入端子DI。
讀出用數(shù)據(jù)寄存器單位Fi2(i＝1～m)是通過根據(jù)讀出用Y譯碼器裝置C的輸出RYi(i＝1～m)開關的開關裝置Trid，Trid/(i＝1～m)，使之連接到與輸出啟動信號DOE輸入的輸出裝置G相連的數(shù)據(jù)傳送裝置(讀出數(shù)據(jù)總線對)RD，RD/上。輸出裝置G上連接著輸出端子DO。
字線WLj(j＝1～n)通過寫入用X地址WYA和讀出用X地址RXA以及字線驅動信號PW所輸入的X譯碼器裝置E來選擇。
寫入用Y譯碼器裝置B中輸入寫入用Y地址WYA和Y地址驅動信號WCL，讀出用Y譯碼器裝置C中輸入讀出用Y地址RAY和讀出用Y地址驅動器信號RCL。
輸入外部Y地址信號YAD，輸出寫入用Y地址WYA以及讀出用Y地址RYA的Y地址緩沖器P由決定輸出地址是讀還是寫的控制信號SRW(若把Y地址緩沖器分為讀出用地址緩沖器和寫入用地址緩沖器的話，就不需要和讀出用地址取入信號RADE，寫入用地址取入信號WADE來控制。
輸入外部X地址信號XAD、輸出寫入用X地址WXA以及讀出用X地址RXA的X地址緩沖器Q，由決定輸出地址是讀還寫的控制信號SRW(X地址緩沖器分為讀出X地址緩沖器和寫入X地址緩沖器時是不必要的)和讀出用地址選取信號RADE，寫入用地址選取信號WADE來控制。
輸入本身為外部輸入信號的讀出時鐘信號RCLK、讀出啟動信號RE、寫入時鐘信號WCLK、寫入啟動信號WE和地址輸入啟動信號ADE輸入的存儲器控制信號產生裝置R輸出上述本身為存儲器控制信號的讀出用地址取入信號RADE、寫入用地址取入信號WADE，輸出啟動信號DOE、輸入啟動信號DIE、控制信號SRW、寫入用Y地址驅動信號WCL，讀出用Y地址驅動信號RCL、開關信號RTR、WTR以及字線驅動信號PW。
對如圖3所示的現(xiàn)有例中的FRAM的電路工作方式用圖5、圖6，按時間順序進行說明。
(1)讀出工作(參照圖5)在時刻t0，信號XAE，跟讀出時鐘信號RYAE同步變?yōu)楦唠娖?，取入外部地址信號XAD、YAD。然后，選擇字線WLn，存儲單元信息(即將要讀出的信息)加到位線對BLi，BLi/(i＝1～m)上。以上的動作叫作[讀出傳送]。
接著在時刻t1，開關信號RTR變?yōu)楦唠娖剑痪€對BLi，BLi/(i＝1～m)上的信息傳送到讀出用數(shù)據(jù)寄存器單位Fi2(i＝1～m)。
在時刻t2，自時刻t1開始的傳送結束，字線WLn下降。
在時刻t3，讀出啟動信號RE為高電平，DRAM部分回到復位狀態(tài)。
在時刻t4，與讀出時鐘信號RCLK同步，信號YR1上升，存儲在讀出用數(shù)據(jù)寄存器單位F12中的信息被傳送到讀出數(shù)據(jù)總線對RD，RD/上，由輸出裝置輸出信息DO。
在時刻t5，跟時刻t4一樣，與讀出時鐘信號RCLK同步，信號YR2上升，存儲在讀出用數(shù)據(jù)寄存器單位F22中的信息被傳送到讀出數(shù)據(jù)總線對RD，RD/上，由輸出裝置輸出信息DO。
到時刻t6為止重復上述動作，從而實現(xiàn)串行輸出。
(2)寫入工作(參照圖6)在時刻t0，跟寫入時鐘信號WCLK同步，信號XAE，WYA高電平狀態(tài)，取入外部地址信號XAD、YAD。
接著，在時刻t1，輸入啟動信號DIE變?yōu)楦?圖6中未表示)，已由輸入裝置輸入的輸入信息DI被傳送到寫入數(shù)據(jù)總線對WD，WD/上，并跟寫入時鐘信號WCLK同步，在信號YW1為高下，被傳送到寫入用數(shù)據(jù)寄存器單位F11中。
在時刻t2，跟時刻t1一樣，由于信號YW2跟寫入時鐘信號WCLK同步變?yōu)楦?，而把輸入信息DI傳送到F21中。
通過到時刻t3為止重復同樣的動作，與從時刻t1計數(shù)到第K個寫入時鐘信號WCLK的上升邊同步，輸入信息DI被傳送到寫入用數(shù)據(jù)寄存器單位FK1上。
在從時刻t3經過一定時間之后的時刻t4，被傳送到寫入用數(shù)據(jù)寄存器單位Fi1(i＝1～m)中的信息，由于時刻t3以后的寫入啟動信號WE的下降邊或其它外部信號，而變?yōu)楦叩拈_關信號WTR，而被傳送到位線對BLi，BLi/上，而且通過同時激活的字線WLn，再傳送到聯(lián)接在字線WLn上的DRAM存儲單元中。以上動作稱為[寫入傳送]。
最后，在時刻t5，向DRAM存儲單元的傳送完全結束，字線WLn下降，存儲電路完全處于復位狀態(tài)。
現(xiàn)有的FRAM存在不能直接從MPU的通用DRAM控制部分(或通用DRAM控制器)存到的問題。因此，有必要把儲存在FRAM的存儲單元中的圖像信息再次儲存取軸MPU的控制器部分控制的通用DRAM中。而且，臨時緩沖器(M)部分的存儲容量也無用。
若用DRAM控制器控制FRAM，這種優(yōu)點對現(xiàn)有的FRAM來說是不可能的。由于FRAM是以DRAM作為基礎設計的，所以加上類似控制上變更的接口電路。可見，會產生如下問題-因FRAM特有的電路方式，不能完全用通用DRAM控制器產生的控制信號使之進行存取。比如通用DRAM基本上是通過RAS/，LAS/兩種信號來控制，但MPU是在兩種信號變?yōu)橛行顟B(tài)后，在已確定的定時進行存儲器的輸出取入。但是存在FRAM有時不能輸出信號的問題。
在本發(fā)明中的攝像機系統(tǒng)中，在把數(shù)字圖像數(shù)據(jù)輸入到圖像用半導體存儲器電路，且由控制電路讀出儲存在該圖像用半導體存儲器電路中的數(shù)字數(shù)據(jù)的攝像機系統(tǒng)中，圖像用半導體存儲器電路設置有控制信號發(fā)生裝置，用于輸出進行讀出傳送或寫入傳送的間隙控制信號(等待信號)和通用存儲器接口裝置，用于接收通用半導體存儲器的控制信號。控制電路在未輸出控制信號時，根據(jù)通用半導體存儲器的控制信號，對上述圖像用半導體存儲器電路進行存取。
通用存儲器接口裝置可通過通用存儲器控制信號對圖像用半導體存儲器電路進行存取。而且，控制信號發(fā)生裝置給控制電路提供使圖像用半導體電路進行讀傳送或寫傳送的等待信號。
圖1為表示本發(fā)明中的攝像機系統(tǒng)圖；圖2為表示現(xiàn)有的攝像機系統(tǒng)圖；圖3為表示現(xiàn)有的FRAM圖；圖4為本發(fā)明中的FRAM圖；圖5為現(xiàn)有的FRAM的讀動作圖；圖6為現(xiàn)有的FRAM的寫入動作圖；圖7為本發(fā)明中的FRAM的讀出動作圖；圖8為本發(fā)明中的FRAM的寫入動作圖；圖9為本發(fā)明的第1實施例圖；圖10為本發(fā)明的第2實施例圖；圖11為本發(fā)明的第3實施例圖；圖12是本發(fā)明的第4實施例圖；圖13為本發(fā)明的第5實施例圖；圖14為本發(fā)明的第6實施例圖；圖15為本發(fā)明的第7實施例圖；圖16為本發(fā)明的第8實施例圖；圖17為本發(fā)明的第9實施例圖；圖18為本發(fā)明的第10實施例圖；圖19為本發(fā)明的第11實施例圖；圖20為本發(fā)明的第12實施例圖；圖21為本發(fā)明的第13實施例圖；圖22為本發(fā)明的第14實施例圖；首先，在本發(fā)明進行說明之前，先闡述發(fā)明的背景。
如現(xiàn)有的FRAM那樣，在把數(shù)據(jù)寄存器群(如圖3中的Fi1，F(xiàn)i2(i＝1～m))連接到DRAM存儲陣列上即可進行高速存取的存儲器中，工作的是DRAM本身，因此單靠控制通用DRAM所需的控制信號基本上就可以使之工作。但是，它是通過數(shù)據(jù)寄存器間接地向存儲器陣列中存取數(shù)據(jù)，在特征上進行跟DRAM不同的動作。從而，這種不同點禍害，就是在市場上能購買的DRAM控制器不能控制FRAM。比如寫操作中，如圖6所示需要寫傳送中所需的twD，而且，讀操作中，如圖5所示需要讀傳送中所需的tRD，這一點跟通用DRAM不同。
近幾年，隨著高性能MPU的急速普及，變成為內裝通用存儲器的控制器?？墒?，因為FRAM并不是通用存儲器，所以不支持。特別是，在數(shù)字式靜象攝像機中，有必要把儲存在FRAM中的圖像信息用MPU通過JPEG壓縮等法進行壓縮。但用MPU內裝的DRAM控制器不能存取FRAM，所以在現(xiàn)有技術中，為了壓縮FRAM內的信息，有必要傳送到通用DRAM中。對若DRAM的控制變成可能的話，F(xiàn)RAM問題就解決了。
FRAM跟一般通用DRAM不同的是，在寫存取中為寫傳送動作，以及在讀存取中為讀傳送動作(若具有自刷新時，則進行自刷新動作)?，F(xiàn)有的普通的DRAM控制器在控制動作過程中，特別在上述tRD期間不能等待存取(比如，通用DRAM中輸入地址后馬上輸出數(shù)據(jù)，因此控制器一側在輸入地址后要選通輸出。)而且，寫傳送動作(具有刷新功能時，進行自刷新動作)是FRAM的內部動作，從控制器一側(即上部)是不能判別的(存取動作有可能沖突)，所以用普通的DRAM控制器就不能控制FRAM。
其中，在DRAM控制器(或MPU)上安裝一種裝置，即從寫傳送信號及讀傳送信號中取等待周期，由FRAM發(fā)出等待控制器動作的wait信號的裝置，這是本發(fā)明的重點。
下面，邊參照圖4電路圖，邊說明把上述重點具體化的代表例的本發(fā)明的FRAM。
串行存儲10陣列H由多個串行存儲到單位A組成。而且，存儲單元單位θij(i＝1～m，j＝1～n)用電容和傳輸門組成。讀出放大器SAi(i＝1～m)，如圖4所示，串行存儲到單位A連接在連接多個存儲單元單位的位線對BLi，BLi/和位線對BLi，BLi/上。
位線對BLi，BLi/(i＝1～m)在一端，通過根據(jù)寫傳送信號WTR開關的開關裝置Trib，Trib/(i＝1～m)，連接到寫入用數(shù)據(jù)寄存器單位Fi1(i＝1～m)上去，另一端，通過根據(jù)讀傳送信號RTR開關的開關裝置Tric，Tric/(i＝1～m)，連接到讀出用數(shù)據(jù)寄存器單位Fi2(i＝1～m)上去。
寫入用數(shù)據(jù)寄存器單位Fi1(i＝1～m)，通過根據(jù)寫入用Y譯碼器裝置B的輸出WYi(i＝1～m)開關的開關裝置Tira，Tria/(i＝1～m)，連接到與輸入輸入啟動信號DIE的輸入裝置D相連的數(shù)據(jù)傳送裝置(寫數(shù)據(jù)總線對)WD，WD/上。輸入裝置D上連接著輸入端子DI。
讀出用數(shù)據(jù)寄存器單位Fi2(i＝1～m)，通過根據(jù)讀出用Y譯碼器裝置C的輸出RYi(i＝1～m)開關的開關裝置Trid，Trid/(i＝1～m)，連接到與輸入輸出啟動信號DOE的輸出裝置G相連的數(shù)據(jù)傳送裝置(讀數(shù)據(jù)總線對)RD，RD/上。輸出裝置G上連接著輸出端子DO。
字線WLj(i＝1～n)通過寫入用X地址WXA和讀出用X地址RXA以及輸入字線驅動信號Pn的X譯碼器裝置E來選擇。
向寫入用Y譯碼器裝置B輸入寫入用Y地址WYA，和Y地址驅動信號WCL，向讀出用Y譯碼器裝置C輸入讀出用Y地址RAY和讀出用Y地址驅動信號RCL。
輸入外部Y地址信號YAD，輸出寫入用Y地址WYA以及讀出用Y地址RAY的Y地址緩沖器P，通過決定輸出地址是讀還寫的控制信號SRW(若把Y地址緩沖器分為讀出用和寫入用緩沖器時，就不需要)、讀出用地址取入信號RADE和寫入用地址取入信號WADE來進行控制。
輸入外部X地址信號XAD，輸出寫入用X地址WXA，以及讀出用X地址RXA的X地址緩沖器Q，通過決定輸出地址是讀還是寫的控制信號SRW(若把X地址緩沖器分為讀出用和寫入用緩沖器時，就不需要)，讀出用地址取入信號RADE和寫入用地址取入信號WADE來控制。
輸入本身為典型的通用DRAM的外部控制信號的行地址選通信號RAS/、列地址選通信號CAS/、寫啟動信號WE/和輸出啟動信號OE的DRAM接口裝置T，為了以通用DRAM的外部控制信號控制FRAM，把通用DRAM的外部控制信號輸入到存儲器控制信號發(fā)生裝置R中。
輸入本身為外部輸入信號的讀出時鐘信號RCLK、讀出啟動信號RE、寫入時鐘信號WCLK、寫入啟動信號WE、地址輸入啟動信號ADE及DRAM接口裝置T的輸出信號的存儲器控制信號發(fā)生裝置R輸出作為上述存儲器控制信號的讀出用地址取入信號RADE、寫入用地址取入信號WADE、輸出啟動信號DOE、輸入啟動信號DIE、控制信號SRW、寫入用Y地址驅動信號WCL、讀出用Y地址驅動信號RCL、讀出傳送信號RTR、寫入傳送信號WTR、字線驅動信號PW以及具有自刷新功能時的自刷新信號SELF。
向Wait信號發(fā)生裝置S中輸入由存儲器控制信號發(fā)生裝置產生的控制信號(在這里，字線驅動信號PW、寫入傳送信號WTR、讀出傳送信號RTR，以及具有自刷新功能時的自刷新信號SELF)，產生作為外部輸出的等待信號WAIT。
下面，對如圖4所示的本發(fā)明中的FRAM的動作進行說明。
(1)讀動作如圖4所示的本發(fā)明中的FRAM讀出電路動作，通過圖7，按時間順序進行說明。本發(fā)明中的FRAM只是以通用DRAM控制信號使FRAM運行，因而基本上其存儲器動作跟現(xiàn)有的FRAM相同。不同點是，通用DRAM控制信號被利用于進行控制。
首先，在時刻t0，行地址選通信號RAS/下降，取入X地址XAD。根據(jù)該X地址XAD，字線WLM被選擇，相應的存儲單元被選擇從存儲單元來的信息在位線上被放大。
在時刻t1，列地址選通信號CAS/下降，取入Y地址YAD。此時，等待信號WAIT/下降。
在時刻t1以后經過了時間的時刻t2中，讀出傳送信號RTR上升，把與已在位線對上被放大的字線WLM相連的存儲單元信息傳送到讀出數(shù)據(jù)寄存器Fi2(i＝1～m)。經過一定時間，由X地址XAD，Y地址YAD指定的存儲器信息被輸出。(它成為串行存取模式的第1位)。
在時刻t3，列地址選通信號CAS/上升，同時等待信號WAIT也上升。然后，列地址選通信號CAS/象時鐘信號那樣，重復低、高、低的循環(huán)，在跟圖5闡述的一樣的內部電路動作中進行串行讀出。
(2)寫入動作對如圖4所示的本發(fā)明中的FRAM寫入電路動作，通過圖8，按時間順序進行說明。以通用DRAM控制信號使FRAM運行，因此其存儲器動作跟讀出動作一樣，基本上跟現(xiàn)有的FRAM相同。(不同點是，把通用DRAM控制信號利用于控制)。
首先，在時刻t0，行地址選通脈沖信號RAS/下降，取入X地址XAD。根據(jù)該X地址XAD，字線WLM被選擇，相應的存儲單元被選擇，從存儲單元的信息在位線上被放大。
在時刻t0和時刻t1之間，寫入啟動信號WE/下降，而變?yōu)閷懭肽Ｊ?。而且在時刻t1，列地址選通信號CAS/下降，取入Y地址YAD，這時，同時用輸入裝置D取入未圖示的輸入信息DI。該信息作為串行寫入的先頭數(shù)據(jù)傳送到由寫入用數(shù)據(jù)寄存器Fi1(i＝1～m)之中，所輸入的Y地址YAD指定的寄存器中。
接著在時刻t2，列地址選通信號CAS/上升，等待信號WAIT成為高電平。然后，列地址選通信號CAS/跟時鐘信號一樣，重復低、高、低的循環(huán)，以跟圖6中說明的相同的內部電路動作，對寫入用數(shù)據(jù)寄存器Fi1(i＝1～m)進行串行寫入。
在時刻t3，結束串行寫入，行地址選通信號RAS/、列地址選通信號CAS/和寫入啟動信號WE/上升，等待信號WAIT/下降。在此刻，向寫入用數(shù)據(jù)寄存器Fi1(i＝1～m)的串行寫入結束，但還未進行向DRAM存儲陣列的寫入。
在時刻t3，在向寫入用數(shù)據(jù)寄存器Fi1(i＝1～m)的寫入結束后的時刻t4，寫入傳送信號WTR變?yōu)楦唠娖?，從而進行從寫入用數(shù)據(jù)寄存器Fi1(i＝1～m)到DRAM存儲陣列的數(shù)據(jù)傳送。此時，根據(jù)輸入地址被選擇的字線WLN上升，在與該字線相連的存儲單元中寫入傳送數(shù)據(jù)。實際上，通過寫入傳送信號WTR傳送的傳送數(shù)據(jù)傳送到位線對BLi，BLi/(i＝1～m)上，通過讀出放大器被放大，再寫入到存儲單元中。
在時刻t5，寫入傳送結束，內部電路回到復位狀態(tài)，當下面的存儲器存取準備就緒時，等待信號WAIT/上升。
圖1是把圖4所示的FRAM應用在攝像機系統(tǒng)中時的例子。跟圖2的比較中可以知道，在本發(fā)明的攝像機系統(tǒng)中的DRAM部分，沒必要設置暫時緩沖器。無需設置暫時緩沖器的原因，結合攝像機系統(tǒng)的動作進行說明。
圖像(a)通過CCD(B)被取入，并成為模擬數(shù)據(jù)(6)。該模擬數(shù)據(jù)(6)通過模/數(shù)轉換器(A/D)(C)進行模數(shù)轉換成數(shù)字數(shù)據(jù)(c)，被輸入到FRAM(G)中。所儲存的數(shù)字圖像數(shù)據(jù)根據(jù)控制器(D)的控制信號(d)，通過時間軸補償、濾波等數(shù)字圖像技術進行加工。到這兒為止，跟現(xiàn)有的攝像機系統(tǒng)是一樣的。
為了JPEG壓縮，需要MPU(H)和由該MPU控制的通用DRAM(I，J)，這一點也跟現(xiàn)有的相同，但作為通用DRAM的功能，只有壓縮用數(shù)據(jù)緩沖器(I)和暫時存儲區(qū)。
MPU(H)從FRAM(G)接收等待信號WAIT的同時，也接收已儲存在FRAM(H)中的圖像信息(e)。從本發(fā)明中的FRAM(G)所具有的Wait信號發(fā)生裝置(N)輸出等待信號WAIT。該等待信號WAIT禁止MPU(H)在FRAM(G)進行寫入傳送或讀出傳送期間對FRAM(G)進行存取。而且，本發(fā)明中的FRAM(G)所具有的DRAM接口裝置(M)是通過通用DRAM控制信號使FRAM(G)工作，因此MPU(H)可以跟通用DRAM(I，J)一樣使FRAM(G)工作。
由MPU(H)受到壓縮，已被壓縮的輸出數(shù)據(jù)(h)儲存在壓縮用數(shù)據(jù)緩沖器(I)中。工作中作為工作區(qū)，暫時存儲區(qū)(J)被使用。已儲存在壓縮用數(shù)據(jù)緩沖器(I)中的壓縮數(shù)據(jù)(f)，通過接口(K)傳送到PC中。有時壓縮數(shù)據(jù)(f)在攝像機內被解凍傳送到FRAM中。
以上對本發(fā)明的概念性部分進行了說明。下面對具體的實施例進行說明。對于下面將要敘述的圖，為了簡單化不再詳述控制信號。
圖9為本發(fā)明的第1實施例的FRAM方框圖。
該實施例中，設置了需要中斷外部的存儲器存取控制時產生可利用的等待信號的Wait信號發(fā)生裝置S。該Wait信號發(fā)生裝置S具有在寫入傳送或讀出傳送期間，輸出等待信號的功能，同時使之連接到存儲器控制信號發(fā)生裝置R上。
還有，圖4中說明過的Y地址緩沖器P和X地址緩沖器Q，統(tǒng)稱為地址裝置P，外部地址用ADD來表示。而且存儲器控制信號發(fā)生裝置R的輸入信號統(tǒng)一地用S1表示。在下面的實施例中也進行同樣的省略。
倘采用第1實施例，為了使FRAM在寫入傳送、讀出傳送過程中輸出等待信號，作為禁止訪問FRAM的信號可以利用等待信號。
圖10為本發(fā)明的第2實施例方框圖。
在本實施例中，接收需要中斷時產生可利用的等待信號的Wait信號發(fā)生裝置S及通用存儲器的控制信號，且根據(jù)其接收的控制信號，設置控制FRAM的通用存儲器接口裝置T。Wait信號發(fā)生裝置S具有FRAM在進行寫入傳送、讀出傳送期間，輸出等待信號的功能，且跟通用存儲接口裝置T一起連接到存儲控制信號發(fā)生裝置R上。
通用存儲器接口裝置具有跟圖4中已說明的DRAM接口裝置同樣的功能。詳細動作說明，用圖7以及圖8進行了說明，從而省略。
還有向通用存儲接口裝置輸入的控制信號統(tǒng)一地用S2表示。下面的實施例中進行同樣的省略。
倘采用第2實施例，跟第1實施例一樣，因為FRAM在進行寫入傳送、讀出傳送期間，輸出等待信號，所以用為禁止訪問FRAM的信號，可以利用等待信號。而且，根據(jù)通用存儲器接口裝置，用在存儲器所用的控制信號可以使FRAM運行。
圖11為本發(fā)明的第3實施例的FRAM方框圖。
在本實施例中在第1實施例的FRAM中設置了自刷新裝置T。當需要中斷外部存儲器存取控制時產生可利用的等待信號的Wait信號發(fā)生裝置5，具有在FRAM進行寫入傳送、讀出傳送以及自刷新期間輸出等待信號的功能，同時使之連接到存儲器控制信號發(fā)生裝置R及自刷新裝置U上。
倘采用第3實施例，因為在FRAM進行寫入傳送、該出傳送以及自刷新期間輸出等待信號，所以作為禁止訪問FRAM的信號可以利用等待信號。
圖12為本發(fā)明的第4實施例的FRAM方框圖。
本實施例中，當需要中斷外部存儲器訪問控制時，接收產生可利用的等待信號的Wait信號發(fā)生裝置S以及通用存儲器的控制信號，根據(jù)該已收到的控制信號，設置控制FRAM的通用存儲器接口裝置T。Wait信號發(fā)生裝置S具有在FRAM進行寫入傳送、讀出傳送以及自刷新期間輸出等待信號的功能，同時跟通用存儲器接口裝置T一起連接到存儲器控制信號發(fā)生裝置R上。
通用存儲器接口裝置跟第2實施例是相同的。
倘采用第4實施例，跟第3實施例一樣，因為在FRAM進行寫入傳送、讀出傳送以及自刷新期間輸出等待信號，作為禁止訪問FRAM的信號可以利用等待信號。而且，根據(jù)通用存儲器接口裝置，用在存儲器所使用的控制信號可以使FRAM工作。
圖13為本發(fā)明的第5實施例的FRAM方框圖。
本實施例中，當需要中斷外部的存儲器存取控制時，接收產生可利用的等待信號的Wait信號發(fā)生裝置S以及通用存儲器的控制信號，且根據(jù)該已接收的控制信號，設置控制FRAM的通用存儲器接口裝置T。Wait信號發(fā)生裝置S具有在FRAM進行寫入傳送、讀出傳送期輸出等待信號的功能，同時跟通用存儲器接口裝置T一起連接到存儲器控制信號發(fā)生裝置R上。
進一步，本實施例中，在通用存儲器接口裝置T以及存儲器控制信號發(fā)生裝置R上連接外部切分信號輸入端子F/D。通用存儲器接口裝置T只在外部切分信號指示通用存儲器控制信號時才使輸入信號(通用存儲器控制信號)S2輸入到存儲器控制信號發(fā)生裝置R中。存儲器控制信號發(fā)生裝置R選擇通用存儲器控制信號S2并進行接收。外部切分信號指示FRAM用控制信號時，通用存儲器接口裝置T成為禁止狀態(tài)，存儲器控制信號發(fā)生裝置R選擇FRAM用控制信號S1并進行接收。此后的通用存儲器接口裝置的動作跟第2實施例一樣。
倘采用第5實施例，根據(jù)外部切分信號可明確接收FRAM用控制信號還是接收用通存儲器控制信號，由于可以控制存儲器控制信號發(fā)生裝置R以及通用存儲器接口裝置T，所以有可防止誤動作的優(yōu)點。其它的特征跟第2實施例相同。
圖14為本發(fā)明的第6實施例的FRAM方框圖。
本實施例是以擁有多個(本實施例中是n個)輸入裝置D及輸出裝置G(這些統(tǒng)稱為I/O)的FRAM為對象。Wait信號發(fā)生裝置S以及通用存儲器接口裝置T跟實施例5相同。
進一步，本實施例中設置了I/O禁止裝置V。I/O禁止裝置V具有當通用存儲器工作時必須工作的I/O個數(shù)變化時，使不需要的I/O處于禁止狀態(tài)的功能。
通用存儲器接口裝置T，在存儲器控制信號發(fā)生裝置R以及I/O禁止裝置V上連接外部切分信號輸入端子F/D。通用存儲器接口裝置T以及存儲器控制信號發(fā)生裝置R的動作跟第5實施例相同。
I/O禁止裝置V在外部切分信號指示FRAM用控制信號時，使所有的I/O處于啟動狀態(tài)。相反，當外部切分信號指示通用存儲器控制信號時，I/O禁止裝置V使通用存儲器動作中不必要的I/O處于禁止狀態(tài)。其它裝置的動作跟第5實施例相同。
倘采用第6實施例，除第5實施例所具有的特征之外，在擁有多個I/O的FRAM中設置I/O禁止裝置V，因此可以使在通用存儲器動作中不必要的I/O處于禁止狀態(tài)。
圖15為本發(fā)明的第7實施例的FRAM方框圖。
本實施例中，除第6實施例的基礎外，設置了控制信號切分裝置W。控制信號切分裝置W上連接著輸入FRAM用控制信號和通用存儲器控制信號的輸入端子S12的同時，連接著外部切分信號輸入端子F/D?？刂菩盘柷蟹盅b置W根據(jù)外部切分信號，判斷輸入FRAM用控制信號或者通用存儲器控制信號中的哪一種信號，若輸入FRAM用控制信號時，就把它輸入到存儲器控制信號發(fā)生裝置R中，若輸入通用存儲器控制信號時，就把它輸入到通用存儲器接口裝置T中。根據(jù)需要，控制信號切分裝置W可以使通用存儲器接口裝置T處于禁止狀態(tài)。其它裝置的動作跟第6實施例相同。
倘采用第7實施例，除第6實施例的優(yōu)點外，具有共用存儲器控制信號的輸入端子的優(yōu)點。
圖16是本發(fā)明的第8實施例的FRAM方框圖。
本實施例中，F(xiàn)RAM具有讀/寫共用的Y譯碼器裝置BC，讀/寫共用的數(shù)據(jù)寄存器及輸入/出裝置DG這一點與第1實施例不同，此外，都跟第1實施例相同。讀/寫共用的譯碼器裝置、數(shù)據(jù)寄存器以及輸入/出裝置的動作跟現(xiàn)有的裝置相同，所以省略其說明。而且，其它部分跟第1實施例相同，所以也省略其說明。
圖17為本發(fā)明的第9實施例的FRAM方框圖。
本實施例中，F(xiàn)RAM具有讀/寫共用的Y譯碼器裝置BC，讀/寫共用的數(shù)據(jù)寄存器F以及輸入/出裝置DG這一點與第2實施例不同，此外都跟第2實施例相同。讀/寫共用譯碼器裝置、數(shù)據(jù)寄存器以及輸入/出裝置的動作跟現(xiàn)有的裝置相同，所以省略其說明。而且其它部分跟第2實施例相同，所以也省略其說明。
圖18為本發(fā)明的第10實施例的FRAM方框圖。
本實施例中，F(xiàn)RAM具有讀/寫共用的Y譯碼器裝置BC，讀/寫共用的數(shù)據(jù)寄存器F以及輸入/出裝置DG，這一點與第3實施例不同，此外跟第3實施例相同。讀/寫共用的譯碼器裝置、數(shù)據(jù)寄存器及輸入/出裝置的動作跟現(xiàn)有的裝置相同，所以省略其說明。而且其它部跟第3實施例相同，所以也省略其說明。
圖19為本發(fā)明的第11實施例的FRAM方框圖。
本實施例中，F(xiàn)RAM具有讀/寫共用的Y譯碼器裝置BC、讀/寫共用的數(shù)據(jù)寄存器F以及輸入/出裝置DG這一點與第4實施例不同，此外都跟第4實施例相同。讀/寫共用的譯碼器裝置、數(shù)據(jù)寄存器以及輸入/出裝置的動作跟現(xiàn)有裝置相同省略其說明。而且，其它部分跟第4實施例相同也省略其說明。
圖20為本發(fā)明的第12實施例的FRAM方框圖。
本實施例中，F(xiàn)RAM具有讀/寫共用的Y譯碼器裝置BC、讀/寫共用的數(shù)據(jù)寄存器F以及輸入/出裝置DG。這一點與第5實施例不同，此外都跟第5實施例相同。讀/寫共用的譯碼器裝置、數(shù)據(jù)寄存器以及輸入/出裝置的動作跟現(xiàn)有裝置相同省略其說明。而且其它部分跟第5實施例相同也省略其說明。
圖21為本發(fā)明的第13實施例的FRAM方框圖。
本實施例中， FRAM具有讀/寫共用的Y譯碼器裝置BC、讀/寫共用的數(shù)據(jù)寄存器F以及輸入/出裝置DG0-DGn這一點與第6實施例不同，此外部跟第6實施例相同。讀/寫共用的譯碼器裝置、數(shù)據(jù)寄存器以及輸入/出裝置的動作跟現(xiàn)有裝置相同，所以，省略其說明。而且，其它部分跟第6實施例相同也省略其說明。
圖22為本發(fā)明的第14實施例的FRAM方框圖。
本實施例中，F(xiàn)RAM具有讀/寫共用的Y譯碼器裝置BC、讀/寫共用的數(shù)據(jù)寄存器F以及輸入/出裝置DG0-DGn這一點與第7實施例不同，此外跟第7實施例相同。讀/寫共用的譯碼器裝置、數(shù)據(jù)寄存器以及輸入/出裝置的動作跟現(xiàn)有的裝置相同，可以省略其說明，而且，其它部分跟第7實施例相同，也省略其說明。
如上所述，本發(fā)明的圖像用半導體存儲器電路，適用于利用DRAM等通用存儲陣列，構成儲存CCP等攝像系統(tǒng)所取入的圖像信息的存儲器電路。
權利要求
1.一種攝像機系統(tǒng)，把數(shù)字圖像數(shù)據(jù)輸入到圖像用半導體存儲器電路中，且通過控制電路讀出已儲存在該圖像用半導體存儲器電路中的數(shù)字數(shù)據(jù)，其特征在于上述圖像用半導體存儲器電路具有在進行讀出傳送或寫入傳送的期間輸出控制信號的控制信號發(fā)生裝置和接收通用半導體存儲器的控制信號的通用存儲器接口裝置，且當上述控制電路不輸出上述控制信號時，根據(jù)通用半導體存儲器的控制信號，對上述圖像用半導體存儲器電路進行存取。
2.一種圖像用半導體控制器電路，其特征在于具有存儲數(shù)字數(shù)據(jù)的存儲陣列，該陣列具有與X譯碼器裝置、寫入用Y譯碼器裝置、與該寫入用Y譯碼器相連的寫入用數(shù)據(jù)寄存器、讀出用Y譯碼器裝置、與該讀出用Y譯碼器裝置相連的讀出用數(shù)據(jù)寄存器；地址產生裝置，通過輸入端子接受外部地址，根據(jù)外部地址把地址提供給上述寫入用Y譯碼器裝置，讀出用Y譯碼器裝置以及X譯碼器裝置；輸入裝置，具有輸入端子且與上述寫入用數(shù)據(jù)寄存器相連；輸出裝置，具有輸出端子且與上述讀出用數(shù)據(jù)寄存器相連；存儲器控制信號發(fā)生裝置，接收從外部來的圖像用存儲器控制信號，且與上述寫入用Y譯碼器裝置、讀出用Y譯碼器裝置、X譯碼器裝置、輸入裝置以及輸出裝置相連，且產生用于進行存儲器存取的控制信號；以及等待信號發(fā)生裝置，與該存儲器控制信號發(fā)生裝置相連，在上述存儲陣列進行讀出傳送工作或寫入傳送工作期間，向外部輸出等待信號。
3.根據(jù)權利要求2所述的圖像用半導體存儲器電路，其特征在于還具有通用存儲器接口裝置，該裝置與上述存儲器控制信號發(fā)生裝置相連；接收通用存儲器的控制信號，把該信號提供給上述存儲器控制信號發(fā)生裝置。
4.根據(jù)權利要求2所述的圖像用半導體存儲器電路，其特征在于還具有自刷新裝置，所述自刷新裝置與上述存儲器控制信號發(fā)生裝置以及上述等待信號發(fā)生裝置相連，且自刷新圖像用半導體存儲器電路，并且，上述等待信號發(fā)生裝置在上述存儲際到進行讀出傳送動作或寫入傳送動作或者自刷新動作期間向外部輸出等待信號。
5.根據(jù)權利要求3所述的圖像用半導體存儲器電路，其特征在于還具有自刷新裝置，所述自刷新裝置與上述存儲器控制信號發(fā)生裝置以及上述等待信號發(fā)生裝置相連，且自刷新圖像用半導體存儲器電路，并且，上述等待信號發(fā)生裝置在存儲際到進行讀出傳送動作或寫入傳送動作或自刷新動作期間，向外部輸出等待信號。
6.根據(jù)權利要求3所述的圖像用半導體存儲器電路，其特征在于，還具有外部切分信號輸入端子，所述端子與上述存儲器控制信號發(fā)生裝置以及上述通用存儲器接口裝置相連，且接收用于識別從外部來的輸入信號是上述圖像用存儲器控制信號還是通用存儲器的控制信號的外部切分信號。
7.根據(jù)權利要求6所述的圖像用半導體存儲器電路，其特征在于還具有I/O禁止裝置，分別具有多個上述輸入裝置及輸出裝置，對應于上述外部切分信號，使上述多個輸入裝置及輸出裝置之中的至少一部分處于禁止狀態(tài)。
8.根據(jù)權利要求5所述的圖像用半導體存儲器電路，其特征在于還具有控制信號切分裝置，所述切分裝置具有共同接收上述圖像用存儲器控制信號以及通用存儲器的控制信號的輸入端子，響應上述外部切分信號識別用共同端子接收的信號是上述圖像用存儲器控制信號還是通用存儲器的控制信號，且若是圖像用存儲器控制信號就輸入到上述存儲器控制信號發(fā)生裝置，若是上述通用存儲器控制信號就輸入到上述通用存儲器接口裝置中。
9.一種圖像用半導體存儲器電路，其特征在于具有存儲數(shù)字數(shù)據(jù)的存儲陣列，具有X譯碼器裝置、Y譯碼器裝置和與該Y譯碼器裝置相連的數(shù)據(jù)寄存器；地址發(fā)生裝置，通過輸入端子接收外部地址，且給Y譯碼器裝置及X譯碼器裝置提供基于外部地址的地址；輸入/出裝置，具有輸入/出端子，且與上述數(shù)據(jù)寄存器相連；存儲器控制信號發(fā)生裝置，接收從外部來的圖像用存儲器控制信號，且與上述Y譯碼器裝置。X譯碼器裝置以及輸入/出裝置相連，而且產生用于進行存儲器存取的控制信號；以及等待信號發(fā)生裝置，與該存儲器控制信號發(fā)生裝置相連，且在上述存儲陣列進行讀出傳送動作或寫入傳送動作期間，向外部輸出等待信號。
10.根據(jù)權利要求9所述的圖像用半導體存儲器電路，其特征在于還具有通用存儲器接口裝置，與上述存儲器控制信號發(fā)生裝置相連，且接收通用存儲器控制信號，供給上述存儲器控制信號發(fā)生裝置。
11.根據(jù)權利要求9所述的圖像用半導體存儲器電路，其特征在于還具有自刷新裝置，所述自刷新裝置與上述存儲器控制信號發(fā)生裝置及上述等待信號發(fā)生裝置相連，且自刷新圖像用半導體存儲器電路，而且，上述等待信號發(fā)生裝置在上述存儲陣列進行讀出傳送動作或寫入傳送動作或自刷新動作期間，向外部輸出等待信號。
12.根據(jù)權利要求10所述的圖像用半導體存儲器電路，其特征在于還具有自刷新裝置，所述自刷新裝置與上述存儲器控制信號發(fā)生裝置及上述等待信號發(fā)生裝置相連，且自刷新圖像用半導體存儲器電路，而且，上述等待信號發(fā)生裝置在上述存儲陣列進行讀出傳送動作或寫入傳送動作或自刷新動作期間，向外部輸出等待信號。
13.根據(jù)權利要求10所述的圖像用半導體存儲器電路，其特征在于還具有外部切分信號輸入端子，該端子與上述存儲器控制信號發(fā)生裝置及上述通用存儲器接口裝置相連，且接收用于識別從外部的輸入信號是上述圖像用存儲器控制信號還是通用存儲器控制信號的外部切分信號。
14.根據(jù)權利要求13所述的圖像用半導體存儲器電路，其特征在于還具有I/O禁止裝置，所述禁止裝置分別具有上述多個輸入裝置及輸出裝置，響應上述外部切分信號，使在上述多入輸入裝置及輸出裝置之中至少一部分處于禁止狀態(tài)。
15.根據(jù)權利要求12中的圖像用半導體存儲器電路，其特征在于還具有控制信號切分裝置，所述切分裝置具有共同接收上述圖像用存儲器控制信號及通用存儲器控制信號的輸入端子，且響應外部切分信號識別共同端子接收的信號是上述圖像用存儲器控制信號還是通用存儲器控制信號，若是圖像用存儲器控制信號就輸入到上述存儲器控制信號發(fā)生裝置，若是上述通用存儲器控制信號就輸入到上述通用存儲器接口裝置。
全文摘要
數(shù)字圖像數(shù)據(jù)輸入到半導體圖像存儲電路(G),由控制器(H)讀出存儲的數(shù)字數(shù)據(jù)。半導體圖像存儲電路(G)具有一個控制信號發(fā)生器(N)和一個通用存儲器接口裝置(M),控制信號發(fā)生器在讀出或寫入轉換期間輸出一個控制信號(WAIT);接口裝置(M)用于接收通用半導體存儲器的控制信號(e)。當不輸出控制信號(WAIT)時,控制器(H)根據(jù)通用半導體存儲器的控制信號(e)對電路(G)進行存取。
文檔編號G11C11/401GK1189235SQ97190365
公開日1998年7月29日 申請日期1997年4月16日 優(yōu)先權日1996年4月16日
發(fā)明者高杉敦 申請人:沖電氣工業(yè)株式會社