本申請要求2015年5月13日提交的題為“EARLY READ TERMINATION/SKIP READ FOR DYNAMIC READ VALLEY SEARCH IN NON-VOLATILE MEMORY”的美國臨時(shí)專利申請第62/160,751號的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文中。

技術(shù)領(lǐng)域

本公開半導(dǎo)體存儲(chǔ)器領(lǐng)域，尤其涉及非易失性存儲(chǔ)器中的動(dòng)態(tài)讀取低谷搜索。

背景技術(shù)：

半導(dǎo)體存儲(chǔ)器在各種電子設(shè)備如蜂窩電話、數(shù)字?jǐn)z像裝置、個(gè)人數(shù)字助理、醫(yī)療電子設(shè)備、移動(dòng)計(jì)算設(shè)備以及非移動(dòng)計(jì)算設(shè)備中被廣泛使用。半導(dǎo)體存儲(chǔ)器可以包括非易失性存儲(chǔ)器或易失性存儲(chǔ)器。即使在非易失性存儲(chǔ)器未連接至電源(例如，電池)時(shí)非易失性存儲(chǔ)器也允許存儲(chǔ)和保留信息。非易失性存儲(chǔ)器的示例包括閃速存儲(chǔ)器(例如，NAND型和NOR型閃速存儲(chǔ)器)以及電可擦除可編程只讀存儲(chǔ)器(EEPROM)。

一些非易失性存儲(chǔ)元件具有用于存儲(chǔ)信息的電荷存儲(chǔ)區(qū)。一個(gè)示例為存儲(chǔ)表示數(shù)據(jù)狀態(tài)的電荷的電介質(zhì)電荷俘獲材料。另一示例是存儲(chǔ)表示數(shù)據(jù)狀態(tài)的電荷的導(dǎo)電浮柵。電荷的量會(huì)影響非易失性存儲(chǔ)元件的閾值電壓，其中每個(gè)非易失性存儲(chǔ)元件可以存儲(chǔ)一位或更多位。例如，每個(gè)數(shù)據(jù)狀態(tài)可以由閾值電壓的獨(dú)特范圍來表示。在一種技術(shù)中，在每個(gè)閾值電壓范圍之間存在間隙。

在一個(gè)可能的處理中，將非易失性存儲(chǔ)元件編程至與其目標(biāo)數(shù)據(jù)狀態(tài)對應(yīng)的目標(biāo)閾值電壓。在編程期間，測試閾值電壓以驗(yàn)證該閾值電壓在期望范圍以內(nèi)(或者至少高于驗(yàn)證目標(biāo)閾值電壓)。然而，一些非易失性存儲(chǔ)元件可以具有在其預(yù)期的閾值電壓范圍以外的閾值電壓。這可能發(fā)生在 緊接編程之后，或者非易失性存儲(chǔ)元件的閾值電壓可以隨時(shí)間漂移。

每個(gè)數(shù)據(jù)狀態(tài)具有與其相關(guān)聯(lián)的讀取電平。讀取電平通常在相鄰的閾值電壓范圍之間。然而，由于閾值電壓漂移，理想的讀取電平可能需要隨時(shí)間改變。有時(shí)將這稱為確定動(dòng)態(tài)讀取電平。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本公開，提供一種非易失性存儲(chǔ)裝置，包括：多個(gè)非易失性存儲(chǔ)元件；與所述多個(gè)非易失性存儲(chǔ)元件通信的讀取調(diào)節(jié)電路裝置，其中，所述讀取調(diào)節(jié)電路裝置包括：讀取電路，其被配置成以參考電平的集合來讀取所述多個(gè)非易失性存儲(chǔ)元件的組；比較電路，其被配置成：在所述讀取電路以所述集合中除參考電平對中的參考電平以外的參考電平來讀取非易失性存儲(chǔ)元件組時(shí)，對以所述對中的一個(gè)參考電平讀取所述組的結(jié)果與以所述對中的另一參考電平讀取所述組的結(jié)果進(jìn)行比較；以及確定電路，其被配置成：基于對以所述參考電平對中的一個(gè)參考電平讀取所述組的結(jié)果與以所述參考電平對中的另一參考電平讀取所述組的結(jié)果的比較，確定經(jīng)調(diào)節(jié)的讀取電平。

根據(jù)本公開，提供一種方法，包括：以參考電平的有序集合中的參考電平來感測非易失性存儲(chǔ)元件組，包括以逐步更高的參考電平來感測或者以逐步更低的參考電平來感測；存儲(chǔ)以參考電平的所述有序集合感測所述組的結(jié)果；針對所述有序集合中的一對或更多對相鄰參考電平，確定所述組中的非易失性存儲(chǔ)元件是否具有在所述相鄰參考電平的對之間的閾值電壓，同時(shí)針對以所述集合中除所述對中的參考電平以外的另一參考電平進(jìn)行感測建立條件；確定所述組中具有在每個(gè)對中的兩個(gè)參考電平之間的閾值電壓的非易失性存儲(chǔ)元件的計(jì)數(shù)；以及基于所述計(jì)數(shù)確定動(dòng)態(tài)讀取電平。

附圖說明

在不同附圖中，具有相同附圖標(biāo)記的元件指代公共部件。

圖1是3D堆疊式非易失性存儲(chǔ)器裝置的透視圖；

圖2是諸如圖1的3D堆疊式非易失性存儲(chǔ)器裝置的存儲(chǔ)器裝置的功能框圖；

圖3是單獨(dú)的感測塊的框圖；

圖4A是具有兩個(gè)平面的存儲(chǔ)器結(jié)構(gòu)的框圖；

圖4B描繪了存儲(chǔ)器單元的塊的一部分的俯視圖；

圖4C描繪了存儲(chǔ)器單元的塊的一部分的橫截面圖；

圖4D描繪了選擇柵層和字線層的視圖；

圖4E是存儲(chǔ)器單元的豎直列的橫截面圖；

圖5A示出了當(dāng)每個(gè)存儲(chǔ)器單元存儲(chǔ)三位數(shù)據(jù)時(shí)存儲(chǔ)器單元陣列的、與數(shù)據(jù)狀態(tài)對應(yīng)的示例V_T分布；

圖5B示出了V_T分布可以部分地交疊；

圖6示出了圖5B中的數(shù)據(jù)狀態(tài)中的兩個(gè)數(shù)據(jù)狀態(tài)的閾值電壓分布；

圖7A描繪了讀取調(diào)節(jié)電路裝置的一種實(shí)施方式的框圖；

圖7B是確定動(dòng)態(tài)讀取電平的處理的一種實(shí)施方式的流程圖；

圖7C描繪了在圖7B的處理中可以使用的參考電平的集合的一個(gè)示例；

圖7D示出了在圖7B的處理的步驟702期間可以對存儲(chǔ)器單元的控制柵施加的示例字線電壓；

圖8是確定動(dòng)態(tài)讀取電平的處理的一種實(shí)施方式的流程圖；

圖9是描繪了一種實(shí)施方式的感測電路裝置的示意圖；

圖10是描述了感測存儲(chǔ)器單元和比較感測的結(jié)果的一種實(shí)施方式的處理的流程圖；

圖11包含在論述圖10的處理時(shí)提及的定時(shí)信號；以及

圖12描繪了可以用于對兩個(gè)數(shù)據(jù)鎖存器集合中的結(jié)果進(jìn)行比較的硬件的一種實(shí)施方式的框圖。

具體實(shí)施方式

本文中公開了用于針對非易失性存儲(chǔ)元件確定動(dòng)態(tài)讀取電平的技術(shù)。由于數(shù)據(jù)保持問題，非易失性存儲(chǔ)元件的閾值電壓(V_T)可能偏移。因此，讀取電平(CGRV)應(yīng)當(dāng)被改變/更新以反映V_T偏移。用于找到新的 讀取電平的一種技術(shù)是進(jìn)行低谷搜索。低谷搜索指的是在兩個(gè)相鄰閾值電壓分布之間的低谷。低谷搜索可以包括進(jìn)行多次讀取以找到兩個(gè)相鄰閾值電壓分布之間的低谷。新的讀取電平可以是基于低谷的位置。在一種可能的技術(shù)中，低谷搜索包括確定關(guān)于具有在由兩個(gè)讀取電平限定的閾值電壓窗口內(nèi)的閾值電壓的非易失性存儲(chǔ)元件的計(jì)數(shù)?？梢葬槍θ舾砷撝惦妷捍翱谥貜?fù)此處理，以使得確定若干計(jì)數(shù)。在本文中可以將確定計(jì)數(shù)的處理稱為“掃描”。

由于讀取的數(shù)量以及每次讀取所需的時(shí)間，導(dǎo)致進(jìn)行低谷搜索是耗時(shí)的。此外，掃描會(huì)相當(dāng)大地增加時(shí)間。在一種實(shí)施方式中，掃描可以隱藏在讀取內(nèi)，這節(jié)省了時(shí)間。在一種實(shí)施方式中，至少部分地在針對以另一參考電平進(jìn)行感測而建立條件時(shí)執(zhí)行與以兩個(gè)參考電平進(jìn)行的讀取相關(guān)聯(lián)的掃描。

如所注意到的那樣，動(dòng)態(tài)讀取低谷搜索(也稱為低谷搜索)可以進(jìn)行多次讀取以找到閾值電壓分布之間的低谷，從而識(shí)別新的CGRV應(yīng)當(dāng)在何處。本文中提出的技術(shù)可以減少在低谷搜索中所需的讀取的數(shù)量。這可以減小讀取干擾。減少讀取的數(shù)量還允許減小各次讀取之間的間隙(以及在一些讀取中加回)的選擇，以便在不犧牲范圍的情況下增加分辨率。替選地，可以在不犧牲分辨率的情況下加寬范圍。

一種實(shí)施方式包括具有下述讀取電路的非易失性存儲(chǔ)裝置，該讀取電路被配置成以參考電平對來讀取非易失性存儲(chǔ)元件組。注意，這些讀取可以在不同時(shí)間進(jìn)行。非易失性存儲(chǔ)裝置還具有比較電路，該比較電路被配置成：在讀取電路以不同的參考電平讀取非易失性存儲(chǔ)元件組時(shí)，對以參考電平對讀取該組的結(jié)果進(jìn)行比較。通過在讀取電路以不同的參考電平讀取非易失性存儲(chǔ)元件組時(shí)對以參考電平的對讀取該組的結(jié)果進(jìn)行比較，節(jié)省了時(shí)間。注意，可以針對其他參考電平的對重復(fù)讀取和比較。還注意，對結(jié)果進(jìn)行比較可以包括掃描的至少一部分，如以上所注意到，掃描會(huì)是耗時(shí)的。非易失性存儲(chǔ)裝置還具有確定單元，該確定單元被配置成基于對針對不同參考電平對的結(jié)果的比較來確定經(jīng)調(diào)節(jié)的讀取電平。

在一種實(shí)施方式中，讀取電路以參考電平的集合來讀取非易失性存儲(chǔ)元件。在一種實(shí)施方式中，該集合具有逐步增大的量值。在一種實(shí)施方式中，該集合具有逐步減小的量值。為了進(jìn)行這些讀取中的每一個(gè)，讀取電路在非易失性存儲(chǔ)元件的控制柵上建立適當(dāng)電壓。在一種實(shí)施方式中，讀取電路在各次讀取之間不將控制柵上的電壓降低至接地。這可以節(jié)省可觀 的時(shí)間來完成讀取的集合。

在一種實(shí)施方式中，比較電路被配置成：在讀取電路針對以不同參考電平感測非易失性存儲(chǔ)元件組而建立條件時(shí)對以參考電平的對讀取該組的結(jié)果進(jìn)行比較。建立感測的條件可以包括在存儲(chǔ)器單元的控制柵上建立電壓。建立感測的條件還可以包括在感測節(jié)點(diǎn)上建立感測電壓。

以下論述提供了對于可以實(shí)現(xiàn)所提出的技術(shù)的存儲(chǔ)器裝置的適當(dāng)結(jié)構(gòu)的一個(gè)示例的細(xì)節(jié)。

圖1是三維(3D)堆疊式非易失性存儲(chǔ)器裝置的透視圖。存儲(chǔ)器裝置100包括襯底101。在襯底上和襯底之上的是存儲(chǔ)器單元(非易失性存儲(chǔ)元件)的示例塊BLK0和BLK1。此外，在襯底101還有具有由塊使用的支持電路的外圍區(qū)域104。襯底101還可以承載這些塊下的電路以及用于承載電路的信號的、以導(dǎo)電路徑形式被圖案化的一個(gè)或更多個(gè)下部金屬層。這些塊形成在存儲(chǔ)器裝置的中間區(qū)域102中。在存儲(chǔ)器裝置的上部區(qū)域103中，一個(gè)或更多個(gè)上部金屬層以導(dǎo)電路徑形式被圖案化以承載電路的信號。每個(gè)塊包括存儲(chǔ)器單元的堆疊區(qū)，在該堆疊區(qū)中堆疊的交替層級表示字線。盡管描述了兩個(gè)塊作為示例，但是可以使用在x方向和/或y方向上延伸的附加塊。

在一種示例實(shí)現(xiàn)方式中，在x方向上的平面的長度表示針對字線的信號路徑延伸的方向(字線方向或SGD線方向)，以及在y方向上的平面的寬度表示針對位線的信號路徑延伸的方向(位線方向)。z方向表示存儲(chǔ)器裝置的高度。

圖2是諸如圖1的3D堆疊式非易失性存儲(chǔ)器裝置100的示例存儲(chǔ)器裝置的功能框圖。存儲(chǔ)器裝置100包括一個(gè)或更多個(gè)存儲(chǔ)器裸片108。每個(gè)存儲(chǔ)器裸片108包括存儲(chǔ)器單元的三維存儲(chǔ)器結(jié)構(gòu)126(例如存儲(chǔ)器單元的3D陣列)、控制電路裝置110以及讀/寫電路128。存儲(chǔ)器結(jié)構(gòu)126經(jīng)由行解碼器124通過字線以及經(jīng)由列解碼器132通過位線可尋址。讀/寫電路128包括多個(gè)感測塊SB1、SB2、……、SBp(感測電路裝置)，并且允許并行地對一頁存儲(chǔ)器單元進(jìn)行讀取或編程。在一些系統(tǒng)中，控制器122與一個(gè)或更多個(gè)存儲(chǔ)器裸片108一樣包括在同一存儲(chǔ)器裝置100(例如，可移除存儲(chǔ)卡)中。然而，在其他系統(tǒng)中，控制器可以與存儲(chǔ)器裸片108分離。在一些實(shí)施方式中，一個(gè)控制器122與多個(gè)存儲(chǔ)器裸片108通信。在其他實(shí)施方式中，每個(gè)存儲(chǔ)器裸片108具有其所屬的控制器。命令和數(shù)據(jù)經(jīng)由數(shù)據(jù)總線120在主機(jī)140與控制器122之間以及經(jīng)由線路118 在控制器122與一個(gè)或更多個(gè)存儲(chǔ)器裸片108之間傳輸。在一種實(shí)施方式中，存儲(chǔ)器裸片108包括連接至線路118的一組輸入和/或輸出(I/O)管腳。

存儲(chǔ)器結(jié)構(gòu)126可以包括一個(gè)或更多個(gè)存儲(chǔ)器單元陣列，包括3D陣列。存儲(chǔ)器結(jié)構(gòu)可以包括單片式三維存儲(chǔ)器結(jié)構(gòu)，其中，多個(gè)存儲(chǔ)器層級形成在單個(gè)襯底如晶片之上(并且未形成在之中)而沒有介于中間的襯底。存儲(chǔ)器結(jié)構(gòu)可以包括被單片式地形成在存儲(chǔ)器單元的陣列的一個(gè)或更多個(gè)物理級中的任何類型的非易失性存儲(chǔ)器，所述存儲(chǔ)器單元具有布置在硅襯底之上的有源區(qū)。無論所關(guān)聯(lián)的電路裝置在襯底之上還是在襯底內(nèi)，存儲(chǔ)器結(jié)構(gòu)都可以位于具有與存儲(chǔ)器單元的操作相關(guān)聯(lián)的電路裝置的非易失性存儲(chǔ)器裝置中。

控制電路裝置110與讀/寫電路128協(xié)作以對存儲(chǔ)器結(jié)構(gòu)126執(zhí)行存儲(chǔ)器操作(例如，擦除、編程、讀取等)，并且控制電路裝置110包括狀態(tài)機(jī)112、片上地址解碼器114以及電力控制模塊116。狀態(tài)機(jī)112提供存儲(chǔ)器操作的芯片級控制?？梢栽O(shè)置代碼及參數(shù)存儲(chǔ)裝置113用于存儲(chǔ)操作參數(shù)和軟件。在一種實(shí)施方式中，狀態(tài)機(jī)112能夠通過存儲(chǔ)在代碼及參數(shù)存儲(chǔ)裝置113中的軟件編程。在其他實(shí)施方式中，狀態(tài)機(jī)112不使用軟件并且完全以硬件(例如，電子電路)形式來實(shí)現(xiàn)。

片上地址解碼器114提供由主機(jī)140或存儲(chǔ)器控制器122使用的地址至由解碼器124和132使用的硬件地址之間的地址接口。電力控制模塊116控制在存儲(chǔ)器操作期間供給字線和位線的功率和電壓。電力控制模塊116可以包括用于3D配置中的(以下論述的)字線層的驅(qū)動(dòng)器、選擇晶體管(例如，以下描述的SGS和SGD晶體管)以及源極線。電力控制模塊116可以包括用于產(chǎn)生電壓的電荷泵。感測塊包括位線驅(qū)動(dòng)器。SGS晶體管是NAND串的源極端處的選擇柵晶體管，以及SGD晶體管是NAND串的漏極端處的選擇柵晶體管。

控制電路裝置110、狀態(tài)機(jī)112、解碼器114/124/132、存儲(chǔ)器件113、電力控制模塊116、感測塊SB1、SB2、…..SBp、讀/寫電路128和控制器122的任意之一或任意組合可以被視為執(zhí)行本文中描述的功能的管理電路。

(片上或片外)控制器122可以包括處理器122c和存儲(chǔ)裝置(存儲(chǔ)器)，如ROM 122a和RAM 122b。存儲(chǔ)裝置包括諸如指令的集合的代碼，以及處理器122c能夠操作以執(zhí)行指令的集合來提供本文中描述的功能。 替選地或附加地，處理器122c可以訪問存儲(chǔ)器結(jié)構(gòu)中的存儲(chǔ)裝置——如連接至一條或更多條字線的存儲(chǔ)器單元的保留區(qū)——中的代碼。

存儲(chǔ)器結(jié)構(gòu)126中的多個(gè)存儲(chǔ)器元件可以被配置成使得其串聯(lián)連接或者被配置成使得每個(gè)元件能夠被獨(dú)立地訪問。以非限制性示例的方式，在NAND配置中的閃速存儲(chǔ)器裝置(NAND閃速存儲(chǔ)器)通常包含串聯(lián)連接的存儲(chǔ)器元件。NAND串是串聯(lián)連接的存儲(chǔ)器單元和選擇柵晶體管的集合的示例。

NAND閃速存儲(chǔ)器陣列可以被配置成使得陣列由多個(gè)NAND串組成，多個(gè)NAND串中的NAND串由共享單個(gè)位線的多個(gè)存儲(chǔ)器單元組成，并且作為組被訪問。替選地，存儲(chǔ)器元件可以被配置成使得每個(gè)元件能夠被獨(dú)立地訪問，例如，NOR存儲(chǔ)器陣列。NAND和NOR存儲(chǔ)器配置為示例性的，以及存儲(chǔ)器單元可以以其他方式配置。

存儲(chǔ)器單元以有序陣列例如以多行和/或列布置在單個(gè)存儲(chǔ)器裝置層級中。然而，存儲(chǔ)器元件可以以非規(guī)則的或非正交的配置來排列或者以不被視為陣列的結(jié)構(gòu)來排列。

三維存儲(chǔ)器陣列被布置成使得存儲(chǔ)器單元占據(jù)多個(gè)平面或多個(gè)存儲(chǔ)器裝置層級，由此形成三維尺寸上(例如，在x、y及z方向上，其中，z方向與襯底的主表面大致垂直，以及x方向和y方向與襯底的主表面大致平行)的結(jié)構(gòu)。

作為非限制性示例，三維存儲(chǔ)器結(jié)構(gòu)可以被豎直地布置成多個(gè)二維存儲(chǔ)器裝置層級的堆疊。作為另一非限制性示例，三維存儲(chǔ)器陣列可以被布置成多個(gè)豎直列(例如，與襯底的主表面大致垂直地、即在y方向上延伸的列)，其中，每個(gè)列具有多個(gè)存儲(chǔ)器單元。豎直列可以被以二維配置例如在x-y平面布置，從而得到存儲(chǔ)器單元的三維布置，其中存儲(chǔ)器單元在多個(gè)豎直堆疊的存儲(chǔ)器平面上。存儲(chǔ)器元件的為三維形式的其他配置也可以構(gòu)成三維存儲(chǔ)器陣列。

通過非限制性示例的方式，在三維NAND存儲(chǔ)器陣列中，存儲(chǔ)器元件可以被耦接在一起以形成橫跨多個(gè)水平的存儲(chǔ)器裝置層級的豎直NAND串。可以設(shè)想出其他三維配置，其中，一些NAND串包含單個(gè)存儲(chǔ)器層級中的存儲(chǔ)器元件，而另一些串包含跨多個(gè)存儲(chǔ)器層級的存儲(chǔ)器元件。三維存儲(chǔ)器陣列還可以以NOR配置以及以ReRAM配置來設(shè)計(jì)。

本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，該技術(shù)并不限于單個(gè)特定存儲(chǔ)器結(jié) 構(gòu)，而是覆蓋本文中描述的以及本領(lǐng)域普通技術(shù)人員理解的該技術(shù)的精神和范圍內(nèi)的許多相關(guān)存儲(chǔ)器結(jié)構(gòu)。

圖3是單獨(dú)的感測塊300的框圖，單獨(dú)的感測塊300被分割成稱為感測模塊380的核心部分以及公共部分390。在一種實(shí)施方式中，存在針對每個(gè)位線的單獨(dú)的感測模塊380以及針對多個(gè)感測模塊380的集合的一個(gè)公共部分390。在一個(gè)示例中，感測塊包括一個(gè)公共部分390和八個(gè)感測模塊380。組中的每個(gè)感測模塊經(jīng)由數(shù)據(jù)總線372與關(guān)聯(lián)的公共部分通信。

感測模塊380包括感測電路裝置371，感測電路裝置371確定連接的位線中的傳導(dǎo)電流高于還是低于預(yù)定閾值電平。在一些實(shí)施方式中，感測模塊380包括通常稱為感測放大器的電路。感測模塊380還包括位線鎖存器382，位線鎖存器382用于對連接的位線設(shè)定電壓條件。例如，鎖存在位線鎖存器382中的預(yù)定狀態(tài)會(huì)導(dǎo)致連接的位線被拉到指定編程禁止(例如，Vdd)的狀態(tài)。

公共部分390包括處理器392、數(shù)據(jù)鎖存器的n個(gè)示例集合394(1)至394(n)以及耦接在數(shù)據(jù)鎖存器的集合394(1)至394(n)與數(shù)據(jù)總線320之間的I/O接口396?？梢葬槍γ總€(gè)感測模塊提供數(shù)據(jù)鎖存器的一個(gè)集合394，并且可以針對每個(gè)集合提供由DL1、DL2和DL3標(biāo)識(shí)的三個(gè)數(shù)據(jù)鎖存器。下文中進(jìn)一步論述數(shù)據(jù)鎖存器的用途。處理器392執(zhí)行計(jì)算。例如，處理器392的功能之一是用于確定存儲(chǔ)在被感測的存儲(chǔ)器單元中的數(shù)據(jù)并且將所確定的數(shù)據(jù)存儲(chǔ)在數(shù)據(jù)鎖存器的集合中。數(shù)據(jù)鎖存器的集合394可以用于存儲(chǔ)在讀取操作期間由處理器392確定的數(shù)據(jù)位。在一些實(shí)施方式中，數(shù)據(jù)鎖存器的集合中的兩個(gè)數(shù)據(jù)鎖存器(例如，集合394(1)中的DL1和DL2)用于存儲(chǔ)第一和第二讀取結(jié)果，作為動(dòng)態(tài)地確定讀取電平的處理的一部分。數(shù)據(jù)鎖存器394還可以用于存儲(chǔ)在編程操作期間從數(shù)據(jù)總線320輸入的數(shù)據(jù)位。輸入的數(shù)據(jù)位表示意在被編程到存儲(chǔ)器中的寫入數(shù)據(jù)。I/O接口396提供數(shù)據(jù)鎖存器394與數(shù)據(jù)總線320之間的接口。注意，在一種實(shí)施方式中，數(shù)據(jù)鎖存器394實(shí)現(xiàn)在感測模塊380中。從而，在一種實(shí)施方式中，在每個(gè)感測模塊380中存在DL1、DL2及DL3。

在讀取或感測期間，系統(tǒng)的操作在狀態(tài)機(jī)112的控制下，狀態(tài)機(jī)112控制對尋址的單元供應(yīng)不同控制柵電壓。隨著控制柵電壓在與存儲(chǔ)器支持的各種存儲(chǔ)器狀態(tài)對應(yīng)的各種預(yù)定控制柵電壓間跳躍，感測模塊380可以在這些電壓之一處跳閘并且從感測模塊380經(jīng)由總線372將輸出提供給處 理器392。就此，通過考慮感測模塊的一個(gè)或更多個(gè)跳閘事件以及關(guān)于從狀態(tài)機(jī)112經(jīng)由輸入線393施加的控制柵電壓的信息，處理器392確定作為結(jié)果的存儲(chǔ)器狀態(tài)。然后處理器392計(jì)算針對該存儲(chǔ)器狀態(tài)的二進(jìn)制編碼，并且將作為結(jié)果的數(shù)據(jù)位存儲(chǔ)到數(shù)據(jù)鎖存器394中。在核心部分的另一實(shí)施方式中，位線鎖存器382充當(dāng)雙重用途，既充當(dāng)用于鎖存感測模塊380的輸出的鎖存器，又充當(dāng)如上所述的位線鎖存器。注意，正如鎖存器394可以包括DL1、DL2及DL3鎖存器，一個(gè)或更多個(gè)位線鎖存器382可以包括若干位線鎖存器。

預(yù)計(jì)一些實(shí)現(xiàn)方式包括多個(gè)處理器392。在一種實(shí)施方式中，每個(gè)處理器392包括輸出線(圖3中未描繪)，輸出線中的每個(gè)輸出線被一起“線或”。在一些實(shí)施方式中，輸出線在連接到“線或”線之前被反相。這樣的配置使得在編程驗(yàn)證處理期間能夠快速確定編程處理何時(shí)完成，這是因?yàn)榻邮铡熬€或”線的狀態(tài)機(jī)可以確定被編程的所有位何時(shí)都達(dá)到期望電平。例如，當(dāng)每個(gè)位達(dá)到其期望電平時(shí)，該位的邏輯0將被發(fā)送到“線或”線(或者數(shù)據(jù)1被反轉(zhuǎn))。當(dāng)所有位輸出數(shù)據(jù)0(或者數(shù)據(jù)1被反轉(zhuǎn))時(shí)，那么狀態(tài)機(jī)就知道要終止編程處理。在每個(gè)處理器與八個(gè)感測模塊通信的實(shí)施方式中，狀態(tài)機(jī)(在一些實(shí)施方式中)會(huì)需要讀取八次“線或”線，或者邏輯被添加至處理器392以累加關(guān)聯(lián)的位線的結(jié)果，以使得狀態(tài)機(jī)只需讀取一次“線或”線。

在編程或驗(yàn)證期間，待編程的數(shù)據(jù)從數(shù)據(jù)總線320存儲(chǔ)到數(shù)據(jù)鎖存器的集合394中。在狀態(tài)機(jī)的控制下的編程操作包括施加至尋址的存儲(chǔ)器單元的控制柵的一系列編程電壓脈沖(具有增大的量值)。每個(gè)編程脈沖之后是驗(yàn)證處理，以確定存儲(chǔ)器單元是否已被編程至理想狀態(tài)。處理器392監(jiān)測相對于期望存儲(chǔ)器狀態(tài)的驗(yàn)證的存儲(chǔ)器狀態(tài)。當(dāng)兩個(gè)狀態(tài)一致時(shí)，處理器392將位線鎖存器382設(shè)定為使位線被拉到指定編程禁止的狀態(tài)。這禁止耦接至位線的單元被進(jìn)一步編程，即使在該單元的控制柵上經(jīng)受編程脈沖也是如此。在其他實(shí)施方式中，處理器最初加載位線鎖存器382并且在驗(yàn)證處理期間感測電路裝置將位線鎖存器382設(shè)定為禁止值。

在一種實(shí)施方式中，數(shù)據(jù)鎖存器堆疊394(1)至394(n)的每個(gè)集合包含與一個(gè)感測模塊380對應(yīng)的數(shù)據(jù)鎖存器的堆疊。在一種實(shí)施方式中，每個(gè)感測模塊380具有3至5(或其他數(shù)量)個(gè)數(shù)據(jù)鎖存器。在一種實(shí)施方式中，數(shù)據(jù)鎖存器為一個(gè)位一個(gè)。在一些實(shí)現(xiàn)方式中(但不要求)，數(shù)據(jù)鎖存器被實(shí)現(xiàn)為偏移寄存器，以使得將存儲(chǔ)在其中的并行數(shù)據(jù)轉(zhuǎn)換成 針對數(shù)據(jù)總線320的串行數(shù)據(jù)，以及將針對數(shù)據(jù)總線320的串行數(shù)據(jù)轉(zhuǎn)換成存儲(chǔ)在其中的并行數(shù)據(jù)。在一種實(shí)施方式中，與m個(gè)存儲(chǔ)器單元的讀/寫塊對應(yīng)的所有數(shù)據(jù)鎖存器可以鏈接在一起以形成塊偏移寄存器，以使得可以通過串行傳輸來輸入或輸出數(shù)據(jù)塊。特定地，將成排的讀/寫模塊適配成使得其數(shù)據(jù)鎖存器的集合中的每一個(gè)依次將數(shù)據(jù)移入或移出數(shù)據(jù)總線，如同它們是整個(gè)讀/寫塊的偏移寄存器的一部分一樣。

圖4A是說明存儲(chǔ)器結(jié)構(gòu)126的一個(gè)示例配置的框圖，該存儲(chǔ)器結(jié)構(gòu)126被劃分成兩個(gè)平面302和304。然后每個(gè)平面被劃分成M個(gè)塊。在一個(gè)示例中，每個(gè)平面具有約2000個(gè)塊。然而，也可以使用不同數(shù)量的塊和平面。

圖4B是描繪了存儲(chǔ)器結(jié)構(gòu)126中的一個(gè)塊的一部分的俯視圖的框圖。圖4B中描繪的塊的部分對應(yīng)于圖4A的塊2中的部分306。如根據(jù)圖4B可以看到的那樣，圖4B中描繪的塊在箭頭330的方向上以及在箭頭332的方向上延伸。在一種實(shí)施方式中，存儲(chǔ)器陣列具有48層。其他實(shí)施方式具有少于或多于48層。然而，圖4B僅示出了頂層。

圖4B描繪了表示豎直列的多個(gè)圓圈。豎直列中的每一個(gè)包括多個(gè)選擇晶體管和多個(gè)存儲(chǔ)器單元。在一種實(shí)施方式中，每個(gè)豎直列實(shí)現(xiàn)NAND串。以下提供了豎直列的更多細(xì)節(jié)。因?yàn)閳D4B中描繪的塊在箭頭330的方向以及在箭頭332的方向上延伸，所以塊包括比圖4B中描繪的豎直列更多的豎直列。

圖4B還描繪了位線的集合412。圖4B示出了24條位線，這是因?yàn)閮H描繪了塊的一部分。打算多于24條位線連接至塊的豎直列。每一個(gè)表示豎直列的圓圈中具有“x”，指示其連接至一條位線。

圖4B中描繪的塊包括局部互聯(lián)402、404、406、408及410的集合，其將各種層連接至豎直列之下的源極線。局部互聯(lián)402、404、406、408及410還用以將塊的每個(gè)層劃分成四個(gè)區(qū)域；例如，圖4B中描繪的頂層被劃分為區(qū)域420、430、440及450。在實(shí)現(xiàn)存儲(chǔ)器單元的塊的層中，四個(gè)區(qū)域稱為字線指狀物，其被局部互聯(lián)分離。在一種實(shí)施方式中，塊的公共級上的字線指狀物在塊的端處連接在一起以形成單個(gè)字線。在另一實(shí)施方式中，同一級上的字線指狀物不連接在一起。在一個(gè)示例實(shí)現(xiàn)方式中，位線僅連接至區(qū)域420、430、440及450中的每一個(gè)中的一個(gè)豎直列。在該實(shí)現(xiàn)方式中，每個(gè)塊具有16行有源列，以及每條位線連接至每個(gè)塊中的四行。在一種實(shí)施方式中，連接至公共位線的所有四行(經(jīng)由連接在一 起的同一級上的不同字線指狀物)被連接至同一字線；因此，管理電路使用源極側(cè)選擇線和漏極側(cè)選擇線來選擇四個(gè)中的一個(gè)(或另一子集)來經(jīng)受存儲(chǔ)器操作(編程、驗(yàn)證、讀取和/或擦除)。

盡管圖4B示出了每個(gè)區(qū)域具有四行豎直列、塊中具有四個(gè)區(qū)域和16行豎直列，但是這些精確的數(shù)量為示例實(shí)現(xiàn)方式。其他實(shí)施方式可以包括每個(gè)塊更多或更少區(qū)域，每個(gè)區(qū)域更多或更少行的豎直列以及每個(gè)塊更多或更少行的豎直列。

圖4B還示出了被交錯(cuò)的豎直列。在其他實(shí)施方式中，可以使用不同交錯(cuò)形式。在一些實(shí)施方式中，豎直列未被交錯(cuò)。

圖4C描繪了三維存儲(chǔ)器結(jié)構(gòu)126的實(shí)施方式的一部分，其示出了沿圖4B的線AA的橫截面圖。該橫截面圖穿過豎直列432和434以及區(qū)域430(參見圖4B)。圖4C的結(jié)構(gòu)包括：兩個(gè)漏極側(cè)選擇層SGD1和SGD2；兩個(gè)源極側(cè)選擇層SGS1和SGS2；四個(gè)偽字線層DWLL1a、DWLL1b、DWLL2a及DWLL2b；以及用于連接至數(shù)據(jù)存儲(chǔ)器單元的32個(gè)字線層WLL0至WLL31。其他實(shí)施方式可以實(shí)現(xiàn)多于或少于兩個(gè)漏極側(cè)選擇層、多于或少于兩個(gè)源極側(cè)選擇層、多于或少于四個(gè)偽字線層，以及多于或少于32個(gè)字線層。豎直列432和434被描繪為突出穿過漏極側(cè)選擇層、源極側(cè)選擇層、偽字線層以及字線層。在一種實(shí)施方式中，每個(gè)豎直列包括NAND串。在豎直列和以下列出的層以下為襯底101、襯底上的絕緣膜454及源極線SL。豎直列432的NAND串具有位于堆疊底部的源極端以及位于堆疊頂部的漏極端。與圖4B一致，圖4C示出了經(jīng)由連接器415連接至位線414的豎直列432。還描繪了局部互聯(lián)404和406。

為了便于提及，將漏極側(cè)選擇層SGD1和SGD2、源極側(cè)選擇層SGS1和SGS2、偽字線層DWLL1a、DWLL1b、DWLL2a及DWLL2b、以及字線層WLL0至WLL31統(tǒng)稱為導(dǎo)電層。在一種實(shí)施方式中，導(dǎo)電層是由TiN和鎢的組合制成。在其他實(shí)施方式中，可以使用其他材料如摻雜的多晶硅、諸如鎢的金屬或金屬硅化物來形成導(dǎo)電層。在一些實(shí)施方式中，不同導(dǎo)電層可以由不同材料來形成。在導(dǎo)電層之間是電介質(zhì)層DL0至DL19。例如，電介質(zhì)層DL10在字線層WLL26之上并且在字線層WLL27之下。在一種實(shí)施方式中，電介質(zhì)層由SiO₂制成。在其他實(shí)施方式中，可以使用其他電介質(zhì)材料來形成電介質(zhì)層。

沿豎直列形成存儲(chǔ)器單元，其中，豎直列延伸通過堆疊中的交替的導(dǎo)電層和電介質(zhì)層。在一種實(shí)施方式中，存儲(chǔ)器單元被以NAND串的形式 布置。字線層WLL0至WLL31連接至存儲(chǔ)器單元(也稱為數(shù)據(jù)存儲(chǔ)器單元)。偽字線層DWLL1a、DWLL1b、DWLL2a及DWLL2b連接至偽存儲(chǔ)器單元。偽存儲(chǔ)器單元也稱為非數(shù)據(jù)存儲(chǔ)器單元，其并不存儲(chǔ)用戶數(shù)據(jù)，而數(shù)據(jù)存儲(chǔ)器單元有能力存儲(chǔ)用戶數(shù)據(jù)。從而，數(shù)據(jù)存儲(chǔ)器單元可以被編程。漏極側(cè)選擇層SGD1和SGD2用于將NAND串從位線電連接以及斷開連接。源極側(cè)選擇層SGS1和SGS2用于將NAND串從源極線SL電連接以及斷開連接。

圖4D描繪了針對在圖4C中部分地描述的塊的導(dǎo)電層(SGD1、SGD2、SGS1、SGS2；DWLL1a、DWLL1b、DWLL2a、DWLL2b以及WLL0至WLL31)的透視圖。如以上針對圖4B所提及的那樣，局部互聯(lián)401、404、406、408及410將每個(gè)導(dǎo)電層拆分成四個(gè)區(qū)域。例如，漏極側(cè)選擇柵極層SGD1(頂層)被劃分成區(qū)域420、430、440及450。類似地，字線層WLL31被劃分成區(qū)域460、462、464及466。對于字線層(WLL0至WLL31)，將區(qū)域稱為字線指狀物；例如，字線層WLL31被劃分成字線指狀物460、462、464及466。

圖4E描繪了圖4C的包括豎直列432的一部分的區(qū)域442的橫截面圖。在一種實(shí)施方式中，豎直列為圓的并且包括四層；然而，在其他實(shí)施方式中，可以包括多于或少于四層并且可以使用其他形狀。在一種實(shí)施方式中，豎直列432包括由電介質(zhì)如SiO₂制成的內(nèi)芯層470。也可以使用其他材料。內(nèi)芯470周圍為多晶硅溝道471。也可以使用除多晶硅以外的材料。注意，連接至位線的是溝道471。溝道471周圍為隧穿電介質(zhì)472。在一種實(shí)施方式中，隧穿電介質(zhì)472具有ONO結(jié)構(gòu)。隧穿電介質(zhì)472周圍為電荷俘獲層473，如(例如)特別形成的增加陷阱密度的氮化硅。

圖4E描繪了電介質(zhì)層DLL11、DLL12、DLL13、DLL14及DLL15，以及字線層WLL27、WLL28、WLL29、WLL30及WLL31。字線層中的每一個(gè)包括被氧化鋁層477圍繞的字線區(qū)域476，氧化鋁層477被塊氧化物(SiO₂)層478圍繞。字線層與豎直列的物理交互形成存儲(chǔ)器單元。從而，存儲(chǔ)器單元包括溝道471、隧穿電介質(zhì)472、電荷俘獲層473、塊氧化物層478、氧化鋁層477以及字線區(qū)域476。例如，字線層WLL31和豎直列432的一部分包括存儲(chǔ)器單元MC1。字線層WLL30和豎直列432的一部分包括存儲(chǔ)器單元MC2。字線層WLL29和豎直列432的一部分包括存儲(chǔ)器單元MC3。字線層WLL28和豎直列432的一部分包括存儲(chǔ)器單元MC4。字線層WLL27和豎直列432的一部分包括存儲(chǔ)器單元 MC5。

當(dāng)對存儲(chǔ)器單元進(jìn)行編程時(shí)，電子被存儲(chǔ)在與存儲(chǔ)器單元相關(guān)聯(lián)的電荷俘獲層473的一部分中。響應(yīng)于字線區(qū)域476上的適當(dāng)電壓，這些電子從溝道471通過隧穿層473被汲取到電荷俘獲層473中。存儲(chǔ)器單元的閾值電壓(Vth)與存儲(chǔ)的電荷量成比例地增加。在擦除操作期間，電子返回至溝道。

由于數(shù)據(jù)保持問題，存儲(chǔ)器單元的V_T可能偏移。因此，讀取比較電平(CGRV)應(yīng)當(dāng)被改變/更新以反映V_T偏移?？梢酝ㄟ^管理電路(例如在狀態(tài)機(jī)的指示下)來執(zhí)行動(dòng)態(tài)讀取低谷搜索，并且動(dòng)態(tài)讀取低谷搜索包括多次讀取以找到相鄰的閾值電壓分布之間的低谷，從而識(shí)別新的CGRV應(yīng)當(dāng)在何處。

在成功的編程處理(具有驗(yàn)證)結(jié)束時(shí)，視情況而定，存儲(chǔ)器單元的閾值電壓應(yīng)當(dāng)在被編程的存儲(chǔ)器單元的閾值電壓的一個(gè)或更多個(gè)分布內(nèi)或者應(yīng)當(dāng)在被擦除的存儲(chǔ)器單元的閾值電壓的分布內(nèi)。圖5A示出了當(dāng)每個(gè)存儲(chǔ)器單元存儲(chǔ)三位數(shù)據(jù)時(shí)與存儲(chǔ)器單元陣列的數(shù)據(jù)狀態(tài)對應(yīng)的示例V_T分布。然而，其他實(shí)施方式可以使用每個(gè)存儲(chǔ)器單元多于或少于三位數(shù)據(jù)。一個(gè)軸表示存儲(chǔ)器單元的數(shù)量。該軸可以是對數(shù)尺度。另一軸表示存儲(chǔ)器單元的閾值電壓(Vt)。

圖5A示出了與擦除狀態(tài)和編程狀態(tài)A至G對應(yīng)的八個(gè)V_T分布。在一種實(shí)施方式中，擦除狀態(tài)中的閾值電壓為負(fù)以及編程狀態(tài)A至G中的閾值電壓為正。然而，在編程狀態(tài)A至G中的一個(gè)或更多個(gè)狀態(tài)中的閾值電壓可以為負(fù)。擦除狀態(tài)中的一些或全部閾值電壓可以為正。

在針對每個(gè)編程狀態(tài)的閾值分布的下沿處或該下沿附近為驗(yàn)證參考電壓。例如，圖5A示出了針對A狀態(tài)的VvA、針對B狀態(tài)的VvB、針對C狀態(tài)的VvC、針對D狀態(tài)的VvD、針對E狀態(tài)的VvE、針對F狀態(tài)的VvF以及針對G狀態(tài)的VvG。當(dāng)將存儲(chǔ)器單元編程至給定狀態(tài)時(shí)，管理電路測試這些存儲(chǔ)器單元是否具有大于或等于驗(yàn)證參考電壓的閾值電壓。

在每個(gè)相鄰對的V_T分布之間為用于從存儲(chǔ)器單元讀取數(shù)據(jù)的讀取參考電壓。例如，圖5A示出了在擦除狀態(tài)與A狀態(tài)之間的讀取參考電壓VrA、A狀態(tài)與B狀態(tài)之間的VrB、B狀態(tài)與C狀態(tài)之間的VrC、C狀態(tài)與D狀態(tài)之間的VrD、D狀態(tài)與E狀態(tài)之間的VrE、E狀態(tài)與F狀態(tài)之 間的VrF以及F狀態(tài)與G狀態(tài)之間的VrG。通過測試給定存儲(chǔ)器單元的閾值電壓高于還是低于相應(yīng)的讀取參考電壓，管理電路可以確定存儲(chǔ)器單元處于什么狀態(tài)。例如，可以假定其閾值電壓大于VrD但小于VrE的存儲(chǔ)器單元處于D狀態(tài)。

圖5B示出了V_T分布可以部分地交疊。例如，針對讀取電平VrB，一些A狀態(tài)存儲(chǔ)器單元具有大于VrB的閾值電壓。此外，一些B狀態(tài)存儲(chǔ)器單元具有小于VrB的閾值電壓。能夠接收一定量的交疊，這是因?yàn)檎`差校正算法可以處理其V_T在其想要的V_T范圍之外的特定百分比的單元。

注意，在一些實(shí)施方式中，在剛編程之后，閾值電壓分布會(huì)類似于圖5A。然而，存儲(chǔ)器單元的閾值電壓可以隨時(shí)間偏移，使得在V_T分布之間可能存在交疊。偏移的一種可能的起因是電荷從存儲(chǔ)器單元的電荷存儲(chǔ)區(qū)泄漏。偏移的另一可能的起因是電荷無意地添加至存儲(chǔ)器單元的電荷存儲(chǔ)區(qū)。

另一方面，在一些情況下，在緊接編程之后V_T分布之間可能存在交疊。例如，一些存儲(chǔ)器單元可能被過編程。過編程的示例是當(dāng)將存儲(chǔ)器單元編程至A狀態(tài)時(shí)其閾值電壓可能無意地超過VrB。也可能發(fā)生欠編程。欠編程的示例是當(dāng)將存儲(chǔ)器單元編程至B狀態(tài)時(shí)其閾值電壓可能不完全達(dá)到VrB電平。在每種情況下，這并不意味著編程失敗。如上所注意到的那樣，誤差校正算法可以處理特定百分比的、其閾值電壓不在其理想的V_T分布中的單元。

此外，注意，與所描繪的閾值電壓分布的相等間隔/寬度不同，各個(gè)分布可以具有不同寬度/間隔以適應(yīng)對數(shù)據(jù)保持丟失的變化的敏感度的量，以及其他因素。

圖6示出了針對圖5B中的數(shù)據(jù)狀態(tài)中的兩個(gè)數(shù)據(jù)狀態(tài)(F狀態(tài)和G狀態(tài))的閾值電壓分布，每個(gè)針對兩個(gè)時(shí)間點(diǎn)。曲線602和604示出了與存儲(chǔ)器單元?jiǎng)偙痪幊讨髮?yīng)的V_T分布。曲線612和614示出了與存儲(chǔ)器單元被編程之后一定時(shí)間對應(yīng)的V_T分布。在剛編程之后，在F狀態(tài)與G狀態(tài)之間存在顯著的間隙。然而，在一定時(shí)間之后，閾值電壓可能出于多種原因而偏移。一種可能的原因是存儲(chǔ)器裝置可能停止而不使用達(dá)一時(shí)間段，導(dǎo)致存儲(chǔ)器單元的電荷損失，這稱為數(shù)據(jù)保持丟失。如果存儲(chǔ)器裝置處于熱的環(huán)境如汽車中，則數(shù)據(jù)保持會(huì)是較大問題。

曲線614示出了針對G狀態(tài)的閾值分布的可能的偏移。在該示例中，由于來自存儲(chǔ)器單元的電荷損失，閾值電壓普遍向下偏移。此外，由于單元間閾值量向下偏移的變化，導(dǎo)致存在閾值電壓范圍的一定伸展。曲線612示出了針對F狀態(tài)的閾值分布的可能的偏移。與G狀態(tài)類似，針對F狀態(tài)的閾值電壓普遍向下偏移。此外，存在有閾值電壓的范圍的一定伸展。注意，閾值電壓的其他偏移是可以的。

電壓電平VrG'表示可以適于在剛編程之后使用的讀取電平。電壓電平VrG”表示可以適于在閾值電壓分布偏移至曲線612和614之后使用的讀取電平。在該示例中，讀取點(diǎn)VrG”對應(yīng)于曲線612和614的低谷(在此處曲線第一次相交)，但是可以使用不同讀取電平。

注意，如果要在閾值電壓分布偏移至曲線612和614之后使用讀取電平VrG'，則將誤讀曲線614上的閾值電壓低于VrG'的存儲(chǔ)器單元?？偟膩碚f，塊611表示具有曲線614上的閾值電壓的存儲(chǔ)器單元：如果要使用讀取電平VrG'則會(huì)誤讀該曲線614上的閾值電壓。使用VrG'不會(huì)導(dǎo)致對具有曲線612上的閾值電壓的存儲(chǔ)器單元的誤讀。然而，如所看到的那樣，在曲線614上存在顯著數(shù)量的存儲(chǔ)器單元。注意，y軸可以為對數(shù)尺度。

誤差校正算法能夠處理一些誤讀。然而，如果誤讀的數(shù)量太大則不能夠成功地讀取數(shù)據(jù)。例如，如果誤讀的數(shù)量大于控制器122的一種實(shí)施方式的誤差校正能力，則不能夠準(zhǔn)確地讀取數(shù)據(jù)。此外，如果存在太多誤讀，則誤差校正算法會(huì)花費(fèi)相當(dāng)大量的時(shí)間來收斂。因此，完成讀取操作的時(shí)間會(huì)顯著增加，即使讀取操作最終是成功的。

然而，通過將讀取電平動(dòng)態(tài)地調(diào)節(jié)至例如VrG”，在當(dāng)使用VrG'時(shí)不能夠成功地讀取數(shù)據(jù)的至少一些情況下可以成功地讀取數(shù)據(jù)。此外，即使在使用VrG'時(shí)成功地讀取數(shù)據(jù)的情況下，當(dāng)以VrG”讀取時(shí)讀取處理會(huì)更快，這是由于誤差校正算法花費(fèi)更少時(shí)間來收斂。

注意，當(dāng)以VrG'讀取時(shí)仍可能存在少量誤讀；然而，誤差校正能夠校正這些誤讀。在該示例中，對于曲線614上的閾值電壓低于VrG”的存儲(chǔ)器單元發(fā)生誤讀。對于曲線612上的閾值電壓高于VrG”的存儲(chǔ)器單元發(fā)生誤讀。注意，由于對數(shù)尺度，導(dǎo)致在曲線612和614相交處可能存在相當(dāng)少量的存儲(chǔ)器單元。

在一種實(shí)施方式中，動(dòng)態(tài)地調(diào)節(jié)讀取電平以使誤讀最小化。然而，并不要求將誤讀最小化。在一種實(shí)施方式中，動(dòng)態(tài)地調(diào)節(jié)讀取電平以使得誤 讀充分低，從而使得可以使用ECC來校正誤讀。在一些情況下，相對強(qiáng)的ECC會(huì)是可用的，在這種情況下，能夠容忍更大數(shù)量的誤讀。

注意，從一個(gè)存儲(chǔ)器裸片到下一個(gè)存儲(chǔ)器裸片會(huì)有變化，這會(huì)導(dǎo)致閾值電壓分布的差。此外，在存儲(chǔ)器裸片內(nèi)，也會(huì)有變化。例如，從一個(gè)塊至下一個(gè)塊可以存在差。此外，在塊內(nèi)可能存在字線間變化。這些差的一個(gè)可能的原因是各種干涉效應(yīng)可能取決于裸片、塊、字線等而不同。這會(huì)導(dǎo)致閾值分布寬度的差。在寫入不同塊的數(shù)據(jù)的歷史中也可能存在差。例如，對于不同時(shí)間段持續(xù)停止的、在兩個(gè)不同時(shí)間編程的兩個(gè)塊將示出不同的閾值偏移量。因此，總的來說，最優(yōu)讀取電平可以基于裸片、塊、字線等而變化。

可以針對任何單元(裸片、塊、字線、字線層、3D陣列中的層級等)動(dòng)態(tài)地確定讀取電平。注意，即使是對于新被編程的存儲(chǔ)器陣列，在裸片、塊、字線等之間也可能存在差，這會(huì)導(dǎo)致閾值分布之間的差。換言之，可能并非讀取電平的一個(gè)集合適于所有裸片、塊、字線等的情況。因此，可以針對新編程的存儲(chǔ)器使用動(dòng)態(tài)地確定讀取電平。這會(huì)允許針對裸片、塊、字線等將讀取電平最優(yōu)化。

圖7A描繪了讀取調(diào)節(jié)電路裝置720的一種實(shí)施方式的框圖。讀取調(diào)節(jié)電路裝置720被配置成確定經(jīng)調(diào)節(jié)的讀取電平，也可以稱為動(dòng)態(tài)讀取電平。讀取調(diào)節(jié)電路裝置720包括讀取電路722、比較電路724以及確定電路726。讀取調(diào)節(jié)電路裝置720可以使用本文中描述的管理電路來實(shí)現(xiàn)。

在一種實(shí)施方式中，讀取電路722被配置成感測存儲(chǔ)器單元的閾值電壓。讀取電路722能夠以參考電平的集合來讀取非易失性存儲(chǔ)元件。要做到這樣，讀取電路722可以對存儲(chǔ)器單元的控制柵施加參考電壓。這也可以稱為對與存儲(chǔ)器單元相關(guān)聯(lián)的字線施加參考電壓。讀取電路722可以包括針對圖1描述的管理電路的任何部分。例如，讀取電路722可以是讀/寫電路的一部分(圖1，128)。然而，讀取電路722并不限于是讀/寫電路128的一部分。讀取電路722可以包括感測塊(例如，圖3，300)。讀取電路722能夠部分地經(jīng)由狀態(tài)機(jī)112來實(shí)現(xiàn)。讀取電路722能夠部分地經(jīng)由片上地址解碼器114來實(shí)現(xiàn)。讀取電路722可以部分地經(jīng)由代碼/參數(shù)113來實(shí)現(xiàn)。讀取電路722可以部分地經(jīng)由處理器122c來實(shí)現(xiàn)。讀取電路722可以部分地經(jīng)由控制器122來實(shí)現(xiàn)。

在一種實(shí)施方式中，比較電路724被配置成對以兩個(gè)不同參考電平讀取存儲(chǔ)器單元的結(jié)果進(jìn)行比較。比較電路724被配置成在讀取電路722 以不同的參考電平讀取存儲(chǔ)器單元時(shí)進(jìn)行該比較。比較電路724可以包括針對圖1描述的管理電路的任何部分。比較電路724可以通過控制器122、處理器122c、ROM 122a、RAM 122b、狀態(tài)機(jī)112和/或代碼/參數(shù)113中的一個(gè)或更多個(gè)來實(shí)現(xiàn)，但并不限于此。

確定電路726被配置成基于對以兩個(gè)不同參考電平讀取存儲(chǔ)器單元組的結(jié)果進(jìn)行的比較來確定經(jīng)調(diào)節(jié)的讀取電平。確定電路726可以包括針對圖1描述的管理電路的任何部分。確定電路726可以通過控制器122、處理器122c、ROM 122a、RAM 122b、狀態(tài)機(jī)112和/或代碼/參數(shù)113中的一個(gè)或更多個(gè)來實(shí)現(xiàn)，但并不限于此。

圖7B是確定動(dòng)態(tài)讀取電平的處理700的一種實(shí)施方式的流程圖。動(dòng)態(tài)讀取電平可以是諸如圖5中的VrA、VrB、VrC、VrD、VrE、VrF、或VrG的讀取電平。注意，可以針對每個(gè)讀取電平執(zhí)行一次處理700。在一種實(shí)施方式中，讀取調(diào)節(jié)電路裝置720執(zhí)行該處理。注意，處理中的步驟并非一定以所描繪的順序來執(zhí)行。此外，步驟中的一些步驟可以與另一步驟同時(shí)地進(jìn)行。結(jié)合圖7C來討論該處理，圖7C是示出了針對低谷搜索的讀取電平的集合的圖。簡要地，圖7C描繪了兩個(gè)示例V_T分布712和714，以及參考電平的集合752。集合752包含參考電平R0至R7。

在一種實(shí)施方式中，處理700在兩個(gè)V_T分布712與714之間掃描低谷。注意，當(dāng)以給定參考電平讀取存儲(chǔ)器單元時(shí)，結(jié)果指示相對于參考電平存儲(chǔ)器單元的V_T。從而，以兩個(gè)參考電平進(jìn)行讀取提供了用于確定存儲(chǔ)器單元的V_T是否位于這兩個(gè)參考電平之間的信息。從而，以兩個(gè)參考電平進(jìn)行讀取能夠確定多少存儲(chǔ)器單元具有在這兩個(gè)參考電平之間的窗口中的V_T。在一種實(shí)施方式中，低谷指代包含最少的存儲(chǔ)器單元的V_T窗口。

在步驟702中，以參考電平的集合來讀取存儲(chǔ)器單元組。在一種實(shí)施方式中，該存儲(chǔ)器單元組與同一字線相關(guān)聯(lián)。然而，并非與字線相關(guān)聯(lián)的每個(gè)存儲(chǔ)器單元需要在該組中。在一種實(shí)施方式中，該組包括沿字線每隔一個(gè)存儲(chǔ)器單元。例如，與奇位線相關(guān)聯(lián)的存儲(chǔ)器單元在該組中，或者替選地，與偶位線相關(guān)聯(lián)的存儲(chǔ)器單元在該組中。在一種實(shí)施方式中，與不被讀取的存儲(chǔ)器單元相關(guān)聯(lián)的位線接地。這可以有助于加速對其他存儲(chǔ)器單元的讀取。事實(shí)上，接地的位線可以提供屏蔽，這減小或消除位線之間的電容耦合。

圖7C描繪了參考電平的集合752的一個(gè)示例。注意，步驟702可以 涉及以參考電平中任意之一進(jìn)行讀取。從而在步驟702中提及的“集合”可以是參考電平的集合752的子集。在一種實(shí)施方式中，以逐步更高的參考電平來進(jìn)行讀取。例如，讀取可以以集合752中的與最低V_T(例如，R0)相關(guān)聯(lián)的參考電平開始，然后順序地通過集合前進(jìn)至逐步更高的參考電平。在一種實(shí)施方式中，以逐步更低的參考電平進(jìn)行讀取。例如，讀取可以以集合752中的與最高V_T(例如，R7)相關(guān)聯(lián)的參考電平開始，然后順序地通過集合前進(jìn)至逐步更低的參考電平。注意，與圖5中的讀取參考電平(例如，VrA、VrB)之間的間隙大小相比，圖7C中的參考電平之間的間隙相對較小。此外注意，在步驟702中可以跳過集合752中的參考電平中的一些參考電平。在一種實(shí)施方式中，跳過集合752中間的一個(gè)或更多個(gè)參考電平。在一種實(shí)施方式中，處理在集合的一端(例如，R0)處開始并且通過在另一端(例如，R5、R6、R7)處不進(jìn)行讀取來提前終止。在這種情況下，可以將這些不被讀取的參考電平稱為在步驟702中提及的集合之外。

圖7D示出了可以在步驟702期間施加至存儲(chǔ)器單元的控制柵的示例字線電壓757。9個(gè)不同電平對應(yīng)于不與集合中的任何參考電平對應(yīng)的初始字線電平以及參考電平的集合752中的8個(gè)示例參考電平(R0至R7)。注意，在各次讀取之間字線電壓757未被降低至初始電平，這加速了處理。在一種實(shí)施方式中，參考電平的集合為有序集合。本文中，術(shù)語參考電平(等)的“有序集合”指代一個(gè)每個(gè)元素按序列在另一元素之后的參考電平的集合。圖7D示出了逐步變高的參考電平的有序集合的一個(gè)示例。另一替選方案是以最高量值電壓開始并且逐步變小。參考電平的集合中的參考電平的量值從一個(gè)參考電平增加到下一參考電平的集合是單調(diào)增大的示例。參考電平的集合中的量值從一個(gè)參考電平減小至下一參考電平的集合是單調(diào)減小的示例。單調(diào)變化的參考電平的集合可以或者單調(diào)地增大或者單調(diào)地減小。本文中單調(diào)增大的電壓電平的序列指代電壓電平的量值從一個(gè)電壓電平增加到下一電壓電平的序列。本文中單調(diào)減小的電壓電平的序列指代電壓電平的量值從一個(gè)電壓電平減小到下一電壓電平的序列。單調(diào)變化的電壓電平的序列是或者單調(diào)增大或者單調(diào)減小的序列。

在步驟704中，對以一個(gè)參考電平進(jìn)行讀取的結(jié)果與以另一參考電平進(jìn)行讀取的結(jié)果進(jìn)行比較。在以集合中的再一參考電平進(jìn)行讀取時(shí)進(jìn)行步驟704。圖7D用于例示。作為一個(gè)示例，讀取電路722以參考電平R0讀取存儲(chǔ)器單元，然后以參考電平R1讀取。讀取電路722可以將這些讀取的結(jié)果存儲(chǔ)在數(shù)據(jù)鎖存器中。接下來，讀取電路722可以以參考電平 R2讀取存儲(chǔ)器單元。當(dāng)讀取電路722正在以參考電平R2讀取存儲(chǔ)器單元時(shí)，比較電路724可以對以參考電平R0讀取存儲(chǔ)器單元的結(jié)果與以參考電平R1讀取存儲(chǔ)器單元的結(jié)果進(jìn)行比較。

再次參照圖7C，一種用于進(jìn)行比較的技術(shù)是檢測本文中所稱的“不匹配(mis-compare)”?？梢灾鸫鎯?chǔ)器單元來確定不匹配。注意，以給定參考電平讀取存儲(chǔ)器單元的結(jié)果反映相對于參考電平的其V_T。例如，“0”可以指示其V_T處于或低于參考電平，以及“1”可以指示其V_T高于參考電平。不匹配指示存儲(chǔ)器單元結(jié)果在兩個(gè)參考電平處不同。例如，存儲(chǔ)器單元在一個(gè)參考電平處具有“0”而在另一參考電平處具有“1”。這指示存儲(chǔ)器單元的V_T在兩個(gè)參考電平之間。圖7C描繪了不匹配計(jì)數(shù)754。不匹配計(jì)數(shù)754具有七個(gè)不同電平(電平中之一756被標(biāo)記)。不匹配電平756指代對以參考電平R0和R1讀取的比較。其他不匹配電平指代其他讀取電平之間的比較。

在一種實(shí)施方式中，圖7D進(jìn)一步示出了比較的定時(shí)。對以參考電平R0和R1讀取進(jìn)行的比較稱為“C01”。注意，該比較可以包括確定不匹配計(jì)數(shù)。注意，可以在以參考電平R2讀取期間進(jìn)行該比較。類似地，對以參考電平R1和R2讀取進(jìn)行的比較稱為“C12”。注意，可以在以參考電平R3讀取期間進(jìn)行該比較。注意，出于說明起見，圖7D中的示例被簡化。給定的比較不一定以讀取開始和結(jié)束。例如，對參考電平R0和R1的結(jié)果的比較不一定在以參考電平R2的讀取開始時(shí)才開始。此外，對參考電平R0和R1的結(jié)果的比較不一定在以參考電平R2的讀取結(jié)束時(shí)才結(jié)束。對參考電平R0和R1的結(jié)果的比較可以在以參考電平R2的讀取結(jié)束之前或之后結(jié)束。此外注意，在該示例中，在集合中的所有參考電平中進(jìn)行讀取。然而，如以下論述的那樣，在一些實(shí)施方式中，可以跳過以參考電平中的一個(gè)或更多個(gè)進(jìn)行的讀取。

此外，注意，以一個(gè)電平進(jìn)行的讀取可以與以另一電平進(jìn)行的讀取交疊。讀取可以被視為包括針對讀取建立條件(例如，字線電壓)、感測存儲(chǔ)器單元的條件、以及存儲(chǔ)感測的結(jié)果。以一個(gè)參考電平進(jìn)行讀取的活動(dòng)中的一些能夠與以另一電平進(jìn)行讀取的活動(dòng)交疊。例如，以一個(gè)電平進(jìn)行讀取的結(jié)果可以在開始針對以下一電平進(jìn)行讀取建立條件之后被存儲(chǔ)。從而，以給定電平進(jìn)行的讀取可以延伸超出字線電壓開始改變成針對下一讀取的參考電平的時(shí)間。換言之，字線電壓可以在完成讀取之前改變。針對圖11更全面地進(jìn)行說明。

在一些實(shí)施方式中，與讀取相比，完成確定不匹配計(jì)數(shù)的時(shí)間花費(fèi)更少時(shí)間。例如，要確定不匹配計(jì)數(shù)的時(shí)間可能花費(fèi)大約3微秒，而讀取花費(fèi)大約5微秒。這是使得比較能夠隱藏在讀取中的一個(gè)因素。此外注意，本文中公開了用于加速比較的技術(shù)，以使得與讀取相比可以在更少的時(shí)間內(nèi)完成比較。

步驟706包括基于對結(jié)果的比較確定經(jīng)調(diào)節(jié)的讀取電平。經(jīng)調(diào)節(jié)的讀取電平可以稱為動(dòng)態(tài)讀取電平。再次參照圖7C，注意，不匹配具有以下形式，其中存在與對以電平R3和R4進(jìn)行的讀取的比較對應(yīng)的最小值。在一種實(shí)施方式中，這對應(yīng)于低谷。可以基于低谷來設(shè)定動(dòng)態(tài)讀取電平。例如，動(dòng)態(tài)讀取電平可以設(shè)置成參考電平R3、參考電平R4或R3與R4之間的某一值。

在一種實(shí)施方式中，確定電路726執(zhí)行步驟706。在一種實(shí)施方式中，確定電路726搜索不匹配計(jì)數(shù)的最小值。在一種實(shí)施方式中，確定電路726進(jìn)行搜索直至不匹配計(jì)數(shù)處于或低于目標(biāo)閾值為止。可以使用另一準(zhǔn)則。注意，不要求不匹配計(jì)數(shù)實(shí)際總數(shù)為全部不匹配。例如，對不匹配進(jìn)行計(jì)數(shù)的電路裝置可以僅在不匹配計(jì)數(shù)超過某閾值時(shí)停止計(jì)數(shù)。這可以在對不匹配進(jìn)行計(jì)數(shù)方面節(jié)省一定時(shí)間，并且簡化了用于執(zhí)行技術(shù)的電路裝置。

圖8是確定動(dòng)態(tài)讀取電平的處理800的一種實(shí)施方式的流程圖。處理800是處理700的一種實(shí)施方式。如對處理700的討論中注意到的那樣，不要求以集合中的所有參考電平來完成讀取。處理800描述了用于提前終止處理的技術(shù)以及用于跳過集合中的一個(gè)或更多個(gè)參考電平的技術(shù)。

在步驟802中，以參考電平的集合中的一個(gè)參考電平來讀取存儲(chǔ)器單元。例如，可以以參考電平R0來讀取存儲(chǔ)器單元。作為另一替選方案，可以以參考電平R7來讀取存儲(chǔ)器單元。在一種實(shí)施方式中，集合包含參考電平的有序集合。參考電平可以從有序集合中的一個(gè)參考電平逐步地增大至下一個(gè)參考電平或者從有序集合中的一個(gè)參考電平逐步地減小至下一個(gè)參考電平。例如，在圖7D中，參考電平從一個(gè)參考電平逐步地增加至下一個(gè)參考電平。

在步驟804中，以參考電平的集合中的另一參考電平來讀取存儲(chǔ)器單元。例如，可以以參考電平R1來讀取存儲(chǔ)器單元。作為另一替選方案，可以以參考電平R6來讀取存儲(chǔ)器單元。在一種實(shí)施方式中，這是參考電平的有序集合中的下一個(gè)參考電平。步驟802和804中的參考電平稱為參 考電平對。在一種實(shí)施方式中，這兩個(gè)參考電平在參考電平的有序集合中彼此接近。在一種實(shí)施方式中，參考電平的有序集合以逐步增大或替選地逐步減小的電壓量值被排序。

在步驟806中，當(dāng)針對以集合中的另一參考電平進(jìn)行感測建立條件時(shí)對以兩個(gè)先前參考電平進(jìn)行讀取的結(jié)果進(jìn)行比較。在一種實(shí)施方式中，另一參考電平為有序集合中的下一個(gè)參考電平。以一種方式陳述，一個(gè)參考電平緊接在集合中的另一參考電平之后。例如，參照圖7D，在對以參考電平R0進(jìn)行讀取的結(jié)果與以參考電平R1進(jìn)行讀取的結(jié)果進(jìn)行比較時(shí)，建立了以參考電平R2進(jìn)行感測的條件。在一種實(shí)施方式中，步驟806確定不匹配計(jì)數(shù)。這可以稱為進(jìn)行掃描。

在一種實(shí)施方式中，針對以集合中的另一參考電平進(jìn)行感測建立條件包括在存儲(chǔ)器單元的控制柵上建立電壓電平。在一種實(shí)施方式中，讀取電路722將對被耦接至存儲(chǔ)器單元的控制柵的字線施加的電壓從對中的一個(gè)參考電平改變成該對中的另一參考電平，而在以對中的參考電平進(jìn)行讀取之間不將字線電壓降低至接地。

在一種實(shí)施方式中，針對以集合中的另一參考電平進(jìn)行感測建立條件包括在與存儲(chǔ)器單元相關(guān)聯(lián)的感測節(jié)點(diǎn)上建立電壓電平。例如，可以存在有與每個(gè)存儲(chǔ)器單元相關(guān)聯(lián)的感測放大器。感測放大器可以具有感測節(jié)點(diǎn)，該感測節(jié)點(diǎn)可以被充電至感測電壓作為感測存儲(chǔ)器單元的條件。

在步驟808中，確定是否要終止處理800。可以響應(yīng)于確定找到了低谷而提前終止處理。提前終止消除了對以集合中的所有可能的參考電平進(jìn)行讀取的需要，這節(jié)省了時(shí)間。確定找到了低谷的一個(gè)示例是不匹配的數(shù)量在較低閾值以下。該較低閾值是以下指示：具有在兩個(gè)參考電平之間的V_T的存儲(chǔ)器單元的數(shù)量充分低以使得找到了低谷，或者在一種實(shí)施方式中至少不可能找到較低數(shù)量的不匹配。在一種實(shí)施方式中，步驟808是由確定電路726來進(jìn)行。

另一方面，如果步驟808中的確定不是提前終止，則處理在步驟812處繼續(xù)。在步驟812中，確定是否跳過集合中的參考電平。作為一個(gè)示例，如果搜索當(dāng)前距低谷還遠(yuǎn)，則可以跳過集合中的一個(gè)或更多個(gè)參考電平。例如，如果在步驟806中，建立條件來以參考電平R2進(jìn)行感測，則可以跳過以參考電平R2進(jìn)行讀取?？梢酝ㄟ^比較不匹配計(jì)數(shù)處于或高于指示未接近低谷的上閾值來做出該確定。

在不跳過參考電平的情況下，則處理在步驟814處繼續(xù)。步驟814是針對提前終止的第二測試。步驟814涉及針對該參考電平對的不匹配的計(jì)數(shù)以及針對先前參考電平對的不匹配的計(jì)數(shù)。提前終止的條件是針對當(dāng)前參考電平對的不匹配的計(jì)數(shù)大于或等于針對先前參考電平對的不匹配的計(jì)數(shù)加上較小增量(例如，閾值量)。該測試尋找當(dāng)不匹配計(jì)數(shù)后退的情況。該增量用于防止局部低谷引起提前終止。注意，在步驟814中，針對當(dāng)前對的不匹配的計(jì)數(shù)應(yīng)當(dāng)小于上閾值。此外，針對當(dāng)前對的不匹配的計(jì)數(shù)可以大于下閾值。

如果步驟814中的確定為提前終止，則處理在步驟816處繼續(xù)。在步驟816中，確定動(dòng)態(tài)讀取電平。這可以是基于在步驟806中執(zhí)行的一次或更多次比較。在這種情況下，確定電路726可以基于先前比較中的參考電平的值來確定動(dòng)態(tài)讀取電平。

在跳過參考電平的情況下(步驟812為是)，處理800進(jìn)行至步驟815。該步驟可以包括確定要施加至存儲(chǔ)器單元的控制柵的下一參考電平。該步驟還可以包括針對感測存儲(chǔ)器單元建立新條件。注意，在步驟806中，針對感測存儲(chǔ)器單元建立了條件。這可以包括建立適當(dāng)控制柵(或字線)電壓。在步驟815中，可以在字線上建立新電壓。例如，參照圖7D，在步驟815中，可以在字線上建立了與參考電平R3相關(guān)聯(lián)的電壓。在步驟815中，作為一個(gè)示例，字線電壓可以增加至與參考電平R4相關(guān)聯(lián)的電壓。在該示例中，跳過集合中的一個(gè)參考電平。然而，可以跳過不止一個(gè)參考電平。在步驟815之后，處理可以在步驟802處繼續(xù)，在這種情況下要基于在步驟815中建立的條件來感測存儲(chǔ)器單元。當(dāng)執(zhí)行步驟804時(shí)，作為一個(gè)示例，可以在參考電平R5處進(jìn)行感測。然后，作為一個(gè)示例，在步驟806中可以在針對以參考電平R6進(jìn)行感測建立條件時(shí)，對以參考電平R4和R5感測的結(jié)果進(jìn)行比較。注意，集合中的參考電平之間的電壓間隙可以為均勻的，盡管這并非要求。剛描述的技術(shù)從步驟806的一個(gè)迭代至下一個(gè)迭代，將在步驟806中比較的參考電平之間的電壓間隙保持均勻。

討論現(xiàn)在返回至路徑向下到步驟814的情況。如果在步驟814中確定不提前終止，則處理進(jìn)行至步驟818。在步驟818中，以集合中的另一參考電平讀取存儲(chǔ)器單元。在一種實(shí)施方式中，以有序集合中的下一參考電平讀取存儲(chǔ)器單元。在一種實(shí)施方式中，步驟818包括以在步驟806中針對其建立了條件的參考電平讀取存儲(chǔ)器單元。例如，參照圖7D，在步驟 806中針對以參考電平R2進(jìn)行讀取建立了條件。在對以參考電平R0和R1感測的結(jié)果進(jìn)行比較時(shí)建立條件。在步驟818中，可以以參考電平R2進(jìn)行讀取。該讀取可以包括存儲(chǔ)讀取的結(jié)果。這僅是針對步驟818的一個(gè)示例。

在步驟818之后，(在步驟820中)確定是否存在應(yīng)當(dāng)進(jìn)行讀取的任何其他參考電平。例如，如果步驟818的讀取是針對參考電平R7，則不再存在需要進(jìn)行感測的參考電平。

假設(shè)存在要以其進(jìn)行感測的參考電平，則處理800返回至步驟806。注意，在步驟806中，在針對以另一參考電平進(jìn)行感測建立條件時(shí)對以參考電平對讀取的結(jié)果進(jìn)行了比較。作為一個(gè)示例，步驟818的最后一次迭代以參考電平R2來感測。在這種情況下，其結(jié)果被比較的參考電平對可以是參考電平R1和R2。在執(zhí)行該比較時(shí)，可以針對以參考電平R3進(jìn)行感測建立條件。處理然后在步驟808處繼續(xù)。

討論現(xiàn)在返回至步驟820中的確定是集合中不再存在參考電平要讀取的情況。在這種情況下，處理進(jìn)行至步驟822。在步驟822中，對以參考電平對進(jìn)行讀取的結(jié)果進(jìn)行比較。然而，因?yàn)椴辉俅嬖趨⒖茧娖揭x取，所以沒必要針對以另一參考電平進(jìn)行感測建立條件。由此，該步驟不同于步驟806。

在步驟824中，確定動(dòng)態(tài)讀取電平。這可以是基于一個(gè)或更多個(gè)比較。存在許多方式來進(jìn)行該確定。一個(gè)示例是選擇具有最小數(shù)量的不匹配的比較以及將動(dòng)態(tài)讀取電平以與該比較相關(guān)聯(lián)的參考電平為基礎(chǔ)。

注意，在處理800中，讀取的總數(shù)量可以變化。在最佳情況下，處理800可以僅采取兩次讀取。在最壞的情況下，處理可以以集合中的每個(gè)參考電平進(jìn)行讀取。假設(shè)在參考電平的集合中存在八次讀取。在處理800的一種實(shí)施方式中，最壞的情況采取兩個(gè)八次讀取加一次掃描(步驟822中的比較未隱藏在讀取中)。如果假設(shè)對于讀取為五微秒，以及對于掃描為三微秒，則這僅是43微秒。在處理800的一種實(shí)施方式中，最佳情況采取兩次讀取加一次掃描。在前述假設(shè)的情況下，這僅是13微秒。如果平均采取四次讀取，則這導(dǎo)致四次讀取加一次掃描，僅為23微秒。從而，處理800能夠快速地確定動(dòng)態(tài)讀取電平。這些時(shí)間是出于說明起見。讀取時(shí)間可能被位線建立時(shí)間影響。在一些實(shí)施方式中，可以通過沿字線選擇較少存儲(chǔ)器單元測試來改進(jìn)位線建立時(shí)間。例如，并非測試每隔一個(gè)存儲(chǔ)器單元，而是可以測試每第四個(gè)存儲(chǔ)器單元。注意，在測試存儲(chǔ)器單元的 較小集合時(shí)掃描時(shí)間還可以更快。因此，掃描仍能夠隱藏在較短讀取內(nèi)。

圖9是描繪了一種實(shí)施方式的感測電路裝置900的示意圖。感測電路裝置900可以用在處理700、800以及以下描述的處理1000期間。如以下所描述的那樣，電路900將電容器(或其他電荷存儲(chǔ)裝置)預(yù)充電至預(yù)充電量值、通過存儲(chǔ)器單元對電容器放電達(dá)感測時(shí)間、以及在感測時(shí)間之后感測電容器處的電壓。盡管圖9描寫一個(gè)電容器916的特征，但是在一些實(shí)施方式中，任何適當(dāng)電荷存儲(chǔ)裝置可以替代或補(bǔ)充該電容器916。感測電壓指示傳導(dǎo)電流的存儲(chǔ)器單元是否正被感測，這指示存儲(chǔ)器單元的閾值電壓大于還是小于正被測試的閾值電壓。

圖9示出了連接至位線的晶體管902和晶體管904。晶體管902在其柵極處接收信號BLS，并且用于連接至位線或與位線隔離。晶體管904在其柵極處接收信號BLC，并且用作電壓鉗。柵極電壓BLC被偏置在下述恒定電壓，所述恒定電壓等于期望位線電壓加上晶體管904的閾值電壓。因此晶體管904的功能在于在感測操作期間(在讀取或驗(yàn)證期間)保持恒定位線電壓，即使在通過位線的電流改變時(shí)也是如此。

晶體管904連接至晶體管906。晶體管906連接至電容器916。晶體管906的目的在于將電容器916連接至位線以及將電容器916從位線斷開連接，以使得電容器916與位線選擇性通信。換言之，晶體管906調(diào)整感測時(shí)間。也就是說，當(dāng)晶體管906被接通時(shí)電容器916可以通過位線放電，以及當(dāng)晶體管906被關(guān)斷時(shí)電容器916不能通過位線放電。

晶體管906在SEN節(jié)點(diǎn)處連接至電容器916，該SEN節(jié)點(diǎn)還連接至感測晶體管908的柵極。從而，電容器916的上極板連接至感測晶體管908的柵極。電容器916的下極板連接至?xí)r鐘信號CLK。時(shí)鐘信號CLK的目的在于升高或降低電容器916的上極板上的電壓，以及因此升高或降低感測節(jié)點(diǎn)SEN上的電壓。

SEN節(jié)點(diǎn)還連接至晶體管910，晶體管910連接至晶體管912。晶體管910和912二者位于預(yù)充電電路966中。向晶體管910的柵極提供信號HLL。向晶體管912的柵極提供信號LAT。晶體管910和912的目的在于對感測節(jié)點(diǎn)SEN預(yù)充電。對晶體管912的源極施加電壓(例如Vdd或另一電壓)。通過對晶體管912和910適當(dāng)?shù)仄?，施加至晶體管912的源極的電壓可以用于對電容器916預(yù)充電。對電容器916預(yù)充電是針對感測存儲(chǔ)器單元建立條件的一個(gè)示例。在預(yù)充電之后，電容器916可以經(jīng)由晶體管906通過位線放電(假設(shè)晶體管902和904處于導(dǎo)通)。

感測晶體管908的漏極連接至選通晶體管914。選通晶體管914的柵極設(shè)置有選通信號STRO。選通晶體管914的目的在于將感測晶體管908連接至鎖存器電路920。

鎖存器電路920包括晶體管940、942、944、950、952及954。晶體管950在其柵極處接收選通信號STRO。晶體管940在其柵極處接收復(fù)位信號RST。晶體管952和954的柵極束縛在一起。數(shù)據(jù)鎖存器920中的LAT電壓表示存儲(chǔ)器單元的條件。在一種實(shí)施方式中，如果存儲(chǔ)器單元具有處于或高于參考電平的閾值電壓則LAT為高，以及如果存儲(chǔ)器單元具有低于參考電平的閾值電壓則LAT為低。從而，在一種實(shí)施方式中，高LAT意味著存儲(chǔ)器單元具有處于或高于參考電平的閾值電壓。從而，在一種實(shí)施方式中，低LAT意味著存儲(chǔ)器單元具有低于參考電平的閾值電壓。

復(fù)位晶體管960連接至晶體管952和954的柵極。復(fù)位晶體管960的柵極設(shè)置有復(fù)位信號RST。從而，復(fù)位信號RST可以用于將鎖存器920復(fù)位。

注意，盡管圖9中描繪了僅一個(gè)鎖存器電路920，然而電路900可以具有兩個(gè)或更多個(gè)鎖存器電路920。在這種情況下，電路900可以被配置成將結(jié)果存儲(chǔ)在選中的鎖存器電路920中。

如上所述，經(jīng)由晶體管910和912對電容器916預(yù)充電。這會(huì)將節(jié)點(diǎn)SEN處的電壓升高至預(yù)充電電壓電平(Vpre)。當(dāng)晶體管906接通時(shí)，如果選擇的存儲(chǔ)器單元的閾值電壓低于正被測試的參考電壓電平，則電容器916可以通過位線和該選擇的存儲(chǔ)器單元對其電荷進(jìn)行放電。如果電容器916能夠放電，則電容器處(SEN節(jié)點(diǎn)處)的電壓將減小。

SEN節(jié)點(diǎn)處的預(yù)充電電壓(Vpre)大于晶體管908的閾值電壓；因此，在感測時(shí)間之前，晶體管908接通(導(dǎo)通)。因?yàn)榫w管908在感測時(shí)間期間接通，所以晶體管914應(yīng)當(dāng)關(guān)斷。如果電容器916在感測時(shí)間期間不放電，則SEN節(jié)點(diǎn)上的電壓將保持在晶體管908的閾值電壓以上。在一種實(shí)施方式中，在感測晶體管908接通并且晶體管914接通的情況下，數(shù)據(jù)鎖存器920中的LAT變高。

如果電容器916在感測時(shí)間期間充分放電，則SEN節(jié)點(diǎn)處的電壓將減小到低于晶體管908的閾值電壓，由此關(guān)斷晶體管908。在這種情況下，在一種實(shí)施方式中，數(shù)據(jù)鎖存器920中的LAT將為低。數(shù)據(jù)鎖存器920 中的LAT處的電壓可以被提供給感測電路900外部的管理電路裝置。在一種實(shí)施方式中，數(shù)據(jù)鎖存器920中的LAT處的電壓的補(bǔ)被提供給感測電路900外部的管理電路裝置。從而，可以通過感測電路900和/或通過感測電路900外部的管理電路裝置來確定存儲(chǔ)器單元相對于參考電平(例如，閾值電壓)的條件。

圖10是描述了感測存儲(chǔ)器單元和比較感測的結(jié)果的一種實(shí)施方式的處理1000的流程圖。處理1000可以用在處理700或處理800中。處理1000的至少一些步驟可以由圖9的電路來執(zhí)行。例如，步驟1002至1012、1014、1022、1024及1026可以由電路900執(zhí)行。在一種實(shí)施方式中，步驟1016至1020以及1028至1032由比較電路724來執(zhí)行。處理1000的一種實(shí)施方式假設(shè)電荷存儲(chǔ)裝置916通過選擇的存儲(chǔ)器單元來對其電荷放電以檢測電流的結(jié)構(gòu)。如上所述，至少部分地通過圖9來描繪了這樣的結(jié)構(gòu)的一個(gè)示例。在圖9的示例中，電荷存儲(chǔ)裝置916包括電容器。然而，在其他實(shí)施方式中，也可以使用其他類型的電荷存儲(chǔ)裝置。圖11包含當(dāng)討論圖10的處理時(shí)將提及到的定時(shí)信號。定時(shí)信號屬于以下一個(gè)序列：針對以參考電平進(jìn)行感測建立感測條件、響應(yīng)于條件對感測節(jié)點(diǎn)進(jìn)行感測，以及存儲(chǔ)針對該參考電平進(jìn)行感測的結(jié)果。這些可以一起稱為以一個(gè)參考電平讀取存儲(chǔ)器單元。因?yàn)樘幚?000包括以多個(gè)參考電平進(jìn)行感測，所以可以在處理1000期間重復(fù)圖11中的定時(shí)信號。

在步驟1002中，建立以第一參考電平感測存儲(chǔ)器單元的條件。這可以包括在與存儲(chǔ)器單元相關(guān)聯(lián)的字線上建立電壓，以及在感測節(jié)點(diǎn)上建立感測電壓。

參照圖11中的定時(shí)圖，在時(shí)刻t0處，字線電壓增加到電壓電平V1。在時(shí)刻t0之前，作為一種可能，字線電壓可以處于0V。

在時(shí)刻t1與t2之間，HLL為高并且LAT為低。這些條件接通晶體管912和910二者，從而將電容器916的上極板連接至Vdd(或某其他電壓)。在時(shí)刻t2處，SEN處的電壓處于預(yù)充電電壓Vpre。注意，不要求Vpre為Vdd，這是因?yàn)镠LL為高持續(xù)的時(shí)間可以被調(diào)節(jié)以建立適當(dāng)Vpre。在時(shí)刻t2處，HLL降低，這關(guān)斷晶體管910以停止預(yù)充電。

在時(shí)刻t3處，時(shí)鐘信號CLK升高。這具有將SEN處的電壓升高類似量的效果。參照圖9，升高電容器916的下極板處的CLK具有將電容器916的上極板(或感測節(jié)點(diǎn)SEN)升高類似量的效果。

從而，在時(shí)刻t3之后，在SEN節(jié)點(diǎn)上建立了感測電壓。此外，以目標(biāo)參考電平建立了字線電壓。在圖11中，將該電平稱為“V1”。

處理1000中的步驟1004包括以第一參考電平進(jìn)行感測。在步驟1004中，將預(yù)充電電容器(或另一電荷存儲(chǔ)裝置)連接至位線。參照圖11，在時(shí)刻t4處，信號XXL升高。此外注意，該時(shí)刻處BLC可能為高。以類似方式，在該時(shí)刻處BLS可能為高?，F(xiàn)在參照圖9，向晶體管906的柵極提供XXL，從而接通晶體管906。此外，在該時(shí)刻處晶體管902和904接通。這將感測節(jié)點(diǎn)SEN連接至位線。

電容器916被允許通過位線和NAND串(包括正被感測的選擇的存儲(chǔ)器單元)對其電荷進(jìn)行放電。管理電路將等待感測時(shí)間。參照圖11，信號XXL從時(shí)刻t4至t5保持為高。還參照圖11，在t4與t5之間，感測節(jié)點(diǎn)SEN放電。描繪了兩個(gè)不同的放電率。以下更全面地論述這些放電率。簡要地，曲線1102與具有低傳導(dǎo)電流的存儲(chǔ)器單元相關(guān)聯(lián)，以及曲線1104與具有高傳導(dǎo)電流的存儲(chǔ)器單元相關(guān)聯(lián)。以另一方式陳述，曲線1102與具有參考電平以上的閾值電壓的存儲(chǔ)器單元相關(guān)聯(lián)。曲線1104與具有參考電平以下的閾值電壓的存儲(chǔ)器單元相關(guān)聯(lián)。參照圖11，在時(shí)刻t6處，時(shí)鐘信號CLK降低。這具有將SEN處的電壓降低類似量的效果。

接下來，測試電容器916上的電壓。管理電路計(jì)算電容器916兩端的電壓從預(yù)充電電壓至?xí)r刻t6之后(在CLK降低之后的)的變化。參照圖11，在時(shí)刻t7處，選通信號STRO升高。此外注意，在這之前在時(shí)刻t6處，復(fù)位信號RST降低以復(fù)位鎖存器電路。參照圖9，感測晶體管908將響應(yīng)于感測節(jié)點(diǎn)SEN上的電壓而或者接通或者關(guān)斷。在選通信號STRO為高的情況下，晶體管914接通，這提供感測晶體管908與鎖存器電路920之間的電流路徑?；诟袦y晶體管908是否傳導(dǎo)來設(shè)定數(shù)據(jù)鎖存器920中的LAT的值。存在圖11中描繪的兩個(gè)LAT條件。LAT(低)對應(yīng)于低電流傳導(dǎo)曲線1102，LAT(高)對應(yīng)于高電流傳導(dǎo)曲線1104。注意，步驟1004是測試存儲(chǔ)器單元的條件的一種方式。

步驟1006包括將以第一參考電平進(jìn)行感測的結(jié)果存儲(chǔ)在第一鎖存器集合中。參照圖3，來自LAT的結(jié)果可以存儲(chǔ)在DL1中。從而，感測每個(gè)存儲(chǔ)器單元的結(jié)果可以存儲(chǔ)在一個(gè)這樣的鎖存器中。在一種實(shí)施方式中，來自電路900中的LAT的條件被傳送至DL1。在另一實(shí)施方式中，電路900具有兩個(gè)或更多個(gè)鎖存器電路920。例如，一個(gè)鎖存器電路920 可以對應(yīng)于DL1以及另一鎖存器電路對應(yīng)于DL2。在這種情況下，電路900可以被配置成將結(jié)果存儲(chǔ)在選中的鎖存器電路920中。

步驟1008是針對以第二參考電平進(jìn)行感測建立條件。該步驟可以類似于步驟1002。然而，在這種情況下，以不同參考電壓建立字線電壓。在該示例中，在時(shí)刻t5之后字線上的電壓電平改變(例如，斜坡上升)為電壓V2。參照圖11，在時(shí)刻t5處XXL降低之后字線電壓可以改變成下一參考電平。這是因?yàn)楫?dāng)XXL降低時(shí)，感測節(jié)點(diǎn)從位線斷開連接。從而，字線電壓的變化不再影響感測節(jié)點(diǎn)SEN處的電壓。注意，在處理中的之后的點(diǎn)處字線電壓可以斜坡上升。此外注意，時(shí)刻t11處的條件可以類似于剛好在時(shí)刻t1之前的條件。從而，定時(shí)信號可以針對下一參考電平重復(fù)。此外注意，字線電壓從V1改變成V2，而不將字線電壓接地，這可以節(jié)省時(shí)間。

步驟1010包括以第二參考電平感測存儲(chǔ)器單元。該步驟可以類似于步驟1004。

步驟1012包括將以第二參考電平進(jìn)行感測的結(jié)果存儲(chǔ)在第二鎖存器集合中。該步驟可以類似于步驟1006。然而，在步驟1012中，可以將結(jié)果存儲(chǔ)在不同鎖存器集合中。注意，在步驟1006中，可以將結(jié)果存儲(chǔ)在數(shù)據(jù)鎖存器DL1中。在步驟1012中，可以將結(jié)果存儲(chǔ)在數(shù)據(jù)鎖存器DL2中。出于示例的目的使用這些數(shù)據(jù)鎖存器。

從而，在步驟1012之后，以第一參考電平感測存儲(chǔ)器單元的結(jié)果可以被存儲(chǔ)在數(shù)據(jù)鎖存器DL1中，以及以第二參考電平感測存儲(chǔ)器單元的結(jié)果可以被存儲(chǔ)在數(shù)據(jù)鎖存器DL2中。

在步驟1014中，針對以第三參考電平進(jìn)行感測建立條件。該步驟可以與步驟1016、1018和/或1020中的一個(gè)或更多個(gè)同時(shí)地進(jìn)行。共同地，步驟1016、1018和/或1020對以第一參考電平進(jìn)行感測的結(jié)果與以第二感測電平進(jìn)行感測的結(jié)果進(jìn)行比較。在步驟1016中，對第一鎖存器集合中的結(jié)果與第二鎖存器集合中的結(jié)果進(jìn)行比較。在步驟1018中，將鎖存器比較的結(jié)果存儲(chǔ)在第三數(shù)據(jù)鎖存器集合中。在步驟1020中，確定不匹配計(jì)數(shù)。這是基于第三數(shù)據(jù)鎖存器集合中的數(shù)據(jù)。以下討論的圖12提供能夠執(zhí)行步驟1016、1018及1020的比較電路724的一種實(shí)施方式的細(xì)節(jié)。

在一種實(shí)施方式中，在執(zhí)行步驟1014時(shí)執(zhí)行步驟1016和1018。在執(zhí)行步驟1014時(shí)執(zhí)行步驟1020是可選的。步驟1020可以包括累加不匹 配的總數(shù)。在步驟1014正被執(zhí)行時(shí)累加處理可以開始。然而，在步驟1014正被執(zhí)行時(shí)累加處理可以結(jié)束或者可以不結(jié)束。累加處理可以直至步驟1022被執(zhí)行才開始。

在步驟1022中，以第三參考電平進(jìn)行感測。例如，以參考電平R2進(jìn)行感測。這可以類似于步驟1004，但是具有不同的參考電平。如所注意到的那樣，可以與步驟1022同時(shí)地執(zhí)行確定不匹配計(jì)數(shù)(步驟1020)的全部或一部分。

在步驟1024中，將以第三參考電平進(jìn)行感測的結(jié)果存儲(chǔ)在第一數(shù)據(jù)鎖存器集合中。例如，可以將結(jié)果存儲(chǔ)在DL1鎖存器的集合中。注意，這是原先保存以第一參考電平進(jìn)行感測的結(jié)果的數(shù)據(jù)鎖存器的集合。

在步驟1026中，針對以第四參考電平進(jìn)行感測建立條件。例如，建立用于以參考電平R3進(jìn)行感測的條件。該步驟可以與步驟1028、1030和/或1032中的一個(gè)或更多個(gè)同時(shí)地進(jìn)行。共同地，步驟1028、1030和/或1032對以第二參考電平進(jìn)行感測的結(jié)果與以第三參考電平進(jìn)行感測的結(jié)果進(jìn)行比較。在步驟1028中，對第一鎖存器集合中的結(jié)果與第二鎖存器集合中的結(jié)果進(jìn)行比較。在步驟1030中，將鎖存器比較的結(jié)果存儲(chǔ)在第三數(shù)據(jù)鎖存器集合中。在步驟1032中，確定不匹配計(jì)數(shù)。這是基于第三數(shù)據(jù)鎖存器集合中的數(shù)據(jù)。

圖12描繪了可以用于比較兩個(gè)數(shù)據(jù)鎖存器集合中的結(jié)果的硬件的一種實(shí)施方式的框圖。該硬件可以用于步驟1016、1018、1020、1028、1030及1032。替選地，電路724的一些功能可以以軟件來執(zhí)行(例如，通過在處理器上執(zhí)行指令)。圖12描繪了數(shù)據(jù)鎖存器DL1和DL2。鎖存器DL1被稱為第一數(shù)據(jù)鎖存器集合。鎖存器DL2被稱為第二數(shù)據(jù)鎖存器集合。這些對應(yīng)于在圖3中描繪的數(shù)據(jù)鎖存器。注意，在一種實(shí)施方式中，電路900將感測結(jié)果存儲(chǔ)在鎖存器DL1和DL2中。

在一種實(shí)施方式中，每個(gè)數(shù)據(jù)鎖存器存儲(chǔ)一位。比較邏輯1202被配置成對DL1和DL2中的結(jié)果進(jìn)行比較并且將比較的結(jié)果存儲(chǔ)在TAG鎖存器1204中。特定地，比較邏輯1202確定DL1中的結(jié)果是否不同于DL2中的結(jié)果。本文中將不同的結(jié)果稱為“不匹配”。本文中將TAG鎖存器1204稱為第三數(shù)據(jù)鎖存器集合。注意，在該示例中，每個(gè)DL1和DL2鎖存器對可以存在一個(gè)TAG鎖存器1204。然而，并不要求。在一種實(shí)施方式中，與DL1和DL2鎖存器對相比，存在更少的TAG鎖存器1204。以另一方式陳述，可以存在比電路900更少的TAG鎖存器。

累加器1206被配置成計(jì)算TAG鎖存器1204中的不匹配的數(shù)量的總數(shù)。在一種實(shí)施方式中，在不匹配計(jì)數(shù)達(dá)到特定值之后累加器1206停止計(jì)數(shù)。注意，根據(jù)一種實(shí)施方式，沒必要知悉不匹配的精確數(shù)量，尤其是在數(shù)量相當(dāng)大時(shí)。注意，如果與電路900相比存在更少的TAG鎖存器1204，則可以用來自電路900的集合的數(shù)據(jù)來加載TAG鎖存器1204，并且用存儲(chǔ)在累加器1206中的結(jié)果對TAG鎖存器1204進(jìn)行掃描。然后，可以用來自電路900的不同集合的數(shù)據(jù)重新加載TAG鎖存器1204，并且再次掃描以累加另外的結(jié)果。

比較邏輯1202可以使用用于執(zhí)行比較的多種技術(shù)。一種技術(shù)是在DL1中的位與DL2中的位之間執(zhí)行邏輯異或。然而，可以使用除邏輯異或以外的技術(shù)。

在一種實(shí)施方式中，使用等式1中的邏輯表達(dá)式。

TAG＝DL1與非DL2(1)

在一種實(shí)施方式中，使用等式2中的邏輯表達(dá)式。

TAG＝非DL1與DL2(2)

在一種實(shí)施方式中，比較邏輯1202在使用以上兩個(gè)等式之間交替。注意，嚴(yán)格來講，以上兩個(gè)等式都不等同于異或。以下將用以闡述為何使用這兩個(gè)等式能夠確定不匹配計(jì)數(shù)。假設(shè)存儲(chǔ)器單元被以逐步更高的參考電平進(jìn)行感測。給定存儲(chǔ)器單元的V_T可能在初始參考電平以上。在這種情況下，存儲(chǔ)器單元不應(yīng)當(dāng)傳導(dǎo)電流。從而，出于例示起見，鎖存器可以存儲(chǔ)“1”。隨著感測進(jìn)行至更高參考電平，最終V_T可以在參考電平以下。在這種情況下，存儲(chǔ)器單元應(yīng)當(dāng)傳導(dǎo)電流。因此，鎖存器(可能為DL1或DL2)可以被分配“0”。當(dāng)然，在不同實(shí)現(xiàn)方式中，“1”和“0”的使用可以反轉(zhuǎn)。在一種實(shí)施方式中，假設(shè)一旦存儲(chǔ)器單元開始傳導(dǎo)電流，存儲(chǔ)器單元將以更高參考電平傳導(dǎo)電流。這使得能夠使用“與”運(yùn)算代替異或。注意，“與”運(yùn)算可以比“異或”更快地執(zhí)行。從而，可以減少掃描時(shí)間，這可以有助于掃描配合在讀取內(nèi)。

在兩個(gè)等式之間切換的原因如下。在一些實(shí)施方式中，將針對R0的結(jié)果存儲(chǔ)在DL1中，然后將針對R1的結(jié)果存儲(chǔ)在DL2中，然后將針對R2的結(jié)果存儲(chǔ)在DL1中等等。這可以節(jié)省數(shù)據(jù)鎖存器。然而，注意，當(dāng)在R0與R1之間比較時(shí)，DL2包含針對更高參考電平的結(jié)果。然而，當(dāng)在R1與R2之間比較時(shí)，DL1包含針對更高參考電平的結(jié)果。哪個(gè)鎖存 器包含針對更高參考電平的這種反轉(zhuǎn)是為何在等式1與等式2之間進(jìn)行切換的原因。

以下兩個(gè)表有助于進(jìn)一步例示。

表I

表II

表I涵蓋以R0進(jìn)行感測的結(jié)果與以R1進(jìn)行感測的結(jié)果進(jìn)行比較的情況。在該示例中，“0”指示存儲(chǔ)器單元在傳導(dǎo)。不期望存儲(chǔ)器單元在達(dá)到更高參考電平時(shí)從傳導(dǎo)至傳導(dǎo)。這是被標(biāo)記為無效的情況。因此，不匹配正確地捕捉到存儲(chǔ)器單元從不傳導(dǎo)至傳導(dǎo)的情況。

表II涵蓋了以R1進(jìn)行感測的結(jié)果被與以R2進(jìn)行感測的結(jié)果進(jìn)行比較的情況。在這種情況下，DL1包含當(dāng)以更高參考電壓進(jìn)行感測時(shí)的結(jié)果。(標(biāo)記的)無效情況對應(yīng)于存儲(chǔ)器單元從傳導(dǎo)至不傳導(dǎo)。因此，不匹配正確地捕捉到存儲(chǔ)器單元從不傳導(dǎo)至傳導(dǎo)的情況。

從而，兩個(gè)表示出了該技術(shù)正確地檢測到存儲(chǔ)器單元從不傳導(dǎo)至傳導(dǎo)的情況?？梢詫⑦壿嫺淖円蕴幚韽妮^高電壓至較低電壓的逐步地感測。

本文中公開的一種實(shí)施方式包括一種非易失性存儲(chǔ)裝置，該非易失性存儲(chǔ)裝置包括多個(gè)非易失性存儲(chǔ)元件和與所述多個(gè)非易失性存儲(chǔ)元件進(jìn)行通信的讀取調(diào)節(jié)電路裝置。讀取調(diào)節(jié)電路裝置包括讀取電路、比較電路以及確定電路。讀取電路被配置成以參考電平的集合來讀取所述多個(gè)非易失性存儲(chǔ)元件的組。比較電路被配置成：當(dāng)讀取電路以集合中的除參考電平對中的參考電平以外的參考電平來讀取非易失性存儲(chǔ)元件組時(shí)，對以該對中的一個(gè)參考電平讀取該組的結(jié)果與以該對中的另一參考電平讀取該 組的結(jié)果進(jìn)行比較。確定電路被配置成：基于對以參考電平對中的一個(gè)參考電平讀取該組的結(jié)果與以參考電平對中的另一參考電平讀取該組的結(jié)果的比較，確定經(jīng)調(diào)節(jié)的讀取電平。

本文中公開的一種實(shí)施方式包括一種方法，該方法包括以下。以參考電平的有序集合中的參考電平來感測非易失性存儲(chǔ)元件組，包括或者以逐步更高的參考電平來感測或者以逐步更低的參考電平來感測。存儲(chǔ)以參考電平的有序集合感測該組的結(jié)果。針對有序集合中的一個(gè)或更多個(gè)相鄰參考電平對，確定組中的非易失性存儲(chǔ)元件是否具有在相鄰參考電平對之間的閾值電壓，同時(shí)針對以集合中的除該對中的參考電平以外的另一參考電平進(jìn)行感測建立條件。對組中具有在每個(gè)對中的兩個(gè)參考電平之間的閾值電壓的非易失性存儲(chǔ)元件進(jìn)行計(jì)數(shù)?；谠撚?jì)數(shù)確定動(dòng)態(tài)讀取電平。

本文中公開的一種實(shí)施方式包括非易失性存儲(chǔ)裝置，該非易失性存儲(chǔ)裝置包括多個(gè)非易失性存儲(chǔ)元件、與非易失性存儲(chǔ)元件相關(guān)聯(lián)的第一數(shù)據(jù)鎖存器集合、與非易失性存儲(chǔ)元件相關(guān)聯(lián)的第二數(shù)據(jù)鎖存器集合、以及與多個(gè)非易失性存儲(chǔ)元件、第一數(shù)據(jù)鎖存器集合及第二數(shù)據(jù)鎖存器集合進(jìn)行通信的控制電路裝置?？刂齐娐费b置被配置成以單調(diào)地改變電壓電平的序列的第一電壓電平來對多個(gè)非易失性存儲(chǔ)元件的組進(jìn)行感測?？刂齐娐费b置被配置成將以第一電壓電平進(jìn)行感測的結(jié)果存儲(chǔ)在第一鎖存器集合中?？刂齐娐费b置被配置成以電壓電平序列中的第二電壓電平來感測非易失性存儲(chǔ)元件組?？刂齐娐费b置被配置成將以第二電壓電平進(jìn)行感測的結(jié)果存儲(chǔ)在第二鎖存器集合中?？刂齐娐费b置被配置成：在控制電路裝置針對以序列中的第三電壓電平感測非易失性存儲(chǔ)元件組建立條件時(shí)，基于第一鎖存器集合和第二鎖存器集合中的結(jié)果，確定組中具有在第一電壓電平與第二電壓電平之間的閾值電壓的非易失性存儲(chǔ)元件的第一計(jì)數(shù)?？刂齐娐费b置被配置成基于第一計(jì)數(shù)確定是否找到了動(dòng)態(tài)讀取電平?？刂齐娐费b置被配置成在找到了動(dòng)態(tài)讀取電平的情況下跳過以第三電壓電平對多個(gè)非易失性存儲(chǔ)元件進(jìn)行的感測?？刂齐娐费b置被配置成在尚未找到動(dòng)態(tài)讀取電平的情況下以第三電壓電平來感測非易失性存儲(chǔ)元件組?？刂齐娐费b置被配置成將以第三電壓電平進(jìn)行感測的結(jié)果存儲(chǔ)在第一鎖存器集合中?？刂齐娐费b置被配置成：基于第一鎖存器集合和第二鎖存器集合中的結(jié)果，確定組中多少非易失性存儲(chǔ)元件具有在第二電壓電平與第三電壓電平之間的閾值電壓的第二計(jì)數(shù)。控制電路裝置被配置成基于第三電壓電平確定用于非易失性存儲(chǔ)元件組的動(dòng)態(tài)讀取電平。

在各種實(shí)施方式中，用于以參考電平的集合來對多個(gè)非易失性存儲(chǔ)元 件的組進(jìn)行讀取的讀取裝置可以包括讀取電路722、感測電路裝置900、讀/寫電路128、狀態(tài)機(jī)112、控制器122和/或其他硬件。其他實(shí)施方式可以包括用于以參考電平的集合來對多個(gè)非易失性存儲(chǔ)元件的組進(jìn)行讀取的類似或等同裝置。

在各種實(shí)施方式中，用于在讀取裝置以集合中的除參考電平對中的參考電平以外的參考電平來讀取非易失性存儲(chǔ)元件組時(shí)對以該對中的一個(gè)參考電平讀取組的結(jié)果與以該對中的另一參考電平讀取組的結(jié)果進(jìn)行比較的比較裝置可以包括比較電路724、數(shù)據(jù)鎖存器DL1、DL2、比較邏輯1202、TAG寄存器1204、累加器1206、狀態(tài)機(jī)112、控制器122和/或其他硬件。其他實(shí)施方式可以包括用于在讀取裝置以集合中的除參考電平對中的參考電平以外的參考電平來讀取非易失性存儲(chǔ)元件組時(shí)對以該對中的一個(gè)參考電平讀取組的結(jié)果與以該對中的另一參考電平讀取組的結(jié)果進(jìn)行比較的類似或等同裝置。

在各種實(shí)施方式中，用于基于對以參考電平對中的一個(gè)參考電平讀取組的結(jié)果與以參考電平對中的另一參考電平讀取組的結(jié)果的比較來確定經(jīng)調(diào)節(jié)的讀取電平的確定裝置可以包括確定電路726、狀態(tài)機(jī)112、代碼/參數(shù)113、處理器122c、控制器122、RAM 122b、ROM 122a和/或其他硬件。其他實(shí)施方式可以包括用于基于對以參考電平對中的一個(gè)參考電平讀取組的結(jié)果與以參考電平對中的另一參考電平讀取組的結(jié)果的比較來確定經(jīng)調(diào)節(jié)的讀取電平的類似或等同裝置。

本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到該技術(shù)并不限于所描述的二維和三維示例性結(jié)構(gòu)，而是涵蓋在本文中描述的以及本領(lǐng)域技術(shù)人員理解的技術(shù)的精神和范圍內(nèi)的所有相關(guān)存儲(chǔ)器結(jié)構(gòu)。出于說明和描述的目的呈現(xiàn)了對本發(fā)明的在前詳細(xì)描述。所述詳細(xì)描述并不意在窮舉或?qū)⒈景l(fā)明限制為所公開的確切形式。根據(jù)以上教示可以進(jìn)行很多修改和變型。選擇所描述的實(shí)施方式以最佳地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，從而使得本領(lǐng)域技術(shù)人員能夠適合所構(gòu)思的特定應(yīng)用而在各種實(shí)施方式中和與各種修改一起最佳地利用本發(fā)明。意在由所附權(quán)利要求來限定本發(fā)明的范圍。