本發(fā)明涉及半導(dǎo)體存儲器，特別地涉及非易失性的半導(dǎo)體存儲器以及半導(dǎo)體存儲器中的數(shù)據(jù)的寫入方法。

背景技術(shù)：

作為非易失性的半導(dǎo)體存儲器，已知有NAND型或NOR型的閃速存儲器。在NAND型閃速存儲器中裝載有為了提高數(shù)據(jù)的可靠性而對寫入和讀出數(shù)據(jù)實施錯誤檢測和訂正的所謂的ECC（Error Checking and Correcting，錯誤檢查和糾正）功能（例如，參照專利文獻(xiàn)1）。在利用了ECC功能的數(shù)據(jù)寫入中，對以連接于各字線的多個存儲器單元所對應(yīng)的頁面單位輸入的寫入數(shù)據(jù)片的序列實施錯誤訂正用的編碼處理。然后，將通過該編碼處理而得到的每個頁面的編碼數(shù)據(jù)寫入到存儲器單元陣列中。再有，在數(shù)據(jù)讀出時，對以頁面為單位讀出的編碼數(shù)據(jù)實施錯誤訂正，將錯誤訂正后的數(shù)據(jù)輸出為讀出數(shù)據(jù)。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開2012-133843號公報。

發(fā)明要解決的課題

另一方面，在NOR型閃速存儲器中，通常數(shù)據(jù)的可靠性高，因此，不需要在NAND型閃速存儲器中需要的ECC。然而，近年來，伴隨著存儲器的高密度記錄化和高速化的要求，在NOR型閃速存儲器中也產(chǎn)生了數(shù)據(jù)的可靠性降低這樣的問題。

可是，在NOR型閃速存儲器中，以例如由128位構(gòu)成的頁面單位完成數(shù)據(jù)讀出，但是，數(shù)據(jù)寫入以例如由100頁面的量的多個頁面構(gòu)成的塊單位進(jìn)行。

因此，在NOR型閃速存儲器中，1次的量的寫入為上述的那樣的塊單位，因此，成為錯誤檢測和訂正的對象的數(shù)據(jù)長度長大。因此，錯誤檢測和訂正處理所花費的時間變大，招致數(shù)據(jù)訪問（寫入、讀出）速度的降低。

此外，在NOR型閃速存儲器中，為了進(jìn)行該塊單位的寫入，首先，將所輸入的寫入數(shù)據(jù)片的序列中的各寫入數(shù)據(jù)片插入為與1塊內(nèi)的多個頁面分別對應(yīng)的頁面數(shù)據(jù)內(nèi)的各位的數(shù)據(jù)。然后，將完成了該寫入數(shù)據(jù)片的插入的1塊的量的各頁面數(shù)據(jù)寫入到存儲器單元陣列中。

此時，在NOR型閃速存儲器中，未必以其序列順序連續(xù)地將所輸入的寫入數(shù)據(jù)片的序列插入到頁面數(shù)據(jù)內(nèi)，例如存在將該一串寫入數(shù)據(jù)片分別分散地插入到多個頁面數(shù)據(jù)中的情況。

因此，在NOR型閃速存儲器中，存在所輸入的寫入數(shù)據(jù)片的排列和按照每個頁面讀出的讀出數(shù)據(jù)片的排列不同的情況，因此，不能通過在NAND型閃速存儲器中采用的方法來進(jìn)行錯誤訂正。

技術(shù)實現(xiàn)要素：

因此，本發(fā)明的目的在于提供即使在所輸入的寫入數(shù)據(jù)片的排列和讀出數(shù)據(jù)片的排列不同的情況下也能夠在不招致訪問時間的增大的情況下進(jìn)行利用ECC的可靠性高的存儲器訪問的半導(dǎo)體存儲器以及數(shù)據(jù)的寫入方法。

用于解決課題的方案

本發(fā)明的半導(dǎo)體存儲器是，一種半導(dǎo)體存儲器，以由k個頁面構(gòu)成的塊的單位將多個寫入數(shù)據(jù)片寫入到存儲器單元中，其中，k為2以上的整數(shù)，所述半導(dǎo)體存儲器具有：寫入頁面地址檢測部，基于示出所述寫入數(shù)據(jù)片各自的所述塊內(nèi)的寫入位位置的數(shù)據(jù)地址來檢測示出寫入所述寫入數(shù)據(jù)片的每一個的所述頁面的寫入頁面地址；寫入緩沖器，向在與所述k個頁面各自對應(yīng)的k個頁面數(shù)據(jù)片之中由所述寫入頁面地址示出的所述頁面數(shù)據(jù)片的每一個內(nèi)插入至少1個所述寫入數(shù)據(jù)片，將插入有所述寫入數(shù)據(jù)片的所述頁面數(shù)據(jù)片輸出為寫入頁面數(shù)據(jù)片；ECC部，對所述寫入頁面數(shù)據(jù)片的每一個實施錯誤訂正編碼處理來得到編碼寫入數(shù)據(jù)片；以及解碼器，對屬于由所述寫入頁面地址示出的所述頁面的所述存儲器單元的每一個施加基于所述編碼寫入數(shù)據(jù)片的寫入電壓。

此外，本發(fā)明的數(shù)據(jù)寫入方法是，一種數(shù)據(jù)寫入方法，以由k個頁面構(gòu)成的塊的單位將多個寫入數(shù)據(jù)片寫入到存儲器單元中，其中，k為2以上的整數(shù)，所述數(shù)據(jù)寫入方法具有：第一步驟，基于示出所述寫入數(shù)據(jù)片各自的所述塊內(nèi)的寫入位位置的數(shù)據(jù)地址來檢測示出寫入所述寫入數(shù)據(jù)片的每一個的所述頁面的寫入頁面地址；第二步驟，向在與所述k個頁面各自對應(yīng)的k個頁面數(shù)據(jù)片之中由所述寫入頁面地址示出的所述頁面數(shù)據(jù)片的每一個內(nèi)插入至少1個所述寫入數(shù)據(jù)片，將插入有所述寫入數(shù)據(jù)片的所述頁面數(shù)據(jù)片作為寫入頁面數(shù)據(jù)片；第三步驟，對所述寫入頁面數(shù)據(jù)片的每一個實施錯誤訂正編碼處理來得到編碼寫入數(shù)據(jù)片；以及第四步驟，對屬于由所述寫入頁面地址示出的所述頁面的所述存儲器單元的每一個施加基于所述編碼寫入數(shù)據(jù)片的寫入電壓。

發(fā)明效果

在本發(fā)明中，在將多個寫入數(shù)據(jù)片以由k個頁面構(gòu)成的塊的單位寫入到存儲器單元中時，首先，基于示出塊內(nèi)的寫入位位置的數(shù)據(jù)地址來檢測示出寫入有寫入數(shù)據(jù)片的每一個的塊內(nèi)的頁面的寫入頁面地址。接著，向在與各頁面對應(yīng)的k個頁面數(shù)據(jù)片之中由寫入頁面地址示出的頁面數(shù)據(jù)片內(nèi)插入至少1個寫入數(shù)據(jù)片。然后，僅對插入有該寫入數(shù)據(jù)片的頁面數(shù)據(jù)片的每一個實施錯誤訂正編碼處理，將此時得到的編碼寫入數(shù)據(jù)片寫入到存儲器單元的每一個中。

因此，根據(jù)本發(fā)明，即使在所輸入的寫入數(shù)據(jù)片的排列和讀出數(shù)據(jù)片的排列不同的情況下，也能夠進(jìn)行使用了ECC的可靠性高的數(shù)據(jù)訪問。

進(jìn)而，根據(jù)本發(fā)明，僅對插入了寫入數(shù)據(jù)片的每一個的頁面數(shù)據(jù)實施錯誤訂正編碼處理，因此，與對1塊內(nèi)的全部頁面數(shù)據(jù)實施錯誤訂正編碼處理的情況相比，能夠抑制伴隨著其處理時間的訪問時間的增大。

附圖說明

圖1是示出作為本發(fā)明的半導(dǎo)體存儲器的NOR型閃速存儲器200的概略結(jié)構(gòu)的框圖。

圖2是示出編碼寫入數(shù)據(jù)PD的數(shù)據(jù)格式（data format）的一個例子的圖。

圖3是示出輸入寫入數(shù)據(jù)WD的數(shù)據(jù)格式的一個例子的圖。

圖4是示出向1塊的量的頁面數(shù)據(jù)PGD₀~PGD_k的寫入數(shù)據(jù)D₀~D_t的插入的一個例子的圖。

圖5是示出寫入頁面地址檢測部100的內(nèi)部結(jié)構(gòu)的一個例子的框圖。

圖6是示出由寫入頁面地址檢測部100進(jìn)行的寫入頁面地址檢測處理的流程圖。

圖7是示出頁面地址寄存器R₀~R_k中的頁面地址的存儲狀態(tài)的一個例子的圖。

具體實施方式

以下，參照附圖并詳細(xì)地說明本發(fā)明的實施例。

圖1是示出作為本發(fā)明的半導(dǎo)體存儲器的NOR型閃速存儲器200的概略結(jié)構(gòu)的框圖。在圖1中，存儲器單元陣列10包含多個字線和多個位線，在多個字線與多個位線的各交叉部配置有存儲器單元。再有，將在連接于同一字線的多個存儲器單元以及連接于一個字線的存儲器單元組中儲存的數(shù)據(jù)的單位稱為頁面。在存儲器單元陣列10中，以由多個頁面例如100頁面構(gòu)成的塊單位完成數(shù)據(jù)的寫入。

行解碼器30從存儲器單元陣列10的字線每一個之中選擇與由塊地址ADb示出的塊對應(yīng)的字線，對所選擇的字線施加數(shù)據(jù)讀出、數(shù)據(jù)寫入和消去所需要的電壓。

列解碼器40對由列地址ADc示出的頁面地址或表示塊內(nèi)的位位置的數(shù)據(jù)地址所對應(yīng)的位線或位線組施加讀出電壓，由此，進(jìn)行數(shù)據(jù)的讀出。此時，列解碼器30將在各位線讀出的讀出信號的每一個向讀出放大器（sense amplifier）50供給。

此外，列解碼器40在數(shù)據(jù)寫入時將基于經(jīng)由讀出放大器50供給的編碼寫入數(shù)據(jù)PD的寫入電壓施加到屬于由寫入頁面地址AD_W示出的頁面的存儲器單元的每一個所連接的各位線。由此，列解碼器40將編碼寫入數(shù)據(jù)PD寫入到存儲器單元陣列10中。

讀出放大器50在數(shù)據(jù)的讀出時對在各位線讀出的讀出信號的電位變動進(jìn)行感測和放大，由此，判別2值或多值的數(shù)據(jù)，將所判別的數(shù)據(jù)作為編碼讀出數(shù)據(jù)向ECC部60供給。此外，讀出放大器50在數(shù)據(jù)的寫入時將從ECC部60供給的編碼寫入數(shù)據(jù)PD直接供給到列解碼器40中。

ECC部60將通過對從讀出放大器50供給的編碼讀出數(shù)據(jù)實施錯誤檢測和錯誤訂正處理而訂正了在該編碼讀出數(shù)據(jù)中產(chǎn)生的位錯誤或突發(fā)錯誤后的數(shù)據(jù)輸出為讀出數(shù)據(jù)RD。

此外，ECC部60對從寫入緩沖器70供給的每個頁面的頁面數(shù)據(jù)PGD實施錯誤訂正編碼處理，由此，生成附加了奇偶校驗位（parity bit）的編碼寫入數(shù)據(jù)PD。ECC部60例如如圖2所示那樣對128位長度的頁面數(shù)據(jù)PGD實施錯誤訂正編碼處理，由此，生成附加了8位的奇偶校驗位PA的編碼寫入數(shù)據(jù)PD。ECC部60將編碼寫入數(shù)據(jù)PD經(jīng)由讀出放大器50供給到列解碼器40中。

寫入緩沖器70導(dǎo)入例如如圖3所示那樣的一串寫入數(shù)據(jù)D₀~D_t（t為2以上的整數(shù)）的序列來作為輸入寫入數(shù)據(jù)WD。再有，寫入數(shù)據(jù)D₀~D_t的每一個具有例如16位長度。

寫入緩沖器70首先設(shè)想每一個的全部位被初始化為邏輯電平0或1的頁面數(shù)據(jù)PGD₀~PGD_k來作為1塊的量的k個（k為2以上的整數(shù)）頁面數(shù)據(jù)。接著，寫入緩沖器70將寫入數(shù)據(jù)D₀~D_t的每一個插入為由寫入頁面地址AD_W示出的頁面數(shù)據(jù)PGD內(nèi)的指定的位位置的數(shù)據(jù)。

例如，在與寫入數(shù)據(jù)D₀~D₂分別對應(yīng)的寫入頁面地址AD_W示出頁面數(shù)據(jù)PGD₀的第0位~第47位的情況下，寫入緩沖器70例如如圖4所示那樣將寫入數(shù)據(jù)D₀~D₂插入為頁面數(shù)據(jù)PGD₀的第0位~第47位的數(shù)據(jù)。此外，寫入緩沖器70在與寫入數(shù)據(jù)D₃~D₅分別對應(yīng)的寫入頁面地址AD_W示出頁面數(shù)據(jù)PGD₁的第80位~第127位的情況下如圖4所示那樣將寫入數(shù)據(jù)D₃~D₅插入為頁面數(shù)據(jù)PGD₁的第80位~第127位的數(shù)據(jù)。此外，寫入緩沖器70在與寫入數(shù)據(jù)D₆和D₇分別對應(yīng)的寫入頁面地址AD_W示出頁面數(shù)據(jù)PGD₃的第48位~第79位的情況下如圖4所示那樣將寫入數(shù)據(jù)D₆和D₇插入為頁面數(shù)據(jù)PGD₃的第48位~第79位的數(shù)據(jù)。此外，寫入緩沖器70在與寫入數(shù)據(jù)D_（t-2)~D_t分別對應(yīng)的寫入頁面地址AD_W示出頁面數(shù)據(jù)PGD_k的第0位~第47位的情況下如圖4所示那樣將寫入數(shù)據(jù)D_（t-2)~D_t插入為頁面數(shù)據(jù)PGD_k的第0位~第47位的數(shù)據(jù)。

然后，寫入緩沖器70僅將在1塊的量的頁面數(shù)據(jù)PGD₀~PGD_k之中完成了寫入數(shù)據(jù)D₀~D_t的插入的頁面數(shù)據(jù)即與由寫入頁面地址AD_W示出的頁面對應(yīng)的頁面數(shù)據(jù)PGD向ECC部60供給。例如，在圖4所示的一個例子中，寫入緩沖器70將在頁面數(shù)據(jù)PGD₀~PGD_k之中與由寫入頁面地址AD_W示出的頁面對應(yīng)的至少PGD₀、PGD₁、PGD₃和PGD_k的每一個向ECC部60供給。然而，關(guān)于符合未由寫入頁面地址AD_W示出的頁面的至少PGD₂、PGD₄和PGD_（k-1）的每一個，寫入緩沖器70不進(jìn)行向ECC部60的供給。

控制部90根據(jù)從外部供給的芯片啟動（chip enable）信號、寫入信號、讀出信號等各種控制命令CMD和地址數(shù)據(jù)ADD來對行解碼器30和列解碼器40供給上述的塊地址ADb和列地址ADc。

再有，控制部90在數(shù)據(jù)的寫入時根據(jù)地址數(shù)據(jù)ADD將示出作為輸入寫入數(shù)據(jù)WD的寫入數(shù)據(jù)D₀~D_t各自的塊內(nèi)的寫入位位置的數(shù)據(jù)地址DA向?qū)懭腠撁娴刂窓z測部100供給。

寫入頁面地址檢測部100基于與寫入數(shù)據(jù)D₀~D_t的每一個對應(yīng)的數(shù)據(jù)地址DA來檢測示出從1塊的量的全部的頁面之中成為寫入對象的頁面的頁面地址，將其作為上述的寫入頁面地址AD_W向列解碼器40和寫入緩沖器70供給。

圖5是示出寫入頁面地址檢測部100的內(nèi)部結(jié)構(gòu)的框圖。如圖5所示，寫入頁面地址檢測部100包含頁面地址核對部101、寫入頁面地址存儲部102、輸入計數(shù)器103、輸入選擇器104、輸出計數(shù)器105、以及輸出選擇器106。

頁面地址核對部101判定包含由數(shù)據(jù)地址DA示出的寫入位位置的頁面，得到表示該頁面的頁面地址PPA。頁面地址核對部101判定由該頁面地址PPA示出的頁面是否在寫入頁面地址存儲部102中存儲完畢。也就是說，頁面地址核對部101通過核對該頁面地址PPA和存儲在寫入頁面地址存儲部102中的存儲內(nèi)容來判定與頁面地址PPA相同的頁面地址是否在寫入頁面地址存儲部102中存儲完畢。此時，頁面地址核對部101僅在判定為與頁面地址PPA相同的頁面地址為未存儲的情況下將該頁面地址PPA供給到輸入選擇器104中，接著對輸入計數(shù)器103的計數(shù)值加上1。

寫入頁面地址存儲部102包含與1塊的量的（k+1）個頁面各自對應(yīng)的頁面地址寄存器R₀~R_k。在這些頁面地址寄存器R₀~R_k之中，從輸入選擇器104完成了頁面地址PPA的供給的1個頁面地址寄存器R存儲該頁面地址PPA。再有，頁面地址寄存器R₀~R_k將分別存儲的存儲內(nèi)容向頁面地址核對部101和輸出選擇器106供給。

輸入計數(shù)器103在電源接通時或者每當(dāng)向存儲器單元陣列10的1塊的量的數(shù)據(jù)寫入結(jié)束時將其計數(shù)值初始化為零。然后，輸入計數(shù)器103每當(dāng)在頁面地址核對部101中判定為與頁面地址PPA相同的頁面地址為未存儲時，僅使其計數(shù)值增加1。

輸入選擇器104從頁面地址寄存器R₀~R_k之中選擇與輸入計數(shù)器103的計數(shù)值對應(yīng)的1個，向該選擇的頁面地址寄存器R供給頁面地址PPA。例如，在輸入計數(shù)器103的計數(shù)值為零的情況下，輸入選擇器104僅向頁面地址寄存器R₀~R_k之中的R₀供給頁面地址PPA。由此，頁面地址寄存器R₀存儲從輸入選擇器104供給的頁面地址PPA。此外，在輸入計數(shù)器103的計數(shù)值為“1”的情況下，輸入選擇器104僅向頁面地址寄存器R₀~R_k之中的R₁供給頁面地址PPA。由此，頁面地址寄存器R₁存儲從輸入選擇器104供給的頁面地址PPA。

輸出計數(shù)器105在電源接通時或者每當(dāng)向存儲器單元陣列10的1塊的量的數(shù)據(jù)寫入結(jié)束時將其計數(shù)值初始化為零。然后，在基于上述的輸入寫入數(shù)據(jù)WD的、向?qū)懭腠撁娴刂反鎯Σ?02的頁面地址的存儲處理全部結(jié)束之后，輸出計數(shù)器105開始計數(shù)工作。此時，輸出計數(shù)器105使計數(shù)值從零的狀態(tài)各“1”地增加，在該計數(shù)值與輸入計數(shù)器103的當(dāng)前的計數(shù)值一致之后停止計數(shù)工作。

輸出選擇器106基于輸出計數(shù)器105的計數(shù)值來依次擇一地選擇寫入頁面地址存儲部102的頁面地址寄存器R各自的存儲內(nèi)容即示出成為寫入對象的頁面的頁面地址。輸出選擇器106將該選擇的存儲內(nèi)容輸出為上述的寫入頁面地址AD_W。

在以下，按照圖6所示的工作流程來說明具有圖5所示的結(jié)構(gòu)的寫入頁面地址檢測部100的工作。

首先，頁面地址核對部101導(dǎo)入與輸入寫入數(shù)據(jù)WD中的寫入數(shù)據(jù)D₀~D_t之中的1個寫入數(shù)據(jù)D對應(yīng)的數(shù)據(jù)地址DA（步驟S1）。接著，頁面地址核對部101判定包含由該數(shù)據(jù)地址DA示出的位位置的頁面，核對示出該頁面的頁面地址PPA和在寫入頁面地址存儲部102中存儲完畢的頁面地址（步驟S2）。接著，頁面地址核對部101通過在步驟S2中的核對結(jié)果來判定與頁面地址PPA相同的頁面地址是否為存儲完畢（步驟S3）。當(dāng)在步驟S3中判定為與頁面地址PPA相同的頁面地址為未存儲時，在頁面地址寄存器R₀~R_k之中與輸入計數(shù)器103的計數(shù)值對應(yīng)的1個頁面地址寄存器R存儲該頁面地址PPA（步驟S4）。在步驟S4的執(zhí)行后，輸入計數(shù)器103僅使其計數(shù)值增加“1”（步驟S5）。

在這樣的步驟S5的執(zhí)行后或者在上述步驟S3中判定為與頁面地址PPA相同的頁面地址為存儲完畢的情況下，頁面地址核對部101判定對進(jìn)行寫入的數(shù)據(jù)量進(jìn)行計數(shù)的寫入次數(shù)計數(shù)器（未圖示）的計數(shù)值是否與規(guī)定的寫入次數(shù)相同（步驟S6）。在步驟S6中判定為寫入次數(shù)計數(shù)器的計數(shù)值與規(guī)定的寫入次數(shù)不相同的情況即該計數(shù)值不足規(guī)定的寫入次數(shù)的情況下，頁面地址核對部101返回到上述步驟S1的執(zhí)行，導(dǎo)入與下一寫入數(shù)據(jù)D對應(yīng)的數(shù)據(jù)地址DA。然后，接著實施上述步驟S2~S6。

因此，通過重復(fù)實施上述步驟S1~S6，從而基于寫入數(shù)據(jù)D₀~D_t各自的數(shù)據(jù)地址DA，將示出在1塊內(nèi)成為寫入對象的頁面的頁面地址依次存儲到寫入頁面地址存儲部102中。

此時，在例如如圖4所示那樣分配基于數(shù)據(jù)地址DA的1塊內(nèi)的寫入數(shù)據(jù)D₀~D_t的情況下，與1塊的量的（k+1）個各頁面對應(yīng)的頁面數(shù)據(jù)PGD₀~PGD_k之中的PGD₀、PGD₁、PGD₃、PGD_k等成為寫入對象頁面數(shù)據(jù)。因此，在頁面數(shù)據(jù)PGD₀~PGD_k之中包含寫入數(shù)據(jù)D的PGD₀、PGD₁、PGD₃、…、PGD_k的每一個所對應(yīng)的頁面地址作為示出寫入對象頁面的頁面地址被存儲到寫入頁面地址存儲部102中。再有，在PGD₂中不包含寫入數(shù)據(jù)D，因此，從寫入對象頁面排除該PGD₂，因此，與PGD₂對應(yīng)的頁面地址不存儲在寫入頁面地址存儲部102中。

可是，為了存儲成為寫入對象的頁面地址，在寫入頁面地址存儲部102設(shè)置有1塊的量的（k+1）個各頁面所對應(yīng)的（k+1）個頁面地址寄存器R₀~R_k。然而，在1塊內(nèi)，存在如上述那樣從寫入對象頁面排除的頁面。因此，在與作為寫入對象頁面的最終頁面對應(yīng)的頁面地址例如如圖7所示那樣被存儲在頁面地址寄存器R_J（Ｊ是不足k的整數(shù)）的情況下，剩余的頁面地址寄存器R_（J+1)~R_k為保持初始狀態(tài)的原樣。

在此，在步驟S6中判定為上述的寫入次數(shù)計數(shù)器的計數(shù)值與規(guī)定的寫入次數(shù)相同的情況下，輸出選擇器106從頁面地址寄存器R₀~R_k各自的存儲內(nèi)容之中選擇與輸出計數(shù)器105的計數(shù)值對應(yīng)的1個，將該選擇的存儲內(nèi)容輸出為寫入頁面地址AD_W（步驟S7）。接著，輸出計數(shù)器105僅使計數(shù)值增加“1”（步驟S8），判定該計數(shù)值是否與輸入計數(shù)器103的計數(shù)值相同（步驟S9）。在步驟S9中判定為輸入計數(shù)器103和輸出計數(shù)器105各自的計數(shù)值相同之前，重復(fù)實施上述步驟S7~S9的工作。

通過重復(fù)實施步驟S7~S9，從而將存儲在寫入頁面地址存儲部102中的頁面地址的每一個作為寫入頁面地址AD_W向列解碼器40和寫入緩沖器70供給。也就是說，僅將示出在1塊內(nèi)的全部頁面之中成為寫入對象的頁面的頁面地址作為寫入頁面地址AD_W向列解碼器40和寫入緩沖器70供給。此時，寫入緩沖器70僅將在1塊的量的頁面數(shù)據(jù)PGD₀~PGD_k之中與由寫入頁面地址AD_W示出的頁面對應(yīng)的頁面數(shù)據(jù)PGD向ECC部60供給。由此，ECC部60將對與由寫入頁面地址AD_W示出的頁面對應(yīng)的頁面數(shù)據(jù)PGD的每一個實施錯誤訂正編碼處理而得到的編碼寫入數(shù)據(jù)PD向列解碼器40供給。列解碼器40對屬于由寫入頁面地址AD_W示出的頁面的存儲器單元的每一個所連接的各位線施加基于編碼寫入數(shù)據(jù)PD的寫入電壓，由此，將該編碼寫入數(shù)據(jù)PD寫入到存儲器單元陣列10中。

總之，NOR型閃速存儲器200如以下那樣通過寫入頁面地址檢測部（100）、寫入緩沖器（70）、ECC部（60）、以及解碼器（40）將多個寫入數(shù)據(jù)片（D₀~D_t）以由k個（k為2以上的整數(shù)）頁面構(gòu)成的塊的單位寫入到存儲器單元陣列（10）中。也就是說，寫入頁面地址檢測部基于示出寫入數(shù)據(jù)片各自的塊內(nèi)的寫入位位置的數(shù)據(jù)地址（DA）來檢測示出寫入有寫入數(shù)據(jù)片的每一個的塊內(nèi)的頁面的寫入頁面地址（AD_W）。寫入緩沖器向在與k個頁面各自對應(yīng)的k個頁面數(shù)據(jù)片（PGD）之中由上述的寫入頁面地址示出的頁面數(shù)據(jù)片的每一個內(nèi)插入至少1個寫入數(shù)據(jù)片，將插入有該寫入數(shù)據(jù)片的頁面數(shù)據(jù)片輸出為寫入頁面數(shù)據(jù)片。ECC部對寫入頁面數(shù)據(jù)片的每一個實施錯誤訂正編碼處理而得到編碼寫入數(shù)據(jù)片。然后，解碼器對屬于由寫入頁面地址示出的頁面的存儲器單元的每一個施加基于編碼寫入數(shù)據(jù)片的寫入電壓，由此，將該編碼寫入數(shù)據(jù)片的每一個寫入到存儲器單元陣列中。

由此，ECC部60只要僅對與由寫入頁面地址AD_W示出的頁面對應(yīng)的頁面數(shù)據(jù)PGD實施錯誤訂正編碼處理即可，因此，與對1塊的量的全部的頁面數(shù)據(jù)PGD₀~PGD_k實施錯誤訂正編碼處理的情況相比，能夠縮短寫入所花費的處理時間。

進(jìn)而，在NOR型閃速存儲器200中，將輸入的寫入數(shù)據(jù)D₀~D_t如圖4所示那樣插入到與各頁面對應(yīng)的頁面數(shù)據(jù)PGD的每一個中，對該頁面數(shù)據(jù)PGD實施錯誤訂正編碼處理。由此，即使在產(chǎn)生所輸入的寫入數(shù)據(jù)片的排列的方式和按照每個頁面讀出的讀出數(shù)據(jù)片的排列的方式不同的情況的NOR型閃速存儲器那樣的半導(dǎo)體存儲器中，也能夠?qū)崿F(xiàn)使用了ECC的可靠性高的數(shù)據(jù)訪問。

附圖標(biāo)記的說明

10 存儲器單元陣列

60 ECC部

70 寫入緩沖器

90 控制部

100 寫入頁面地址檢測部

101 頁面地址核對部

102 寫入頁面地址存儲部

200 NOR型閃速存儲器。