專利名稱：在非易失性存儲(chǔ)器中防止無(wú)意的永久寫保護(hù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有可編程非易失性存儲(chǔ)器的集成電路裝置，且更特定來(lái)說(shuō)涉及實(shí)現(xiàn)臨時(shí)及永久寫保護(hù)的可編程非易失性存儲(chǔ)器。
背景技術(shù)：
具有非易失性存儲(chǔ)器的集成電路裝置可將所述裝置的操作參數(shù)、操作程序及/或固定數(shù)據(jù)存儲(chǔ)在所述非易失性存儲(chǔ)器中。所述非易失性存儲(chǔ)器可受到寫保護(hù)，以便防止對(duì)其中的內(nèi)容的未經(jīng)授權(quán)及/或疏忽的改變。若干種方式可供用于寫保護(hù)非易失性存儲(chǔ)器且在本文中統(tǒng)稱作“寫保護(hù)熔絲”。非易失性存儲(chǔ)器可實(shí)施兩種類型的寫保護(hù)熔絲a)允許用戶清除功能(停用寫保護(hù))的臨時(shí)寫保護(hù)熔絲，及b)將非易失性存儲(chǔ)器永久地置于寫保護(hù)模式中而用戶不能夠清除所述永久寫保護(hù)的永久寫保護(hù)熔絲。因此，一旦裝置已經(jīng)編程且受到永久的寫保護(hù)，那么此后不能夠更改裝置程序。
通常，集成電路裝置將具有可用于所述集成電路的正常操作或?qū)ζ涞木幊滩僮鞯亩喙δ芤_(外部連接)。所述多功能引腳可進(jìn)一步表征為需要不同電壓電平，例如使用比操作電壓高的電壓來(lái)執(zhí)行半永久或永久編程操作。
根據(jù)串行存在檢測(cè)(SPD)電可擦除且可編程只讀存儲(chǔ)器(EEPROM)的JEDEC固態(tài)技術(shù)協(xié)會(huì)規(guī)范，當(dāng)嘗試使用SWP(軟件寫保護(hù))來(lái)編程臨時(shí)寫保護(hù)熔絲時(shí)，如果所述裝置的 AO地址引腳上的高電壓VHV并非處于足夠高以完成所述臨時(shí)寫保護(hù)(SWP)命令的電壓，那么所述裝置將設(shè)定其永久寫保護(hù)熔絲，例如，改為執(zhí)行永久軟件寫保護(hù)(PSWP)命令。此導(dǎo)致所述裝置受到永久的寫保護(hù)，且如果必須對(duì)所述裝置實(shí)施程序改變及/或校正則將需要物理上取代所述裝置。
參照?qǐng)D5，其描繪與用于執(zhí)行臨時(shí)寫保護(hù)(SWP)及永久軟件寫保護(hù)(PSWP)命令的現(xiàn)有技術(shù)外部多功能輸入-輸出連接相關(guān)聯(lián)的電壓與邏輯電平表。當(dāng)嘗試使用SWP命令編程臨時(shí)寫保護(hù)(熔絲)時(shí)，如果施加到AO輸入連接的VHV電平不充足，那么集成電路裝置將疏忽地編程永久寫保護(hù)(熔絲)，即，改為執(zhí)行PSWP命令。此使所述集成電路裝置受到永久寫保護(hù)。

發(fā)明內(nèi)容
因此，需要防止不期望的編程操作(例如，永久寫保護(hù))因各種編程功能的限度電壓公差而疏忽地發(fā)生。根據(jù)本發(fā)明的教示，可在用于集成電路裝置的不同編程功能的不同電壓電平之間建立范圍(例如，“窗口”)，因此實(shí)施非操作的保護(hù)區(qū)(“安全區(qū)”)以促進(jìn)防止無(wú)意的不可逆編程操作，例如永久寫保護(hù)。
根據(jù)本發(fā)明的具體實(shí)例性實(shí)施例，一種具有非易失性可編程存儲(chǔ)器的集成電路裝置，其包含非易失性存儲(chǔ)器；存儲(chǔ)器控制與編程邏輯，其耦合到所述非易失性存儲(chǔ)器且適于將數(shù)據(jù)寫入到所述非易失性存儲(chǔ)器；至少一個(gè)多功能輸入連接，其耦合到所述存儲(chǔ)器控制與編程邏輯，其中所述至少一個(gè)多功能輸入用于實(shí)現(xiàn)對(duì)寫入到所述非易失性存儲(chǔ)器的所述數(shù)據(jù)的寫保護(hù)；其中所述寫保護(hù)包含當(dāng)所述至少一個(gè)多功能輸入上的電壓小于第一電壓值時(shí)的永久寫保護(hù)及當(dāng)所述至少一個(gè)多功能輸入上的所述電壓大于第二電壓值時(shí)的臨時(shí)寫保護(hù)，所述第二電壓值大于所述第一電壓值；且其中當(dāng)所述至少一個(gè)多功能輸入上的所述電壓等于或大于所述第一電壓值且小于或等于所述第二電壓值時(shí)不能夠?qū)崿F(xiàn)所述寫保護(hù)。
根據(jù)本發(fā)明的另一具體實(shí)例性實(shí)施例，一種用于防止集成電路裝置中的非易失性可編程存儲(chǔ)器的無(wú)意的永久寫保護(hù)的方法包含將集成電路裝置的多功能輸入連接的輸入上的電壓與第一及第二電壓值相比較，其中所述第二電壓值大于所述第一電壓值；如果所述多功能輸入連接的所述輸入上的所述電壓小于所述第一電壓值，那么允許所述集成電路裝置中的可編程存儲(chǔ)器的永久寫保護(hù)；如果所述多功能輸入連接的所述輸入上的所述電壓大于所述第二電壓值，那么允許所述集成電路裝置中的所述可編程存儲(chǔ)器的臨時(shí)寫保護(hù)； 及如果所述多功能輸入連接的所述輸入上的所述電壓等于或大于所述第一電壓值且小于或等于所述第二電壓，那么不允許所述可編程存儲(chǔ)器的寫保護(hù)。


結(jié)合附圖參照以下說(shuō)明可更全面地理解本發(fā)明，附圖中 圖1是在集成電路封裝上具有至少一個(gè)外部多功能輸入-輸出連接的集成電路裝置的示意性框圖； 圖2是根據(jù)本發(fā)明的具體實(shí)例性實(shí)施例的用于實(shí)施所述至少一個(gè)外部多功能連接的非操作窗口的邏輯電路的示意圖； 圖3是根據(jù)本發(fā)明的教示的圖2中所示電路的各種電壓電平輸入與邏輯輸出的關(guān)系表； 圖4是根據(jù)本發(fā)明的教示的與圖1的集成電路裝置及圖2中所示的電路相關(guān)聯(lián)的電壓與邏輯電平表；及 圖5是與用于執(zhí)行臨時(shí)寫保護(hù)(SWP)及永久軟件寫保護(hù)(PSWP)命令的現(xiàn)有技術(shù)外部多功能輸入-輸出連接相關(guān)聯(lián)的電壓與邏輯電平表。
盡管本發(fā)明易于作出各種修改及替代形式，但在圖式中是顯示并在本文中詳細(xì)描述其具體實(shí)例性實(shí)施例。然而，應(yīng)理解，本文對(duì)具體實(shí)例性實(shí)施例的說(shuō)明并非打算將本發(fā)明限定于本文所揭示的特定形式，而是相反，本發(fā)明打算涵蓋所附權(quán)利要求書所界定的所有修改及等效形式。
具體實(shí)施例方式現(xiàn)在參照?qǐng)D式，其示意性地圖解說(shuō)明具體實(shí)例性實(shí)施例的細(xì)節(jié)。圖式中，相同的元件將由相同的編號(hào)表示，且類似的元件將由帶有不同小寫字母后綴的相同編號(hào)表示。
參照?qǐng)D1，其描繪在集成電路封裝上具有至少一個(gè)外部多功能輸入-輸出連接的集成電路裝置的示意性框圖。集成電路裝置102包含存儲(chǔ)器控制與編程邏輯104、非易失性存儲(chǔ)器106及外部連接，例如連接114及120等。所述外部連接中的至少一者(例如，連接 120c)可以是多功能輸入、輸出或輸入-輸出連接。根據(jù)本發(fā)明的教示，所述至少一個(gè)多功能連接可具有一級(jí)及二級(jí)功能，例如(舉例來(lái)說(shuō)但不限于)地址選擇輸入(一級(jí))；及非易失性存儲(chǔ)器臨時(shí)及永久兩種寫保護(hù)(二級(jí))，(例如)以設(shè)定用于非易失性存儲(chǔ)器106的程序內(nèi)容的可擦除及不可擦除保護(hù)的“熔絲”。
集成電路裝置102可進(jìn)一步包含處理器108、數(shù)字電路110及/或模擬電路112。 外部輸入及/或輸出連接116及118分別耦合到數(shù)字電路110及模擬電路112。
參照?qǐng)D2，其描繪根據(jù)本發(fā)明的具體實(shí)例性實(shí)施例的用于實(shí)施至少一個(gè)外部多功能連接的非操作窗口的邏輯電路的示意圖。外部連接114、120a、120b及120c具有可結(jié)合對(duì)所編程非易失性存儲(chǔ)器106進(jìn)行編程及寫保護(hù)而使用的二級(jí)功能。根據(jù)本發(fā)明的教示， 組合的邏輯門204至216代表一個(gè)具體實(shí)例性實(shí)施例，且本發(fā)明的范圍內(nèi)涵蓋可使用任何邏輯設(shè)計(jì)，數(shù)字邏輯設(shè)計(jì)的技術(shù)人員依據(jù)本發(fā)明的益處將易于了解。
參照?qǐng)D3，其描繪根據(jù)本發(fā)明的教示的圖2中所示電路的各種電壓電平輸入與邏輯輸出的關(guān)系表。出于說(shuō)明性目的揭示的是以下電壓值VIH，最小=0. 7*Vdd ；VIL，最大= 0. 3*Vdd;VIH，最大=Vdd+0. 5伏；VHH，最小=7伏；且Vdd是電源電壓。本發(fā)明的范圍內(nèi)涵蓋可使用其它電壓值及其關(guān)系且此在本發(fā)明的范圍及意圖內(nèi)。
在表3(a)中，當(dāng)hV_en信號(hào)線222處于邏輯“0”時(shí)，out_hv信號(hào)線220對(duì)于施加到多功能AO輸入(連接120c)的所有電壓值總是處于邏輯“0”。當(dāng)多功能AO輸入(連接 120c)上的電壓大于或等于VIH最小時(shí)，out_lv信號(hào)線218遵循in_lv信號(hào)線2 處于邏輯“1”；且當(dāng)多功能AO輸入(連接120c)上的電壓小于或等于VIL最大時(shí)處于邏輯“0”。
在表3(b)中，當(dāng)hV_en信號(hào)線222處于邏輯“1”時(shí)，in_lv信號(hào)線2 在多功能 AO輸入(連接120c)上的電壓大于或等于VIH最小時(shí)處于邏輯“1”；且在多功能AO輸入 (連接120c)上的電壓小于或等于VIL最大時(shí)處于邏輯“0”。in_SZ (安全區(qū))信號(hào)線2 將在多功能AO輸入(連接120c)上的電壓小于VIH最大時(shí)處于邏輯“1”，且在多功能AO輸入(連接120c)上的電壓大于或等于VIH最大時(shí)處于邏輯“0”。in_hv信號(hào)線2M將在多功能AO輸入(連接120c)上的電壓大于或等于VHH最小時(shí)處于邏輯“1”，且在多功能AO輸入(連接120c)上的電壓小于VHH最小時(shí)處于邏輯“0”。
當(dāng)多功能AO輸入(連接120c)上的電壓小于或等于VIL最大或小于VHH最小且大于或等于VIH最大時(shí)，out_lv信號(hào)線218將處于邏輯“0”。當(dāng)多功能AO輸入(連接120c) 上的電壓大于VHH最小或小于VIH最大且大于或等于VIH最小時(shí)，out_lv信號(hào)線218將處于邏輯“1”。
當(dāng)多功能AO輸入(連接120c)上的電壓大于或等于VHH最小時(shí)，out_hv信號(hào)線 220將處于邏輯“1”；且當(dāng)多功能AO輸入(連接120c)上的電壓小于VHH最小時(shí)處于邏輯 “0”。與邏輯門204到216組合使用信號(hào)線222、2對(duì)、2沈及2 創(chuàng)建禁止任何形式的寫保護(hù)的“安全區(qū)”。根據(jù)此具體實(shí)例性實(shí)施例，所述安全區(qū)將是當(dāng)多功能AO輸入(輸入120c) 上的電壓小于VHH最小但大于或等于VIH最大時(shí)。
參照?qǐng)D4，其描繪根據(jù)本發(fā)明的教示的與圖1的集成電路裝置及圖2中所示的電路相關(guān)聯(lián)的電壓與邏輯電平表。圖2的上述邏輯從而在VHH最小與VIH最大之間創(chuàng)建安全區(qū)，其中臨時(shí)(SWP)存儲(chǔ)器寫保護(hù)或永久(PSWP)存儲(chǔ)器寫保護(hù)兩者均不能發(fā)生。當(dāng)多功能 AO輸入(連接120c)上的電壓大于VHH最小時(shí)，臨時(shí)(SWP)存儲(chǔ)器寫保護(hù)可發(fā)生，且當(dāng)多功能AO輸入(連接120c)上的電壓小于VIH最大時(shí)，永久(PSWP)存儲(chǔ)器寫保護(hù)可發(fā)生。因此，根據(jù)本發(fā)明的教示，疏忽的永久(PSWP)存儲(chǔ)器寫保護(hù)不能夠意外地發(fā)生。
雖然已參照本發(fā)明的實(shí)例性實(shí)施例來(lái)描繪、描述及界定本發(fā)明的實(shí)施例，但此類參照并不意味著限定本發(fā)明，且不應(yīng)推斷出存在此限定。所揭示的標(biāo)的物能夠在形式及功能上具有大量修改、替代及等效形式，受益于本發(fā)明的所屬領(lǐng)域的技術(shù)人員將會(huì)聯(lián)想到此等修改、替代及等效形式。所示及所述的本發(fā)明各實(shí)施例僅作為實(shí)例，而并非對(duì)本發(fā)明范圍的窮盡性說(shuō)明。
權(quán)利要求
1.一種具有非易失性可編程存儲(chǔ)器的集成電路裝置，其包含 非易失性存儲(chǔ)器；存儲(chǔ)器控制與編程邏輯，其耦合到所述非易失性存儲(chǔ)器且適于將數(shù)據(jù)寫入到所述非易失性存儲(chǔ)器；至少一個(gè)多功能輸入連接，其耦合到所述存儲(chǔ)器控制與編程邏輯，其中所述至少一個(gè)多功能輸入用于實(shí)現(xiàn)對(duì)寫入到所述非易失性存儲(chǔ)器的所述數(shù)據(jù)的寫保護(hù)； 其中所述寫保護(hù)包含當(dāng)所述至少一個(gè)多功能輸入上的電壓小于第一電壓值時(shí)的永久寫保護(hù)，及當(dāng)所述至少一個(gè)多功能輸入上的所述電壓大于第二電壓值時(shí)的臨時(shí)寫保護(hù)， 所述第二電壓值大于所述第一電壓值；且其中當(dāng)所述至少一個(gè)多功能輸入上的所述電壓等于或大于所述第一電壓值且小于或等于所述第二電壓值時(shí)不能夠?qū)崿F(xiàn)所述寫保護(hù)。
2.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述第一電壓值大致等于比電源電壓高約0.5伏。
3.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述第二電壓值大致等于比電源電壓高約4. 8伏。
4.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述第二電壓值大致等于約7伏。
5.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述永久寫保護(hù)包含編程永久寫保護(hù)熔絲。
6.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述臨時(shí)寫保護(hù)包含編程臨時(shí)寫保護(hù)熔絲。
7.根據(jù)權(quán)利要求1所述的集成電路裝置，其中所述存儲(chǔ)器控制與編程邏輯包含 編程電平檢測(cè)電路，其中所述編程電平檢測(cè)電路確定所述至少一個(gè)多功能輸入上的所述電壓何時(shí)小于所述第一電壓值， 所述至少一個(gè)多功能輸入上的所述電壓何時(shí)等于或大于所述第一電壓值且小于或等于所述第二電壓，及所述至少一個(gè)多功能輸入上的所述電壓何時(shí)大于所述第二電壓；及邏輯，其用于依據(jù)所述至少一個(gè)多功能輸入上的所述電壓而允許所述永久寫保護(hù)、不允許所述永久及所述臨時(shí)寫保護(hù)及允許所述臨時(shí)寫保護(hù)。
8.根據(jù)權(quán)利要求1所述的集成電路裝置，其進(jìn)一步包含耦合到所述非易失性存儲(chǔ)器的數(shù)字處理器。
9.根據(jù)權(quán)利要求8所述的集成電路裝置，其進(jìn)一步包含耦合到所述數(shù)字處理器的若干數(shù)字電路及至少一個(gè)數(shù)字輸入-輸出連接。
10.根據(jù)權(quán)利要求9所述的集成電路裝置，其中所述至少一個(gè)數(shù)字輸入-輸出連接為多功能輸入-輸出連接。
11.根據(jù)權(quán)利要求8所述的集成電路裝置，其進(jìn)一步包含耦合到所述數(shù)字處理器的若干模擬電路及至少一個(gè)模擬輸入-輸出連接。
12.根據(jù)權(quán)利要求11所述的集成電路裝置，其中所述至少一個(gè)模擬輸入-輸出連接為多功能輸入-輸出連接。
13. 一種用于防止集成電路裝置中的非易失性可編程存儲(chǔ)器的無(wú)意的永久寫保護(hù)的方法，其包含將集成電路裝置的多功能輸入連接的輸入上的電壓與第一及第二電壓值相比較，其中所述第二電壓值大于所述第一電壓值；如果所述多功能輸入連接的所述輸入上的所述電壓小于所述第一電壓值，那么允許所述集成電路裝置中的可編程存儲(chǔ)器的永久寫保護(hù)；如果所述多功能輸入連接的所述輸入上的所述電壓大于所述第二電壓值，那么允許所述集成電路裝置中的所述可編程存儲(chǔ)器的臨時(shí)寫保護(hù)；及如果所述多功能輸入連接的所述輸入上的所述電壓等于或大于所述第一電壓值且小于或等于所述第二電壓，那么不允許所述可編程存儲(chǔ)器的寫保護(hù)。
全文摘要
可在用于集成電路裝置的不同編程功能的不同電壓電平之間建立輸入電壓范圍，因此實(shí)施非操作的保護(hù)區(qū)(“安全區(qū)”)以促進(jìn)防止無(wú)意的不可逆編程操作，例如，所述裝置中的非易失性可編程存儲(chǔ)器的永久寫保護(hù)。
文檔編號(hào)G11C16/22GK102187401SQ200980140915
公開日2011年9月14日 申請(qǐng)日期2009年10月27日 優(yōu)先權(quán)日2008年10月29日
發(fā)明者戴維·弗朗西斯·米圖斯, 布魯斯·愛德華·比徹姆, 塞繆爾·亞歷山大, 埃扎那·H·阿貝拉 申請(qǐng)人:密克羅奇普技術(shù)公司