專利名稱：電阻性存儲元件的雙回路檢測方案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及讀取基于電阻的存儲器件，比如以電阻狀態(tài)的形式把邏輯值存儲在存 儲單元中的磁阻隨機(jī)存取存儲器(MRAM)器件。
背景技術(shù)：
圖1示出被稱為交叉點(diǎn)陣列的基于電阻的存儲器陣列結(jié)構(gòu)的實(shí)例。存儲器陣列8 包括排列成與多條列線12正交的多條行線6。每條行線通過相應(yīng)的電阻性存儲單元14連 接到每條列線。每個(gè)存儲單元的電阻值存儲兩個(gè)或多個(gè)邏輯值中的一個(gè)，這取決于多個(gè)電 阻值中的哪個(gè)電阻值被程序控制而顯現(xiàn)。具有連接到行與列線的電阻性單元14的交叉點(diǎn) 陣列的特征在于在陣列中沒有存儲單元存取三極管。MRAM器件是實(shí)現(xiàn)基于電阻的存儲器的一種途徑。在MRAM中，每個(gè)電阻性存儲單元 通常包括固定磁層、讀出磁層以及在固定磁層與讀出磁層之間的隧道勢壘層。固定磁層有 固定的磁排列，而讀出磁層的磁排列可被程序控制為不同的取向。單元的電阻根據(jù)不同的 讀出磁層的排列而變化。一個(gè)電阻值(例如較高的電阻值)被用來表示邏輯” 1”，而另一個(gè) 電阻值(例如較低的電阻值)被用來表示邏輯”0”。通過檢測存儲單元的相應(yīng)的電阻值并 認(rèn)為檢測出的電阻值是存儲數(shù)據(jù)的邏輯狀態(tài)的表示來讀出存儲的數(shù)據(jù)。對于二進(jìn)制邏輯檢測，不需知道存儲單元電阻的絕對值；只需知道所述電阻是高 于還是低于介于邏輯1與邏輯0電阻值之間的閾值。雖然如此，檢測MRAM單元邏輯狀態(tài)是 困難的，因?yàn)镸RAM器件技術(shù)具有多重約束。在被尋址的單元的列線上檢測MRAM單元的電阻。為了檢測所述單元，連接到所述 單元的行線通常被接地而剩下的行線及列線被維持在某個(gè)特定電壓。從存儲器單元減少或 去除三極管往往減小單元的尺寸需求，增加存儲密度并降低成本。交叉點(diǎn)陣列的單元，如上 所述，不包括三極管。這通過允許每個(gè)電阻性單元與相應(yīng)的行及列線一直保持電氣連接而 實(shí)現(xiàn)。結(jié)果，當(dāng)存儲器單元被檢測時(shí)，它也通過經(jīng)由被尋址行線上的其它存儲器單元的有效 的寄生電流路徑而被分流。在傳統(tǒng)的MRAM器件中，邏輯1與邏輯0之間的電阻差別通常為大約50千歐姆，或 總電阻的5%。因此，被檢測的MRAM器件兩端的讀出電壓按照邏輯1與邏輯0狀態(tài)之間刻 度的大約5%變化。檢測MRAM電阻的一種方法是對對應(yīng)于讀出電壓的電流在時(shí)間上進(jìn)行積分，并在 給定的時(shí)段之后對結(jié)果積分電壓進(jìn)行采樣。這可以通過把電壓加到跨導(dǎo)放大器的輸入端并 由所述放大器利用電容器積累輸出電流來實(shí)現(xiàn)。圖2示出在這樣的電容器上電壓隨時(shí)間的理論變化。電容器電壓從初始電SVinit爬升到參考電壓所需的時(shí)間間隔tm與施加在跨導(dǎo)放大器輸入端的電壓有關(guān)。然而，如圖3所示，這種檢測方案易受隨機(jī)噪聲的影響。在積分電壓上的噪聲分量 能夠輕易地壓倒所測量的信號。當(dāng)在時(shí)刻、 的噪聲信號超過參考電壓(VMf)閾值時(shí)得到 的測量產(chǎn)生錯(cuò)誤的結(jié)果。因此，需要用于檢測電阻性存儲單元狀態(tài)的魯棒并可靠的檢測方法。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，通過這樣配置存儲單元以便在單元兩端形成與所述單元 電阻相關(guān)的讀出電壓來檢測MRAM單元的邏輯狀態(tài)。把所述讀出電壓加到跨導(dǎo)放大器的輸 入端，而所述放大器輸出與讀出電壓相關(guān)的讀出電流。對所述讀出電流以及附加電流在時(shí) 間上進(jìn)行積分，并通過數(shù)字計(jì)數(shù)器對讀出電流進(jìn)行濾波以提高讀出電路的靈敏度。在檢測過程中，讀出電路通過幾個(gè)狀態(tài)進(jìn)行檢測。在第一狀態(tài)，把讀出電流與第一 正電流相加以便形成對電容充電的第一和電流。在第二狀態(tài)，把讀出電流與第二負(fù)電流相 加以便形成將電容放電的第二和電流。在電容上形成的電壓信號被用來與參考電壓相比 較。比較的結(jié)果被用來控制時(shí)鐘控制的數(shù)字計(jì)數(shù)器。數(shù)字計(jì)數(shù)器的輸出計(jì)數(shù)值，在時(shí)間平 均的基礎(chǔ)上，取決于讀出電壓。在將所述計(jì)數(shù)器預(yù)置為某個(gè)預(yù)定值后，經(jīng)過已知的時(shí)間間 隔，通過將所述數(shù)字計(jì)數(shù)器的計(jì)數(shù)值與某個(gè)數(shù)字閾值相比較，就能夠確定被檢測的MRAM單 元的邏輯狀態(tài)。本發(fā)明的這些及其它特征和優(yōu)越性將會通過以下連同附圖的詳細(xì)說明而得到更 清晰的理解。


圖1示出利用交叉點(diǎn)結(jié)構(gòu)的傳統(tǒng)MRAM器件的一部分。圖2示出依據(jù)檢測MRAM單元電阻的一種方法的積分電壓的理想化的時(shí)間與電壓 的關(guān)系曲線。圖3示出具有附加電壓噪聲分量的如圖2的時(shí)間與電壓的關(guān)系曲線。圖4示出依據(jù)本發(fā)明的磁隨機(jī)存取存儲器器件的一部分。圖5示出單元檢測期間的圖4器件的一部分。圖6示出本發(fā)明的框圖形式的讀出電路。圖7A-7D示出圖6電路在零輸入時(shí)的電壓信號及相關(guān)信號的時(shí)序圖。圖8A-8C示出圖6電路在第一非零輸入時(shí)的理想化的電壓信號及相關(guān)信號的時(shí)序 圖。圖9A 9B示出圖6電路在第二不同的非零輸入時(shí)的理想化的電壓信號及相關(guān)信號 的時(shí)序圖。圖10A-10D示出具有附加噪聲分量的如圖8A-8B的電壓信號的時(shí)序圖。圖11示出本發(fā)明的讀出電路的另一個(gè)實(shí)施例。圖12A 12B示出圖11中的電路的與圖9A 9B中的一樣的時(shí)序圖。圖13示出包括具有根據(jù)本發(fā)明的一個(gè)方面的讀出電路的存儲器件的典型數(shù)字系統(tǒng)。
具體實(shí)施例方式本發(fā)明通過在數(shù)字計(jì)數(shù)器處接收表示電阻性存儲單元的程序控制的電阻狀態(tài)的信號而工作。在感測時(shí)間間隔之后讀取的結(jié)果數(shù)字計(jì)數(shù)器值表示所述存儲單元的電阻狀 態(tài)。因?yàn)樗鲇?jì)數(shù)值被數(shù)字化并且在一段延續(xù)的時(shí)間上獲得，所以系統(tǒng)中的高頻隨機(jī)噪聲 便濾除。圖4示出依據(jù)本發(fā)明的一個(gè)方面的存儲器件一部分的示意圖。這樣配置電阻性 存儲單元的交叉點(diǎn)陣列，使得某個(gè)特定的存儲單元的電阻可由讀出電壓表示。器件5包括 MRAM單元14的陣列8、多條間隔開的導(dǎo)電行線6和多條間隔開的導(dǎo)電列線12。多條行線6 被布置成基本上與多條列線12正交，在相應(yīng)的交叉點(diǎn)形成多個(gè)重疊區(qū)域。在其它一些實(shí)施 例中，可以以彼此傾斜隔開的關(guān)系來布置行與列線。每條行線通過各自的多個(gè)MRAM電阻性 單元14連接到多條列線中的每一條。多個(gè)開關(guān)器件51 (通常由三極管實(shí)現(xiàn))各自連接到 行線6中相應(yīng)的一條，連接到第一恒定電壓源(地)20并且連接到第二恒定電壓源(陣列 電壓Va)24?？刂齐娐?1包括行解碼器并如62所展示的，連接到多個(gè)開關(guān)器件51中的每 一個(gè)。開關(guān)器件51適合于在控制電路61的控制下交替地將行線6連接到地20和電壓源 Va 24?？刂齐娐?1使缺省行線中多個(gè)開關(guān)器件51中的每一個(gè)保持在接地狀態(tài)。開關(guān)器 件52示出當(dāng)行54在讀周期被選中時(shí)開關(guān)器件51的狀態(tài)。多個(gè)讀出電路50被分別連接到 多條列線12。電源提供維持電路工作所需的各種不同電位的電壓源。所述電源形成三個(gè)電位， 包括地電位20、電路元件的工作電壓Vcc和按照上面表示的連接的電壓Va 24。在本發(fā)明 的一個(gè)方面，所述電壓Va 24大約為5伏。圖5中示出通過選中的開關(guān)器件52連接到Va 24的選中的行線54。還示出多條 列線12中特定的被尋址的列線30。還示出連接選中的行線54和特定的列線30的特定的 存儲單元38。相應(yīng)的讀出電路130以工作方式連接到列線30以便檢測列線30相對于地 20的電壓。如圖所示，形成多個(gè)存儲單元14的子集(subset)的潛通路存儲單元(如34、40、 42、44、46)連接到列線30和相應(yīng)的多條行線6。每條行線6 (除了連接到被檢測單元38的 行線)被相應(yīng)的開關(guān)器件51接地。因此，由串聯(lián)連接的潛通路單元如34、40、42、44、46與 特定的被檢測電阻性單元38的并聯(lián)組合形成了分壓器。列線30確定了各潛通路單元與被 檢測單元38之間的讀出節(jié)點(diǎn)。列線30上的讀出電壓連接到讀出電路130。在一個(gè)實(shí)施例中，被選中的電阻性存儲單元38的電阻處在從大約900千歐到大約 1. 1兆歐的范圍內(nèi)。在準(zhǔn)備好的使用當(dāng)前技術(shù)的各種各樣的實(shí)施例中，可以發(fā)現(xiàn)存儲單元的 電阻在低阻狀態(tài)下處在大約900千歐到大約1兆歐的范圍內(nèi)，而在高阻狀態(tài)下處于大約950 千歐到大約1.1兆歐的范圍內(nèi)。在特定的器件內(nèi)，低阻范圍與高阻范圍相互不重疊。當(dāng)然， 電阻性單元技術(shù)的進(jìn)步可以產(chǎn)生不同的電阻值，然而本發(fā)明也可有效地應(yīng)用于那些電阻值 的情形。圖6示出本發(fā)明的某個(gè)實(shí)施例，其中讀出電路200的輸入節(jié)點(diǎn)210連接到電阻性 存儲器件的列線30。所述讀出電路包括跨導(dǎo)放大器212。所述跨導(dǎo)放大器具有這樣的傳遞 函數(shù)，使得在放大器輸出節(jié)點(diǎn)216輸出的電流214與施加在放大器輸入節(jié)點(diǎn)218的電壓相關(guān)。所述放大器的輸出節(jié)點(diǎn)216連接到電容器222的第一極板220、連接到時(shí)鐘控制的比較器226的第一輸入端224、連接到電流源電路230的輸入端228、并且(任選地)連接到模 擬預(yù)置電路234的輸出端232。應(yīng)當(dāng)指出，模擬預(yù)置電路的功能可以由適當(dāng)配置的跨導(dǎo)放 大器212來實(shí)現(xiàn)，從而使得單獨(dú)的模擬預(yù)置電路無存在的必要。電流源電路230適合于根 據(jù)施加在電流源230的控制端236的控制信號的狀態(tài)而交替地向第一電容極板220提供或 從所述極板吸取電流。時(shí)鐘控制的比較器226包括適合于被參考電壓源240保持在參考電 壓V,ef 312(圖7A)的第二輸入端238、適合于接收時(shí)鐘信號的時(shí)鐘輸入端242、以及輸出端 244。比較器226的輸出端244連接到時(shí)鐘控制的計(jì)數(shù)器248的增/減(up/down)輸入端 以及電流源電路230的控制輸入端236。時(shí)鐘控制的計(jì)數(shù)器248包括時(shí)鐘輸入端250、預(yù)置 輸入端252和包括多條數(shù)字輸出線256的數(shù)字計(jì)數(shù)輸出端254。在操作過程中，模擬預(yù)置電路234在電容222兩端建立預(yù)置電壓311 (圖7A)。由 施加在數(shù)字預(yù)置輸入端252的信號躍變在計(jì)數(shù)器248的輸出端254建立數(shù)字預(yù)置值。假定在電容222上的預(yù)置電壓311小于施加在比較器226的第二輸入端238的參 考電壓312，比較器226的輸出端244將在比較器226的時(shí)鐘輸入端242—旦接收到時(shí) 鐘信號的躍變時(shí)就施加對應(yīng)于”增”輸入的第一值給數(shù)字計(jì)數(shù)器248的輸入端246。由比較 器輸出的所述第一值也加到電流源電路230的控制輸入端236。因此，電流262從電流源電 路230的輸入端228流出，以便將電容222的電壓提升到高過其預(yù)置電壓311。圖7A示出當(dāng)沒有電壓加到放大器212的輸入端218時(shí)在電容222上的結(jié)果電壓 信號302。電容222上的電壓302升高超過由施加在比較器226輸入端238的參考電壓312 所確定的電壓閾值。然后，電容222的電壓繼續(xù)升高直到在比較器226的時(shí)鐘輸入端242 檢測到時(shí)鐘信號306 (圖7C)的時(shí)鐘躍變。一旦檢測到時(shí)鐘躍變，比較器226的輸出端244 的邏輯狀態(tài)翻轉(zhuǎn)(例如，從”增”變?yōu)椤睖p”)。響應(yīng)這種變化，電流源電路230轉(zhuǎn)換狀態(tài)而 開始從電容222吸取電流260。當(dāng)電流260流出所述電容，電容的電壓降低到參考電壓Vref 的電平，然后降低到低于參考電壓的電平。然后當(dāng)比較器226的輸入端242的時(shí)鐘信 號306躍變時(shí)，比較器的輸出再次翻轉(zhuǎn)。在電容222上的結(jié)果電壓302以對稱三角波形的形式振蕩。圖7B示出施加在計(jì)數(shù)器248的時(shí)鐘輸入端250的計(jì)數(shù)器時(shí)鐘信號304。圖7C示出施加在時(shí)鐘比較器226的時(shí)鐘輸入端242的比較器時(shí)鐘信號306。圖7D示出呈現(xiàn)在計(jì)數(shù)器248的輸出端254的輸出計(jì)數(shù)值308。應(yīng)當(dāng)指出，輸出計(jì) 數(shù)308從數(shù)字預(yù)置值310開始。計(jì)數(shù)器從預(yù)置值開始循環(huán)計(jì)數(shù)并回到所述預(yù)置值。因此，計(jì)數(shù)器交替地遞增計(jì)數(shù) 和遞減計(jì)數(shù)，而數(shù)字計(jì)數(shù)器計(jì)數(shù)值的時(shí)間平均值則大體上保持為常數(shù)(接近數(shù)字預(yù)置值)。 在比較器輸入端的隨機(jī)噪聲可能使計(jì)數(shù)器在不應(yīng)遞增時(shí)增加計(jì)數(shù)值。然而，經(jīng)過一段時(shí)間， 隨機(jī)噪聲往往會使計(jì)數(shù)器執(zhí)行與錯(cuò)誤的遞增同樣多的錯(cuò)誤的遞減。噪聲便會自我抵消。于 是計(jì)數(shù)器起濾除系統(tǒng)中的高頻噪聲的作用。當(dāng)施加在放大器212的輸入端218的輸入電壓信號為非零時(shí)，相應(yīng)的非零電流214 加到電容222的第一極板220上。圖8A示出當(dāng)?shù)谝浑妷杭拥椒糯笃?12的輸入端218時(shí) 在電容222的第一極板220上形成的電壓。
來自放大器212的電流214與來自電流源電路的電流260、262相加。當(dāng)例如放大 器212輸出的電流214的意義是趨向于對電容222充電時(shí)，與圖7A的信號302的情況相比 較，電容222略微快地充電并且略微慢地放電。從而，在比較器時(shí)鐘信號306躍變的時(shí)間間 隔中，與緊接著的躍變間時(shí)間內(nèi)的降落相比較，電容222上的電壓往往升高略多一些。因 此，電容上的平均電壓傾向于隨時(shí)間升高，直到電容積累了過量的電荷而到達(dá)這樣的時(shí)刻， 此時(shí)，一個(gè)時(shí)鐘間隔內(nèi)電容的放電已不足夠?qū)㈦娙莸碾妷航档絽⒖茧妷?12以下。結(jié) 果，在施加在時(shí)鐘控制的比較器226的時(shí)鐘輸入端242上的時(shí)鐘信號306的兩個(gè)連續(xù)的躍 變時(shí)刻t9、t1(1，電容222上的電壓320高于參考電壓312 (如圖8C所示)。這被反映在施加 在計(jì)數(shù)器248的輸入端250上的下一個(gè)時(shí)鐘信號躍變時(shí)的數(shù)字計(jì)數(shù)值上。如圖所示，計(jì)數(shù) 器輸出的時(shí)間平均值從第一值324變到第二值326。因?yàn)閬碜苑糯笃?12的電流214流入電容222，這種情況會周期性地重復(fù)，而數(shù)字 計(jì)數(shù)器的時(shí)間平均計(jì)數(shù)值將會以對應(yīng)于施加在放大器212的輸入端218的電壓幅度的速率 減小。圖8B圖示了對應(yīng)于圖8A中電壓信號的數(shù)字計(jì)數(shù)器248的輸出值?？v軸表示時(shí)鐘 控制的計(jì)數(shù)器248的輸出端254所呈現(xiàn)的數(shù)字值。橫軸表示時(shí)間。因此，圖8B的曲線表示，在時(shí)間、，計(jì)數(shù)值310等于”數(shù)字預(yù)置值”。此后，計(jì)數(shù)值 遞增計(jì)數(shù)一個(gè)單位(“數(shù)字計(jì)數(shù)值”+1)至325并回到數(shù)字預(yù)置值310。這種情況重復(fù)發(fā)生， 直到時(shí)間t1(l，計(jì)數(shù)值329降到比數(shù)字預(yù)置值310還低一個(gè)單位的(“數(shù)字預(yù)置值”-1)327。 從那以后再經(jīng)過一段時(shí)間，如圖所示，所述計(jì)數(shù)值輸出隨著時(shí)間在(“數(shù)字預(yù)置值”-1)327 與”數(shù)字預(yù)置值” 310之間變化。圖9A示出當(dāng)不同(比如，較高)的電壓加到放大器212的輸入端218時(shí)在電容 222上形成的電壓信號340。如在圖6A中所展示的情形，電容上的平均電壓隨時(shí)間升高。然 而，因?yàn)橛煞糯笃?12所提供的電流214大過在圖8A中的情形，這時(shí)的平均電容電壓上升 的速率快過圖8A的情形。因而，如在圖9B中所見到的，兩個(gè)接連的遞減計(jì)數(shù)342、344比圖 6A的情形更頻繁地發(fā)生。因此數(shù)字計(jì)數(shù)器248將從數(shù)字預(yù)置值310更快地遞減，這是因?yàn)?較高的電壓加到放大器212的輸入端218。圖9B圖示了對應(yīng)于圖9A的電壓信號的數(shù)字計(jì)數(shù)器248的計(jì)數(shù)值輸出。除了噪聲分量加到電容220上的電壓信號320以夕卜，圖IOA復(fù)制了圖8A的曲線。 顯然，這樣的噪聲可能使數(shù)字計(jì)數(shù)值的躍變比無噪聲系統(tǒng)(圖10B)的躍變時(shí)間tt略微提前 (圖10C)或推后(圖10D)。然而，這樣的提前或推后的躍變對于最終的經(jīng)過相對較長的采 樣持續(xù)時(shí)間后檢測的計(jì)數(shù)值沒有實(shí)質(zhì)的影響。圖11示出本發(fā)明的又一個(gè)方面，其中使用了第二放大器級以進(jìn)一步提高信號靈 敏度。與圖6中的情況一樣，分壓器33包括相互連接到被檢測存儲單元38的第一端和潛通 路電阻39的第一端的列線30。讀出電路的輸入節(jié)點(diǎn)210也連接到所述列線30。潛通路電阻 39的第二端連接到地電位20，而被檢測存儲單元38的第二端連接到陣列電壓源(Va) 22。與圖6中的電路一樣，圖11的電路包括跨導(dǎo)放大器212，它具有在輸入節(jié)點(diǎn)210連 接到列線30的輸入端218和連接到第一電容222的第一極板220的輸出端216。然而，電 容極板220不是直接連接到時(shí)鐘控制的比較器226的輸入端，而是連接到又一個(gè)跨導(dǎo)放大 器512的輸入端518。
所述又一個(gè)跨導(dǎo)放大器512的輸出端516連接到第二電容522的第二極板520和 時(shí)鐘控制的比較器226的輸入端224。時(shí)鐘控制的比較器226的輸出端224連接到計(jì)數(shù)器 248的輸入端246和第二電流源電路530的輸入端528。時(shí)鐘控制的比較器226的輸出端 224也通過倒相器503連接到第二電流源電路530的輸入端536。因此，電流源電路530產(chǎn)生與電流源電路230相反的效果，使得電路530在電流源 230提供電流262給電容極板220的同時(shí)從電容極板520吸取電流260 (反之亦然)。在可供選擇的另一個(gè)實(shí)施例中，可以使用單一電流源電路同時(shí)給電容222及522 提供相應(yīng)的電流。而且，還示出在輸出端532連接到電容極板520的又一個(gè)模擬預(yù)置電路 534。本領(lǐng)域的技術(shù)人員應(yīng)能輕易地從先前的公開中得到某個(gè) 電路，其中只用單一的模擬預(yù) 置電路在電容222及522兩者上確立預(yù)置電壓?；蛘呷缟厦嫠懻摰?，本領(lǐng)域的技術(shù)人員 也可利用放大器電路212、512來實(shí)現(xiàn)所需的模擬預(yù)置值，從而不再需要單獨(dú)的模擬預(yù)置電 路。在本發(fā)明的一個(gè)方面，放大器212呈現(xiàn)正增益，而放大器512呈現(xiàn)負(fù)增益。因此， 當(dāng)施加在輸入端518上的電壓升高時(shí)，流出輸入端516的電流514減小(或負(fù)意義上的增 加)。于是，在實(shí)際操作中，圖11的電路傾向于從數(shù)字預(yù)置值開始遞增計(jì)數(shù)，而不是遞減計(jì) 數(shù)。這種現(xiàn)象的例子在圖12A及12B中展示。圖12A示出在電容522上隨時(shí)間變化的電壓。實(shí)際的電壓曲線由二次曲線形成， 而不是線段。為了陳述的方便，展示的曲線由線段近似。圖12B示出數(shù)字計(jì)數(shù)器248如何與圖11中的電路的操作相關(guān)地而從數(shù)字預(yù)置值 310開始隨著時(shí)間遞增。應(yīng)當(dāng)指出，由圖6中的電流源230所提供的電流凈值的時(shí)間平均值等于電流214 在同一時(shí)間段上的時(shí)間平均值。而且，可以使計(jì)數(shù)器輸出的時(shí)間平均值趨向于增加或減小， 這取決于對電路參數(shù)的常規(guī)選擇。還應(yīng)當(dāng)指出，在一方面，可能最好是將讀出電路200的輸 入節(jié)點(diǎn)210通過電容串聯(lián)連接到列線30，以便濾除輸入電壓的直流分量。在典型的實(shí)施例中，在單一電阻測量過程期間，成百甚至上千個(gè)時(shí)鐘信號306的 周期加到時(shí)鐘輸入端242。例如，最少500個(gè)時(shí)鐘周期將產(chǎn)生關(guān)于電流214的0. 2納安的分 辨率。正如可被本領(lǐng)域的技術(shù)人員所理解的，時(shí)鐘頻率的選擇以及不同時(shí)鐘頻率之間的關(guān) 系是常規(guī)設(shè)計(jì)問題。例如，沒有要求比較器時(shí)鐘與計(jì)數(shù)器時(shí)鐘工作在同一頻率，盡管它們可 以工作在同一頻率。圖13示出示范性的處理系統(tǒng)900，所述系統(tǒng)使用了利用本發(fā)明的單元電阻讀出電 路200的存儲器件17。所述處理系統(tǒng)900包括一個(gè)或多個(gè)連接到局部總線904的處理器 901。存儲器控制器902以及主總線橋903也連接到局部總線904。處理系統(tǒng)900可包括多 個(gè)存儲器控制器902和/或多個(gè)主總線橋903。可以把存儲器控制器902和主總線橋903 集成為單一器件906。存儲器控制器902也連接到一個(gè)或多個(gè)存儲器總線907。每個(gè)存儲器總線都可容 納一些存儲元件908，存儲元件908包括至少一個(gè)包含本發(fā)明的全電阻檢測系統(tǒng)的存儲器 件17。存儲元件908可以是存儲卡或存儲模塊。存儲模塊的例子包括單排存儲模塊(SIMM) 和雙排存儲模塊(DIMM)。存儲元件908可包括一個(gè)或多個(gè)附加器件909。例如，在SIMM或 DIMM中，附加器件909可以是配置存儲器，如串行存在檢測(SPD)存儲器。存儲器控制器902也可連接到高速緩沖存儲器905。所述高速緩沖存儲器905可以是所述處理系統(tǒng)中唯 一的高速緩沖存儲器?；蛘?，其它器件，比如處理器901也可包括高速緩沖存儲器，這就與 高速緩沖存儲器905形成了高速緩沖存儲器分級系統(tǒng)。如果處理系統(tǒng)900包括作為總線主 控器(bus master)或支持存儲器直接存取(DMA)的外圍設(shè)備或控制器，那么，存儲器控制 器902可實(shí)施高速緩存一致性協(xié)議。如果存儲器控制器902連接到多個(gè)存儲器總線907，那 么，各條總線907可并行工作，或不同的地址范圍可被映射到不同的存儲器總線907。主總線橋903連接到至少一個(gè)外圍設(shè)備總線910。各種設(shè)備，比如外圍設(shè)備或額 外的總線橋也可連接到外圍設(shè)備總線910。這些設(shè)備可包括存儲控制器911、混合I/O設(shè)備 914、二級總線橋915、多媒體處理器918以及傳統(tǒng)設(shè)備接口 920。主總線橋也可連接到一 個(gè)或多個(gè)專用高速端口 922。比如在個(gè)人電腦中，所述專用高速端口可能是加速圖形端口 (AGP)，用于將高性能視頻卡連接到處理系統(tǒng)900。存儲控制器911將一個(gè)或多個(gè)存儲設(shè)備913通過存儲總線912連接到外圍設(shè)備總 線910。比如，存儲控制器911可以是小型計(jì)算機(jī)系統(tǒng)接口(SCSI)控制器，而存儲設(shè)備913 可以是SCSI硬盤。I/O設(shè)備914可以是任意類型的外圍設(shè)備。比如，I/O設(shè)備914可以是 局域網(wǎng)接口，如以太網(wǎng)卡。二級總線橋可被用于將額外的設(shè)備通過另一條總線連接到處理 系統(tǒng)。比如，二級總線橋可以是通用串行總線(USB)端口控制器，用于將USB設(shè)備917連接 到處理系統(tǒng)900。多媒體處理器918可以是聲卡、視頻捕捉卡或任意其它類型的媒體接口， 而這些媒體接口也可連接到一個(gè)附加的設(shè)備，如揚(yáng)聲器919。傳統(tǒng)設(shè)備接口 920被用于將傳 統(tǒng)設(shè)備，比如，傳統(tǒng)的鍵盤與鼠標(biāo)，連接到處理系統(tǒng)900。圖13所展示的處理系統(tǒng)900僅僅是本發(fā)明可以用于其中的典型的處理系統(tǒng)。雖 然圖13展示的處理架構(gòu)特別適于通用計(jì)算機(jī)，如個(gè)人計(jì)算機(jī)或工作站，但應(yīng)該認(rèn)識到，可 以進(jìn)行眾所周知的修改來配置更適合于在各種不同的應(yīng)用場合中使用的處理系統(tǒng)。比如， 許多需要處理功能的電子設(shè)備可以利用依靠連接到存儲元件908和/或存儲器件100的中 央處理器(CPU)的比較簡單的架構(gòu)實(shí)現(xiàn)。這些電子設(shè)備可以包括，但不限于，音頻/視頻處 理器及記錄器、游戲控制臺、數(shù)字電視機(jī)、有線或無線電話、導(dǎo)航系統(tǒng)(包括基于全球定位 系統(tǒng)(GPS)和/或慣性導(dǎo)航的系統(tǒng))以及數(shù)碼相機(jī)和/或記錄器。所述修改可以包括比如 剔除不必要的元件、增加專用器件或電路和/或多個(gè)器件的集成。雖然在以上的圖解說明中已經(jīng)描述了本發(fā)明的最佳實(shí)施例，但是，顯然，這些是本發(fā)明的范例，而不能被認(rèn)為是限定?？梢赃M(jìn)行增加、刪除、替換以及其它修改而不偏離本發(fā) 明的精神與范疇。因此，不應(yīng)認(rèn)為本發(fā)明受先前的描述的限定，本發(fā)明只受所附權(quán)利要求書 范圍的限制。
權(quán)利要求
一種檢測存儲單元的邏輯狀態(tài)的方法，所述方法包括將計(jì)數(shù)器的計(jì)數(shù)值預(yù)置為預(yù)置計(jì)數(shù)值；利用充電電流在第一多個(gè)時(shí)間間隔期間對電容器充電，所述第一多個(gè)時(shí)間間隔的每一個(gè)時(shí)間間隔期間時(shí)間間隔當(dāng)對所述電容器的周期檢測表示其上的第一電壓已超過閾電壓時(shí)被終止；在第二多個(gè)時(shí)間間隔期間利用放電電流將所述電容器放電，所述第二多個(gè)時(shí)間間隔的每一個(gè)時(shí)間間隔期間時(shí)間間隔當(dāng)對所述電容器的周期檢測表示其上的第二電壓已低于所述閾電壓時(shí)被終止；利用另外的電流補(bǔ)充所述的充電和放電電流，所述另外的電流將延長一個(gè)或多個(gè)所述第二多個(gè)時(shí)間間隔期間的時(shí)間間隔，以便形成第三多個(gè)延長的時(shí)間間隔，所述另外的電流與存儲單元的電阻性元件的電阻值有關(guān)，所述電阻值對應(yīng)于所述存儲單元的邏輯狀態(tài)；在所述第一多個(gè)時(shí)間間隔期間周期性地遞增所述計(jì)數(shù)器的計(jì)數(shù)值，并且在所述第二和第三多個(gè)時(shí)間間隔期間周期性地遞減所述計(jì)數(shù)器的計(jì)數(shù)值，以便產(chǎn)生所述計(jì)數(shù)值隨時(shí)間的凈變化量；以及建立所述計(jì)數(shù)值隨時(shí)間的所述凈變化量與所述存儲單元的所述邏輯狀態(tài)之間的關(guān)系。
2.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述另外的電流包括充電電流。
3.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述周期性地遞增所述計(jì)數(shù)器 的計(jì)數(shù)值包括在所述第一多個(gè)時(shí)間間隔期間的每個(gè)時(shí)間間隔遞增所述計(jì)數(shù)器。
4.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述周期性地遞減所述計(jì)數(shù)器 的計(jì)數(shù)值包括在所述第二和第三多個(gè)時(shí)間間隔期間的每個(gè)時(shí)間間隔遞減所述計(jì)數(shù)器一次或多次。
5.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述用另外的電流補(bǔ)充所述的 充電和放電電流包括在跨導(dǎo)放大器的輸入端接收與所述電阻性元件的所述電阻值相關(guān)的另外的電壓；以及 在所述跨導(dǎo)放大器的輸出端輸出所述另外的電流，所述跨導(dǎo)放大器具有這樣的傳遞函 數(shù)，使得所述另外的電流以函數(shù)形式與所述另外的電壓相關(guān)。
6.如權(quán)利要求5所述的檢測存儲單元狀態(tài)的方法，其中還包括將以分壓器電路的形式配置所述存儲單元的所述電阻性元件，所述分壓器電路具有公 共節(jié)點(diǎn)；以及在所述分壓器電路兩端施加標(biāo)準(zhǔn)電壓，使得所述公共節(jié)點(diǎn)呈現(xiàn)與所述存儲單元的所述 電阻值相關(guān)的所述另外的電壓。
7.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述存儲單元包括MRAM存儲單元。
8.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述補(bǔ)充另外的電流給所述充 電和放電電流包括將所述另外的電流分別地與所述充電和放電電流一起流經(jīng)所述電容器 的公共極板。
9.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述周期性地在所述第一多個(gè)時(shí)間間隔期間遞增所述計(jì)數(shù)器的計(jì)數(shù)值包括在所述第一多個(gè)時(shí)間間隔的每一個(gè)時(shí)間間隔 期間將所述計(jì)數(shù)器遞增一個(gè)計(jì)數(shù)增量。
10.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述周期性地在所述第二多 個(gè)時(shí)間間隔期間遞減所述計(jì)數(shù)器的計(jì)數(shù)值包括在所述第二多個(gè)時(shí)間間隔的每一個(gè)時(shí)間間 隔期間將所述計(jì)數(shù)器遞減一個(gè)計(jì)數(shù)增量以及在所述第三多個(gè)時(shí)間間隔的每一個(gè)時(shí)間間隔 期間將所述計(jì)數(shù)器遞減兩個(gè)計(jì)數(shù)增量。
11.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中還包括 濾除所述另外的電流中的噪聲分量。
12.如權(quán)利要求1所述的檢測存儲單元狀態(tài)的方法，其中所述第一和第二多個(gè)時(shí)間間 隔彼此交錯(cuò)，使得所述第一多個(gè)時(shí)間間隔的每一個(gè)時(shí)間間隔后面緊跟著所述第二多個(gè)時(shí)間 間隔的一個(gè)相應(yīng)的時(shí)間間隔，并且所述第二多個(gè)時(shí)間間隔的每一個(gè)時(shí)間后面緊跟著所述第 一多個(gè)時(shí)間間隔的一個(gè)對應(yīng)的時(shí)間間隔。
13.—種檢測電阻性存儲單元邏輯值的方法，所述方法包括在測量周期期間將電壓加到所述單元，并且在所述測量周期期間產(chǎn)生放大器的結(jié)果電 流輸出；在所述測量周期期間利用與輔助電流組合的所述結(jié)果電流對電容器反復(fù)充電和放電， 與所述電容器的瞬時(shí)電壓值相關(guān)地控制所述輔助電流；在所述測量周期中的多個(gè)采樣時(shí)間點(diǎn)隨所述電容器上的所述瞬時(shí)電壓值高于或低于 某個(gè)閾電壓而對計(jì)數(shù)器進(jìn)行遞增計(jì)數(shù)和遞減計(jì)數(shù)；以及基于所述測量周期結(jié)束時(shí)的所述計(jì)數(shù)值確定所述存儲單元的電阻值。
14.一種檢測MRAM單元的邏輯狀態(tài)的方法，所示方法包括 把第一電壓加到所述單元兩端；產(chǎn)生代表所述第一電壓的電流；在第一持續(xù)時(shí)間內(nèi)對所述電流進(jìn)行向上積分以超過參考電壓而產(chǎn)生第一積分電壓信號；在第二持續(xù)時(shí)間內(nèi)對所述電流進(jìn)行向下積分以超過參考電壓而產(chǎn)生第二積分電壓信號；通過在第一持續(xù)時(shí)間遞增計(jì)數(shù)器的值而在第二持續(xù)時(shí)間遞減計(jì)數(shù)器的值來累積計(jì)數(shù)值；在預(yù)定的時(shí)段內(nèi)重復(fù)所述積分和累積操作；以及建立經(jīng)過所述預(yù)定的時(shí)段后的所述計(jì)數(shù)器的值與所述MRAM單元邏輯狀態(tài)的關(guān)系。
15.一種檢測MRAM單元的邏輯狀態(tài)的方法，所述方法包括a)把第一電壓加到所述單元兩端；b)放大所述第一電壓以便產(chǎn)生對應(yīng)于所述第一電壓的第一電流；c)在第一持續(xù)時(shí)間在電容器上對所述第一電流和第二電流進(jìn)行向上積分以便在所述 電容器上產(chǎn)生第二上升電壓變化；d)在第二持續(xù)時(shí)間在所述電容器上對所述第一電流和第三電流進(jìn)行向下積分以便在 所述電容器上產(chǎn)生第三下降電壓變化；e)隨著時(shí)間重復(fù)步驟a-d;f)通過存儲所述第二上升電壓變化和所述第三下降電壓變化之間的差而隨時(shí)間在所 述電容器上積累第四電壓，直到所述第四電壓超過第五參考電壓；g)對所述電容器放電并調(diào)整數(shù)字計(jì)數(shù)器的計(jì)數(shù)值；以及h)隨時(shí)間重復(fù)步驟a-g;以及i)建立所述計(jì)數(shù)值在測量時(shí)刻的值與所述MRAM單元的所述邏輯值的關(guān)系。
16.如權(quán)利要求15所述的方法，其中包括 將所述數(shù)字計(jì)數(shù)器的計(jì)數(shù)值預(yù)置為某個(gè)初始值。
17.如權(quán)利要求15所述的方法，其中所述第二電流包括 由電流源在所述第一持續(xù)時(shí)間產(chǎn)生的正電流。
18.如權(quán)利要求15所述的方法，其中所述第三電流包括 由電流源在所述第二持續(xù)時(shí)間產(chǎn)生的負(fù)電流。
19.一種用于檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，它包括 第一節(jié)點(diǎn)和第二節(jié)點(diǎn)；跨導(dǎo)放大器，它具有連接到所述MRAM存儲單元的電阻性元件一端的第一輸入端和連 接到所述第一節(jié)點(diǎn)的第一輸出端；電容器，它具有連接到所述第一節(jié)點(diǎn)的第一極板和連接到第一恒壓源的第二極板； 電流源，它具有連接到所述第一節(jié)點(diǎn)的第二輸出端，所述電流源適合于交替地通過所 述第二輸出端向所述第一節(jié)點(diǎn)提供電流或從所述第一節(jié)點(diǎn)吸取電流，所述電流源具有連接 到所述第二節(jié)點(diǎn)的控制端，所述控制端適合于接收控制信號以便控制所述電流源在某一特 定時(shí)間是提供還是吸取電流；比較器電路，它具有連接到所述第一節(jié)點(diǎn)的第二輸入端、連接到參考電壓源的第三輸 入端和連接到第一時(shí)鐘信號源的第四輸入端，所述比較器電路具有連接到所述第二節(jié)點(diǎn)的 第三輸出端；以及計(jì)數(shù)器電路，它具有連接到所述第一節(jié)點(diǎn)的第五輸入端、連接到第二時(shí)鐘信號源的第 六輸入端、連接到預(yù)置信號源的第七輸入端和適合于輸出數(shù)字計(jì)數(shù)值的第四輸出端。
20.如權(quán)利要求19所述的檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，其中還包括模擬 預(yù)置電路，所述模擬預(yù)置電路具有連接到所述第一節(jié)點(diǎn)以便在所述電容器兩端建立預(yù)置電 壓的第五輸出端。
21.如權(quán)利要求19所述的檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，其中由所述電流 源提供的所述電流以及由所述電流源吸取的所述電流具有基本上相同的幅度。
22.如權(quán)利要求19所述的檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，其中所述第一和 第二時(shí)鐘信號彼此不同相。
23.如權(quán)利要求19所述的檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，其中所述第一和 第二時(shí)鐘信號具有不同頻率。
24.如權(quán)利要求19所述的檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，其中所述計(jì)數(shù)器 電路的第七輸入端適合于接收預(yù)置信號的躍變，因而所述計(jì)數(shù)器電路的所述第四輸出端呈 現(xiàn)特定的計(jì)數(shù)值。
25.如權(quán)利要求19所述的檢測MRAM存儲單元的電阻狀態(tài)的讀出電路，其中所述跨導(dǎo)放 大器適合于在所述第一輸出端產(chǎn)生輸出電流，所述輸出電流與施加在所述第一輸入端的輸入電壓有函數(shù)關(guān)系。
26.一種存儲單元器傳感器，它包括電容器，它適合于在第一時(shí)間間隔期間由來自第一電流源的第一電流內(nèi)充電而在第二 時(shí)間間隔期間由來自第二電流源的第二電流放電，所述第一和第二電流具有基本上相同的 幅度并且對所述電容器來說方向相反；跨導(dǎo)放大器，它適合于在所述第一和第二時(shí)間間隔期間向所述電容器輸出第三電流， 所述第三電流添加到所述第一電流上，從所述第二電流中減去所述第三電流，所述第三電 流具有與在所述跨導(dǎo)放大器的第一輸入端接收到的第一電壓信號相關(guān)的幅度，所述第一時(shí) 間間隔和所述第二時(shí)間間隔在持續(xù)時(shí)間方面分別與所述第三電流的所述幅度相關(guān)；電阻網(wǎng)絡(luò)，它適合于把所述第一電壓加到電阻性存儲單元兩端，所述第一電壓與所述 電阻性存儲單元的電阻相關(guān)；以及計(jì)數(shù)器，它適合于與所述第一和第二時(shí)間間隔之間的差時(shí)長相關(guān)地遞增其計(jì)數(shù)輸出。
27.如權(quán)利要求26所述的存儲單元傳感器，其中所述電阻性存儲單元的所述電阻代表 所述電阻性存儲單元的邏輯狀態(tài)。
28.一種存儲單元傳感器，它包括第一和第二跨導(dǎo)放大器，它們具有各自的第一和第二輸入端和各自的第一和第二輸出 端，所述第一輸出端連接到所述第二輸入端，所述第一輸入端適合于連接到電壓信號源，所 述電壓信號取決于電阻性存儲單元的邏輯狀態(tài)；第一和第二電容器，它們具有各自的第一和第二信號端和各自的第一和第二接地端， 所述接地端都連接到接地節(jié)點(diǎn)，所述第一信號端連接到所述第一輸出端而所述第二信號端 連接到所述第二輸出端；閾值檢測器，它具有連接到參考電壓源的第三參考輸入端、連接到所述第二輸出端的 第四信號輸入端、適合于連接到第一時(shí)鐘信號源的第五時(shí)鐘輸入端和第三閾值輸出端；計(jì)數(shù)器，它具有適合于連接到第二時(shí)鐘信號源的第六時(shí)鐘輸入端、連接到所述第三閾 值輸出端的第七控制輸入端和適合于體現(xiàn)累積的數(shù)字計(jì)數(shù)值的多個(gè)數(shù)字計(jì)數(shù)值輸出端；以 及電流源，它具有連接到所述第三閾值輸出端的第八信號輸入端和適合于輸出相應(yīng)的第 一和第二電流的第四和第五電流輸出端，所述第一和第二電流具有相對于所述電流源的各 自的相反的方向，所述第四電流輸出端連接到所述第一信號端而所述第五電流輸出端連接 到所述第二信號端，所述電流源適合于隨在所述第八信號輸入端接收到的信號而可控地分 別將所述第一和第二電流的所述方向倒轉(zhuǎn)。
29.如權(quán)利要求28所述的存儲單元傳感器，其中所述閾值檢測器還包括第六閾值輸出端，其中，所述第三閾值輸出端被標(biāo)識為”遞增”輸出端而所述第六閾值 輸出端被標(biāo)識為”遞減”輸出端，所述第六輸出端連接到所述計(jì)時(shí)器的第九輸入端。
30.如權(quán)利要求28所述的存儲單元傳感器，其中所述閾值檢測器包括模擬比較器電路。
31.一種用于檢測MRAM單元的邏輯狀態(tài)的讀出電路，它包括第一跨導(dǎo)放大器，它具有第一輸入端和連接到第二跨導(dǎo)放大器的第二輸入端的第一輸 出端；電流源，它適合于在第一時(shí)間間隔期間在所述第一輸出端把第一電流添加到所述第一 跨導(dǎo)放大器的輸出電流同時(shí)在所述第二輸出端從所述第二跨導(dǎo)放大器的輸出電流中減去 第二電流，而在第二時(shí)間間隔期間在所述第一輸出端從所述第一跨導(dǎo)放大器的所述輸出電 流中減去第三電流同時(shí)在所述第二輸出端把第四電流添加到所述第二跨導(dǎo)放大器的所述 輸出電流；第一和第二電容器，它們適合于分別連接到所述第一和第二輸出端；控制電路，它連接到所述電流源，適合于控制所述第一和第二電流以及所述第一和第 二電流各自的添加和減去，以便與所述第一跨導(dǎo)放大器的所述輸出電流相關(guān)地改變所述第 一和第二時(shí)間間隔的各自的第一和第二持續(xù)時(shí)間；以及計(jì)數(shù)器電路，它連接到所述控制電路，適合于與所述第一和第二時(shí)間間隔的所述各自 的持續(xù)時(shí)間相關(guān)地改變預(yù)置計(jì)數(shù)值，以便產(chǎn)生與所述MRAM單元的所述邏輯狀態(tài)相關(guān)的計(jì) 數(shù)值。
32.如權(quán)利要求31所述的讀出電路，其中所述控制電路包括時(shí)鐘控制的比較器，它具有連接到所述第二輸出端的第三輸入端、連接到參考電壓源 的第四輸入端和連接到周期時(shí)鐘信號源的時(shí)鐘輸入端，所述比較器具有連接到所述計(jì)數(shù)器 電路的輸入端的輸出端。
33.如權(quán)利要求32所述的讀出電路，其中所述模擬比較器包括連接到所述計(jì)數(shù)器電路的另外的輸入端的另外的輸出端，并且其中所述計(jì)數(shù)器電路包 括具有連接到周期時(shí)鐘信號源的時(shí)鐘輸入端的時(shí)鐘控制的計(jì)數(shù)器。
34.如權(quán)利要求31所述的讀出電路，其中還包括分壓器電路，它具有連接在第一恒壓源與測量節(jié)電之間的所述MRAM單元的電阻以及 連接在所述測量節(jié)電與第二恒壓源之間的另外的電阻。
35.如權(quán)利要求34所述的讀出電路，其中所述第一恒壓源適合于提供VCC電壓，而所述 第二恒壓源確定了地電壓。
36.如權(quán)利要求31所述的讀出電路，其中所述第一跨導(dǎo)放大器呈現(xiàn)正增益，而所述第 二跨導(dǎo)放大器呈現(xiàn)負(fù)增益。
37.如權(quán)利要求31所述的讀出電路，其中所述電流源包括多個(gè)電流源電路；以及多個(gè)開關(guān)器件，它們適合于控制所述第一、第二、第三和第四電流。
38.一種數(shù)字處理系統(tǒng)，它包括中央處理單元，它連接到存儲模塊，所述存儲模塊包括具有讀出電路的MRAM器件，所 述讀出電路包括第一和第二節(jié)點(diǎn)；跨導(dǎo)放大器，它具有連接到所述MRAM存儲單元的電阻性元件一端的第一輸入端和連 接到所述第一節(jié)點(diǎn)的第一輸出端；電容器，它具有連接到第一節(jié)點(diǎn)的第一極板和連接到第一恒壓源的第二極板；電流源，它具有連接到所述第一節(jié)點(diǎn)的第二輸出端，所述電流源適合于交替地通過所 述第二輸出端向所述第一節(jié)點(diǎn)提供電流或從所述第一節(jié)點(diǎn)吸取電流，所述電流源具有連接 到所述第二節(jié)點(diǎn)的控制端，所述控制端適合于接收控制信號以便控制所述電流源在特定時(shí)間是提供電流還是吸取電流；比較器電路，它具有連接到所述第一節(jié)點(diǎn)的第二輸入端、連接到參考電壓源的第三輸入端和連接到第一時(shí)鐘信號源的第四輸入端，所述比較器電路具有連接到所述第二節(jié)點(diǎn)的 第三輸出端；以及計(jì)數(shù)器電路，它具有連接到所述第一節(jié)點(diǎn)的第五輸入端、連接到第二時(shí)鐘信號源的第 六輸入端、連接到預(yù)置信號源的第七輸入端和適合于輸出數(shù)字計(jì)數(shù)值的第四輸出端。
全文摘要
檢測電阻性存儲元件的電阻狀態(tài)的方法和裝置包括產(chǎn)生與存儲單元的電阻相關(guān)的第一電流。在第一檢測時(shí)間期間把所述第一電流加到第二電流，并且在第二檢測時(shí)間期間從第三電流減去所述第一電流。利用電容器對所述第一、第二和第三電流進(jìn)行時(shí)間積分，并且利用時(shí)鐘控制的計(jì)數(shù)器對所述電容器上的結(jié)果電壓信號進(jìn)行計(jì)時(shí)。然后，使時(shí)鐘控制的計(jì)數(shù)器的數(shù)字輸出的時(shí)間平均值與存儲單元的電阻相關(guān)，從而與電阻性存儲元件的電阻狀態(tài)相關(guān)。
文檔編號G11C11/15GK101814312SQ20091020889
公開日2010年8月25日 申請日期2003年7月30日 優(yōu)先權(quán)日2002年8月19日
發(fā)明者R·J·貝克 申請人:微米技術(shù)有限公司