專利名稱：：用于半導(dǎo)體集成電路設(shè)備的缺陷分析方法和缺陷分析系統(tǒng)的制作方法用于半導(dǎo)體集成電路設(shè)備的缺陷分析方法和缺陷分析系統(tǒng)
背景技術(shù)：
關(guān)于靜態(tài)隨機存取存儲器(SRAM)的現(xiàn)有技術(shù)的缺陷分析方法的示例包括缺陷檢驗方法、物理分析方法、電氣屬性測量方法、電氣測試等。缺陷檢驗方法是如下方法，其中在制造的每個工藝過程中檢驗晶片的外觀，以檢查缺陷位置、尺寸等。物理分析方法是如下方法，其中在完成制造工藝之后通過物理地逆向處理晶片，更加直接地找到缺陷。現(xiàn)有技術(shù)的電氣測試是如下方法，其中在完成制造工藝之后測量SRAM單元的電氣屬性以找到缺陷位(defectivebit)的位置和成品率(例如，令人滿意的芯片與所有芯片或管芯的比率)。在現(xiàn)有技術(shù)的SRAM中，缺陷區(qū)域可以是其中形成了多個缺陷位的區(qū)域?？梢允褂矛F(xiàn)有技術(shù)的缺陷檢驗方法和/或電氣測試分析缺陷區(qū)域。例如，使用缺陷檢驗方法可以獲得指出缺陷位置的缺陷數(shù)據(jù)，并且使用電氣測試可以確定指出缺陷區(qū)域位置的缺陷區(qū)域數(shù)據(jù)。這兩個數(shù)據(jù)可用于估計缺陷區(qū)域。
發(fā)明內(nèi)容示例性實施例可以更加容易地找到缺陷位的直接起因，減少半導(dǎo)體芯片的制造時間、成本和/或單位成本，并且/或者可以更加容易地執(zhí)行缺陷分析。示例性實施例涉及用于半導(dǎo)體集成電路設(shè)備的缺陷分析方法和缺陷分析系統(tǒng)。至少一個示例性實施例提供了一種缺陷分析方法。至少根據(jù)該示例性實施例，可以將具有相關(guān)性的缺陷和缺陷位的模擬特性存儲在數(shù)據(jù)庫中，并且可以定位第一晶片中的第一缺陷區(qū)域?？梢詼y量第一缺陷區(qū)域中的缺陷位的模擬特性，并且可以比較測得的模擬特性和存儲在數(shù)據(jù)庫中的模擬特性，以確定引起第一缺陷區(qū)域的缺陷。至少一個其他的示例性實施例提供了一種缺陷分析方法。至少根據(jù)該示例性實施例，通過在第一晶片上執(zhí)行電氣測試，可以定位由多個缺陷SRAM單元形成的第一晶片中的第一缺陷區(qū)域。通過在第一缺陷區(qū)域上執(zhí)行物理分析可以找到第一晶片中的缺陷?？梢詼y量其位置與第一缺陷區(qū)域中的缺陷位置匹配的缺陷SRAM單元的模擬特性，并且可以驗證第一缺陷區(qū)域中的缺陷和第一缺陷區(qū)域中的缺陷SRAM單元的模擬特性之間是否存在相關(guān)性?？梢詫⒈欢x為具有相關(guān)性的缺陷和模擬特性存儲在數(shù)據(jù)庫中。通過在第二晶片上執(zhí)行電氣測試可以定位由缺陷SRAM單元形成的第二晶片中的第二缺陷區(qū)域，并且可以測量第二缺陷區(qū)域中的缺陷SRAM單元的模擬特性。通過比較第二缺陷區(qū)域中的SRAM單元的測得的模擬特性和存儲在數(shù)據(jù)庫中的模擬特性，可以確定引起第二缺陷區(qū)域的缺陷。至少一個其他的示例性實施例提供了一種缺陷分析系統(tǒng)。至少根據(jù)該示例性實施例，缺陷分析系統(tǒng)可以包括被配置為存儲具有相關(guān)性的缺陷和模擬特性的數(shù)據(jù)庫。電氣測試儀可被配置為定位第一晶片中的第一缺陷區(qū)域。模擬特性測試儀可被配置為測量第一缺陷區(qū)域中的缺陷位的模擬特性，并且分析儀可被配置為通過比較測得的模擬特性和存儲在數(shù)據(jù)庫中的模擬特性，分析引起該缺陷的缺陷。至少一個其他的示例性實施例提供了一種缺陷分析方法。至少根據(jù)該示例性實施例，可以將至少一個第一缺陷和至少一個相關(guān)聯(lián)的模擬特性存儲在數(shù)據(jù)庫中，并且可以定位第一晶片中的第一缺陷區(qū)域?？梢詼y量該第一缺陷區(qū)域中的至少一個第一缺陷位的至少一個模擬特性，并且可以將該至少一個測得的模擬特性同至少一個存儲的模擬特性比較，以確定該至少一個第一缺陷是否是該至少一個第一缺陷區(qū)域的起因。根據(jù)至少某些示例性實施例，可以定位第二晶片中的第二缺陷區(qū)域，并且可以確認第二缺陷區(qū)域中的至少一個第二缺陷位?？梢詼y量該至少一個第二缺陷位的至少一個模擬特性，并且可以使該至少一個第二缺陷位和至少一個測得的模擬特性同至少一個第一缺陷相關(guān)聯(lián)。該至少一個第一缺陷和相關(guān)聯(lián)的至少一個測得的模擬特性可以存儲在數(shù)據(jù)庫中。根據(jù)至少某些示例性實施例，可以建模指示至少一個第一缺陷的電路，并且基于通過對仿真建模電路獲得的模擬特性和關(guān)于至少一個第二缺陷位的至少一個測得的模擬特性進行比較，可以使該至少一個第一缺陷與該至少一個第二缺陷位相關(guān)聯(lián)。根據(jù)至少某些示例性實施例，可以在第二晶片上執(zhí)行電氣測試以確定至少一個第二缺陷位的位置。電氣測試可以在制造第二晶片之后執(zhí)行?？梢栽谥圃斓诙髨?zhí)行物理分析以確定至少一個第一缺陷的位置?；谠撝辽僖粋€第一缺陷的位置和該至少一個第二缺陷位的位置，該至少一個第一缺陷可以與該至少一個第二缺陷位相關(guān)聯(lián)?？梢詼y量具有與該至少一個第一缺陷的位置匹配的位置的至少一個第二缺陷位的模擬特性。在第二晶片的制造工藝過程中可以在第二晶片上執(zhí)行缺陷檢驗以確定在第二晶片上形成的至少一個第一缺陷的位置?；谠撝辽僖粋€第二第一的位置和該至少一個第二缺陷位的位置，該至少一個第一缺陷可以與該至少一個第二缺陷位相關(guān)聯(lián)。在制造第一晶片之后可以執(zhí)行電氣測試以確定至少一個第一缺陷位的位置。該至少一個第一缺陷位可以是靜態(tài)隨機存取存儲器單元。通過測量流過該靜態(tài)隨機存取存儲器單元中包括的至少一個晶體管的電流，可以測量至少一個模擬特性。例如，可以將第一電壓施加到第一位線、第二位線和字線，并且可以測量流入到該至少一個晶體管中的電流。根據(jù)至少某些示例性實施例，可以從第一缺陷區(qū)域中的多個第一缺陷位中選擇至少一個第一缺陷位，并且可以測量關(guān)于選定的至少一個第一缺陷位的至少一個模擬特性。基于至少一個第一缺陷的尺寸和第一比率可以確認第一缺陷區(qū)域的起因。如果第一缺陷的尺寸大于第一比率，則第一缺陷可被確認為第一缺陷區(qū)域的起因。根據(jù)至少某些示例性實施例，可以在第二晶片上執(zhí)行電氣測試以定位第二晶片中的第二缺陷區(qū)域。第二缺陷區(qū)域可由多個缺陷靜態(tài)隨機存取存儲器單元形成?？梢栽诘诙毕輩^(qū)域上執(zhí)行物理分析以確認第二晶片中的多個第二缺陷，并且可以測量具有與第二缺陷區(qū)域中的第二缺陷的位置匹配的相關(guān)聯(lián)的位置的缺陷靜態(tài)隨機存取存儲器單元的模擬特性。可以確定是否每個第二缺陷和每個缺陷靜態(tài)隨機存取存儲器單元之間是否存在相關(guān)性，并且可以將每個相關(guān)的第二缺陷和相關(guān)聯(lián)的模擬特性存儲在數(shù)據(jù)庫中。第一缺陷區(qū)域可由缺陷靜態(tài)隨機存取存儲器單元形成并且通過在第一晶片上執(zhí)行電氣測試定位。根據(jù)至少某些示例性實施例，可以從多個缺陷靜態(tài)隨機存取存儲器單元中選擇至少一個缺陷靜態(tài)隨機存取存儲器單元，并且可以測量與該至少一個選定的缺陷靜態(tài)隨機存取存儲器單元相關(guān)聯(lián)的模擬特性。至少一個其他的示例性實施例提供了一種缺陷分析系統(tǒng)。至少根據(jù)該示例性實施例，該缺陷分析系統(tǒng)可以包括數(shù)據(jù)庫、電氣測試儀、模擬特性測試儀和分析儀。數(shù)據(jù)庫可被配置為存儲至少一個第一缺陷和至少一個相關(guān)聯(lián)的模擬特性。電氣測試儀可被配置為定位第一晶片中的第一缺陷區(qū)域。模擬特性測試儀可被配置為測量第一缺陷區(qū)域中的至少一個第一缺陷位的至少一個模擬特性。分析儀可被配置為，通過將至少一個測得的模擬特性同至少一個存儲的模擬特性比較以確定該至少一個第一缺陷是否是該至少一個第一缺陷區(qū)域的起因，分析缺陷。根據(jù)至少某些示例性實施例，缺陷分析系統(tǒng)可以進一步包括缺陷檢驗儀。該缺陷檢驗儀可被配置為，通過在第二晶片上執(zhí)行缺陷檢驗，定位第二晶片中的至少一個第二缺陷。電氣測試儀可進一步被配置為定位第二晶片中的第二缺陷區(qū)域。模擬特性測試儀可被進一步配置為測量第二缺陷區(qū)域中的至少一個第二缺陷比特的至少一個模擬特性。分析儀可被進一步配置為確定該至少一個第二缺陷和該至少一個模擬特性是否相關(guān)，并且如果該至少一個第二缺陷和該至少一個模擬特性被確定為相關(guān)，則將該至少一個第二缺陷和相關(guān)的至少一個模擬特性存儲在數(shù)據(jù)庫中。根據(jù)至少某些示例性實施例，分析儀可被進一步配置為，通過比較至少一個測得的模擬特性和存儲在數(shù)據(jù)庫中的至少一個模擬特性，定位與多個第一缺陷位中的每個第一缺陷位相關(guān)聯(lián)的第一缺陷，并且基于定位的第一缺陷的尺寸和第一比率確定第一缺陷區(qū)域的起因。如果定位的第一缺陷的尺寸大于第一比率，則分析儀可以確定該第一缺陷是該第一缺陷區(qū)域的起因。通過參考附圖詳細描述本發(fā)明的示例性實施例，本發(fā)明將變得更加顯而易見，其中圖1和2說明了根據(jù)示例性實施例的用于創(chuàng)建數(shù)據(jù)庫的方法；圖3說明了根據(jù)示例性實施例的用于半導(dǎo)體集成電路設(shè)備的缺陷分析方法；圖4說明了示例性缺陷區(qū)域；圖5說明了根據(jù)示例性實施例的用于使缺陷位置與缺陷位匹配的方法；圖6說明了根據(jù)示例性實施例的SRAM單元的電路圖；圖7是根據(jù)示例性實施例的對缺陷SRAM單元建模的電路圖；圖8是說明了根據(jù)示例性實施例的通過缺陷SRAM單元仿真獲得的模擬特性和通過模擬特性測試獲得的模擬特性的電路圖；并且圖9是說明了根據(jù)示例性實施例的半導(dǎo)體集成電路設(shè)備的缺陷分析系統(tǒng)的框圖。具體實施方式通過參考下面的優(yōu)選實施例和附圖的詳細描述可以更加容易地理解本發(fā)明及實現(xiàn)本發(fā)明的優(yōu)點和特征。然而，本發(fā)明可以實施為許多不同的形式并且不應(yīng)被解釋為限于此處闡述的實施例。相反地，這些實施例被提供為，以使得本公開內(nèi)容將是徹底的和完整的并且將全面地向本領(lǐng)域的技術(shù)人員傳達本發(fā)明的概念，并且本發(fā)明將僅由所附的權(quán)利要求限定。在說明書中，相似的附圖標記表示相似的元件。即使術(shù)語"第一，第二，等"被用于描述多種部件、元件和/或部分，但是這些部件、元件和/或部分不限于該術(shù)語。這些術(shù)語僅用于使單個部件、元件或部分區(qū)分于其他的部件、元件或部分。因此，在本發(fā)明的該技術(shù)范圍中，第一部件、第一元件或第一部分也可以表示為第二部件、第二元件或者第二部分。此處使用的術(shù)語僅用于描述具體實施例的目的，不應(yīng)作為本發(fā)明的限制。如此處使用的單數(shù)形式"一個"，除非上下文明確指出，也應(yīng)包括多數(shù)形式。應(yīng)當進一步理解，術(shù)語"包括"在本說明書中使用時，指明了所陳述的特征、整數(shù)、步驟、操作、元件和/或部件的存在，但是不應(yīng)排除一個或多個其他特征、整數(shù)、步驟、操作、元件、部件和/或其群組的存在或添加。如果存在任何其他的定義，則本發(fā)明所屬領(lǐng)域的技術(shù)人員通?？梢岳斫獯颂幨褂玫男g(shù)語(包括技術(shù)和科學(xué)術(shù)語)。而且，只要未作顯著地特殊定義，則不對詞典中定義的術(shù)語作過度地解釋。圖1和2說明了根據(jù)示例性實施例的用于創(chuàng)建數(shù)據(jù)庫的方法。圖3說明了根據(jù)示例性實施例的用于半導(dǎo)體集成電路設(shè)備的缺陷分析方法。參考圖1，制造流水線1可以包括多個制造工藝。多個制造工藝可以包括第一工藝Pl、第二工藝P2和第三工藝P3。盡管圖1中僅示出了三個制造工藝，但是示例性實施例可以包括任何數(shù)目的制造工藝。在制造流水線1上可以提供分別對應(yīng)于工藝Pl、P2和P3的制造設(shè)備。在將晶片Wl插入在制造流水線1中時，可以(例如，順序地)執(zhí)行第一第三工藝P1P3。在工藝P1P3的過程中，可以在晶片Wl上(例如，同時地)形成關(guān)于集成電路設(shè)備的多個芯片。至少在該示例性實施例中，半導(dǎo)體集成電路設(shè)備可以包括存儲器區(qū)域，其具有例如，二維排列的多個存儲器單元。該存儲器單元可以是SRAM單元，但是不限于此。在完成晶片Wl的制造工藝之后，可以在晶片Wl上執(zhí)行電氣測試20以定位晶片Wl上的缺陷區(qū)域。在該示例中，缺陷區(qū)域指由一個或多個(例如，20個)缺陷位形成的區(qū)域。例如，電氣測試20可以測量所制造的芯片中的存儲器單元的電氣特性以定位或找到缺陷位。在一個示例性實施例中，電氣測試20可以將數(shù)據(jù)寫入到存儲器單元或者自其讀取數(shù)據(jù)(例如，相同的數(shù)據(jù))。如果讀取的數(shù)據(jù)未與寫入的數(shù)據(jù)匹配，則該存儲器單元可能是有缺陷的。仍然參考圖1，在電氣測試20的過程中生成的缺陷位數(shù)據(jù)可以包括缺陷位的位置(例如，x、y地址)、缺陷類型或者模式(例如，一位缺陷、兩位缺陷、塊缺陷)、成品率等。至少在該示例中，成品率指好芯片相對于全部芯片的比率，好芯片指沒有缺陷位的芯片，而壞芯片指包括缺陷位的芯片。在圖1中示出的缺陷位數(shù)據(jù)中，大的圓形表示晶片、晶片中的黑色的方形指出了壞芯片，而白色的方形指出了好芯片。操作員可以觀察如上文所述獲得的缺陷位數(shù)據(jù)，并且如果缺陷位形成了具有特定形狀的區(qū)域，則該區(qū)域可被定義為缺陷區(qū)域。圖4說明了示例性缺陷區(qū)域。在圖4A4D中，大的圓形表示晶片，而陰影部分表示缺陷區(qū)域95a、95b、95c和95d。如圖4A中示出的，缺陷區(qū)域95a可以在例如，晶片的上、右和左側(cè)沿晶片的一部分外部部分(例如，連續(xù)地)形成抽水馬桶形。如圖4B中示出的，缺陷區(qū)域95b可以從中心到外部螺旋地形成。如圖4C中示出的，缺陷區(qū)域95c可以在晶片的相反側(cè)(例如，上側(cè)和下側(cè))形成為兩片。如圖4D中示出的，缺陷區(qū)域95d可以在晶片的上側(cè)和右側(cè)(或者左側(cè))(例如，連續(xù)地)形成為類似帽狀。缺陷區(qū)域的名稱可依賴于操作員而改變。在圖1中示出的缺陷位數(shù)據(jù)中，說明了缺陷位集中在晶片中心的缺陷區(qū)域(被稱為中心集中缺陷區(qū)域)?；氐綀D1，可以在晶片Wl上執(zhí)行物理分析30以定位或找到缺陷區(qū)域中的缺陷。物理分析30可以包括物理逆向處理晶片或芯片，并且使用掃描電子顯微鏡(SEM)、透射電子顯微鏡(TEM)等對逆向處理的晶片或芯片的表面照相以確定(例如，直接確定)是否存在缺陷。相比于在制造工藝過程中在晶片W1上形成層時檢驗在晶片W1上是否形成了缺陷，使用物理分析30可以更加精確地找到缺陷。例如，使用物理分析30而非缺陷檢驗可以找到接觸中形成的空位。在物理分析30的過程中獲得的照片數(shù)據(jù)可被稱為缺陷數(shù)據(jù)，并且在圖1中說明。大的圓形指出了晶片，晶片中的方形指出了芯片(或管芯)，而黑色的標記指出了定位的缺陷。在圖1中說明的缺陷數(shù)據(jù)中，為了便于理解，在晶片中繪出了缺陷位置，并且其可以不同于通過實際物理分析30獲得的缺陷數(shù)據(jù)。仍然參考圖1，可以執(zhí)行模擬特性測試40以測量缺陷區(qū)域中的缺陷位的模擬特性。至少根據(jù)該示例性實施例，在模擬特性測試40的過程中，可以生成缺陷位的模擬特性，其中在電氣測試20的過程中獲得的位置與在物理分析30的過程中獲得的位置匹配。例如，如果缺陷的地址和缺陷位的地址是相互相對地接近、相等或基本相等的，則缺陷位的位置可以與缺陷的位置匹配。參考圖5，較大的方形IOO指出了芯片，較小的方形110指出了缺陷位，而黑色的標記120指出了缺陷。例如，當較小的方形110對應(yīng)于黑色標記120時，確定這兩個位置相互匹配。例如，如果黑色標記120落入較小的方形110中，則確定缺陷的位置與缺陷位的位置匹配?？梢詧?zhí)行模擬特性測試40以找到對應(yīng)于缺陷位的缺陷的起因。將描述其中缺陷位是SRAM單元的示例；然而，示例性實施例不限于此。參考圖6，SRAM單元200可以包括多個晶體管。出于示例的目的，圖6示出了六個晶體管，其排列在字線WL與位線對BL和BLB相交的區(qū)域中。上拉晶體管M2和M4以及下拉晶體管M3和M5可以構(gòu)成交叉耦合反相器。存取晶體管Ml可以耦合在存儲節(jié)點SN1和位線BL之間，而存取晶體管M6可以耦合在存儲節(jié)點SN2和位線BLB之間。如果SRAM單元200是對稱的，則SRAM單元200的輸出和反碼輸出之間不生成偏移。盡管出于簡化的目的此處未作討論，但是示例性實施例也可以適用于DRAM單元、閃存單元、PRAM單元、RRAM單元、MRAM單元等。仍然參考圖l，在模擬特性測試40中，可以將給定電壓施加到位線BL、反碼位線BLB和/或字線WL，并且可以在位線BL和/或反碼說明書第10/19頁位線BLB處測量流入六個晶體管M1M6中的至少一個晶體管的電流。表1中示出了SRAM單元200的示例性偏置條件。然而，表1中示出的偏置條件僅是說明性的，并且示例性實施例不限于此。<table>tableseeoriginaldocumentpage16</column></row><table>在偏置條件a下，當使位線BL從約0V掃描到給定的或所需的電壓(例如，約IV)時，測量位線BL的電流改變，并且在偏置條件b下，當使位線BL從約OV掃描到給定的或所需的電壓(例如，約IV)時，測量反碼位線BLB的電流改變。在偏置條件c下，當使反碼位線BLB從約OV掃描到給定的或所需的電壓(例如，約1V)時，測量反碼位線BLB的電流改變，并且在偏置條件d下，當使反碼位線BLB從約0V掃描到給定的或所需的電壓(例如，約IV)時，測量位線BL的電流改變。在上文討論的偏置條件下，可以測量流入到存取晶體管Ml或M6、上拉晶體管M2或M4以及/或者下拉晶體管M3或M5中的至少一個晶體管中的電流。仍然參考圖1，可以在50處確定或驗證在定位的缺陷和生成的模擬特性之間是否存在相關(guān)性。將參考圖7和8詳細描述用于執(zhí)行該操作的示例性方法。圖7使對具有缺陷的SRAM單元建模的電路圖，并且圖8是說明了通過建模電路仿真獲得的模擬特性和使用模擬特性測試40獲得的模擬特性的視圖。參考圖7，可以檢査與缺陷位相匹配的缺陷的照片，并且可以對反映了這些缺陷的電路201建模。例如，圖7示出了這樣的情況，其中，在存儲節(jié)點SN1和字線WL之間生成橋接R。通過建模電路201的仿真可以生成模擬特性。圖8中示出的仿真曲線s一al、s_bl、s_cl和s一dl表示流入到在上文的偏置條件a、b、c和d下建模的電路201的下拉晶體管M3中的電流的示例性波形；仿真曲線s—a2、s_b2、s_c2和s—d2表示流入到在上文的偏置條件a、b、c和d下建模的電路201的上拉晶體管M2中的電流的示例性波形；并且仿真曲線s—a3、s_b3、s—c3和s一d3表示流入到在上文的偏置條件a、b、c和d下建模的電路201的存取晶體管M1中的電流的示例性波形。在上文描述的仿真中獲得的模擬特性可以同使用模擬特性測試40獲得的模擬特性比較。例如，圖8中示出的模擬特性曲線al、bl、cl和dl表示在上文的偏置條件a、b、c和d下流入到晶片Wl的缺陷SRAM單元的下拉晶體管M3中的電流的示例性波形；模擬特性曲線a2、b2、c2和d2表示在上文的偏置條件a、b、c和d下流入到晶片Wl的缺陷SRAM單元的上拉晶體管M2中的電流的示例性波形；并且模擬特性曲線a3、b3、c3和d3表示在上文的偏置條件a、b、c和d下流入到晶片Wl的缺陷SRAM單元的存取晶體管M1中的電流的示例性波形。如果仿真曲線和對應(yīng)的模擬特性曲線(例如，s—al和al，或者s_bl和bl)在相同的偏置條件下是相互相似的或者基本上相似，則可以確定晶片Wl的缺陷和測得的模擬特性是相關(guān)的或匹配的。在該示例中，可以使用用于確定仿真和模擬特性曲線之間的相似性的多種方法。例如，可以計算仿真曲線和對應(yīng)的模擬特性曲線之間的相關(guān)系數(shù)。如果相關(guān)系數(shù)超過給定的參考值(例如，約0.9)，則仿真曲線和對應(yīng)的模擬特性曲線可以是相似的。如果圖6中示出的仿真曲線和對應(yīng)的模擬特性曲線是相似的或者基本上相似，則它們可以是相關(guān)的?？梢詫⒈淮_定為與仿真曲線相關(guān)的模擬特性存儲在數(shù)據(jù)庫60中。為了生成或創(chuàng)建數(shù)據(jù)庫60，可以在多個晶片上執(zhí)行(例如，重復(fù)地執(zhí)行)電氣測試20、物理分析30、模擬特性測試40和/或驗證50。存儲的數(shù)據(jù)的可靠性可以與存儲的數(shù)據(jù)量成比例。例如，存儲的數(shù)據(jù)越多，則數(shù)據(jù)庫60中存儲的數(shù)據(jù)越可靠。當在多個晶片上重復(fù)執(zhí)行上文描述的工藝時，一個或多個類型的缺陷可能與對應(yīng)的模擬特性相關(guān)聯(lián)。這可能是因為，即使缺陷的類型互不相同(例如，通過物理分析30獲得的缺陷照片可能互不相同)，但是由缺陷引起的模擬特性相互相等或者基本上相等。例如，在節(jié)點之間生成橋接時，橋接可能生成在襯底上或者布線線路上。然而，不論橋接是否生成在襯底上或者布線線路上，由于橋接產(chǎn)生的模擬特性曲線可以是相同的或者基本上相同。表2中示出了根據(jù)示例性實施例的數(shù)據(jù)庫。當多個類型的缺陷與缺陷或缺陷位的模擬特性相關(guān)聯(lián)時，與該模擬特性相關(guān)聯(lián)的所有或者基本上所有類型的缺陷均被存儲，并且存儲缺陷的頻率也被存儲。例如，在情況A中(例如，在存儲節(jié)點和字線之間生成漏電時)，與模擬特性相關(guān)聯(lián)的缺陷數(shù)目是三(例如，Al、A2和A3)并且缺陷的頻率是100、25和10。在表2中，盡管僅將情況A、情況B(例如，在電源接線端Vcc和存儲節(jié)點之間生成漏電時)和情況C(例如，在存儲節(jié)點和地接線端Vss之間生成漏電時)描述為缺陷類型，但是示例性實施例不限于此。在表2中，符號"-"指出了圖像，為了清楚起見其已被省略。<table>tableseeoriginaldocumentpage19</column></row><table>圖2說明了根據(jù)另一示例性實施例的用于建立存儲相關(guān)缺陷和缺陷位的模擬特性的數(shù)據(jù)庫的方法。在圖2中，與圖1中的部件相同的部件由相同的附圖標記標出，并且為了簡化起見已省略了其描述。參考圖2，可以針對每個工藝P1、P2和P3執(zhí)行缺陷檢驗11、12和13。例如，每當在晶片Wl上形成層時，可以執(zhí)行缺陷檢驗ll、12和13。缺陷檢驗ll、12和13可以使用光學(xué)方法、掃描等找到在晶片Wl的外觀中形成的缺陷。例如，缺陷可以包括外來材料、缺陷圖形等。外來材料可以是制造工藝過程中由制造設(shè)備形成的材料、在制作工藝之后剩余的材料、刻蝕殘余物、灰塵等。在某些情況中，外來材料的尺寸可以約為0.1/mi數(shù)百/mi。缺陷圖形可以指在諸如光刻、刻蝕的工藝過程中形成的不需要的圖形、小凸起、顏色改變等。通過缺陷檢驗11、12和13獲得的缺陷數(shù)據(jù)可以包括缺陷位置(例如，x、y地址)、缺陷照片、尺寸、形狀、數(shù)目等，并且缺陷數(shù)據(jù)可以依賴于缺陷檢驗設(shè)備而變化。在圖2中說明的缺陷數(shù)據(jù)中，大的圓形表示晶片，晶片中的方形指出了芯片(或管芯)，而黑色的標記指出了找到的缺陷。為了便于理解，圖2中說明的缺陷數(shù)據(jù)指出了缺陷在晶片中的位置，但是其可能不同于實際缺陷檢驗設(shè)備獲得的缺陷數(shù)據(jù)?？梢詧?zhí)行電氣測試20以找到晶片Wl中的缺陷區(qū)域。然后可以執(zhí)行模擬特性測試40，其中可以測量缺陷區(qū)域中的缺陷位的模擬特性。至少根據(jù)該示例性實施例，在模擬特性測試40的過程中可以生成缺陷位的模擬特性，其中在電氣測試20的過程中獲得的位置與在缺陷檢驗11、12和13的過程中獲得的缺陷位置匹配。例如，如果缺陷的地址和缺陷位的地址是相互相對地接近、相等或基本相等的，則缺陷位的位置可以與缺陷的位置匹配?？梢栽?0處確定或驗證在缺陷和測得的模擬特性之間是否存在相關(guān)性。相關(guān)的缺陷和相關(guān)聯(lián)的缺陷位的模擬特性可以存儲在數(shù)據(jù)庫60中。圖3說明了根據(jù)示例性實施例的找到晶片中的缺陷的起因的方法。至少在該示例性實施例中，可以使用參考圖1和/或圖2描述的方法建立數(shù)據(jù)庫60。在將晶片W2插入到制造流水線1中時，可以(例如，順序地)執(zhí)行第一第三工藝P1P3，并且在第一第三工藝P1P3的過程中，可以在晶片W1上(例如，同時地)形成關(guān)于半導(dǎo)體集成電路設(shè)備的多個芯片。在完成制造工藝之后，可以執(zhí)行電氣測試70以生成指出晶片W2中的缺陷區(qū)域的缺陷位數(shù)據(jù)?？梢允褂媚M特性測試80測量晶片W2的缺陷區(qū)域中的缺陷位的模擬特性。在該示例中，模擬特性是在表1中示出的偏置條件下測量的電流曲線。在該示例中，用于模擬特性測量的缺陷位可以是在電氣測試70的過程中確認的缺陷區(qū)域中的多個缺陷位中的至少一個缺陷位。通過比較與選定缺陷位相關(guān)聯(lián)測得的模擬特性和數(shù)據(jù)庫60中存儲的模擬特性，可以在90處確定和/或找到引起缺陷區(qū)域的缺陷。例如，通過比較測得的模擬特性和數(shù)據(jù)庫60中存儲的模擬特性，可以找到引起多個缺陷位的缺陷。出于示例的目的，將描述一種通過比較一個測得的模擬特性和存儲在數(shù)據(jù)庫60中的模擬特性確定引起缺陷位的缺陷的方法。在數(shù)據(jù)庫60中存儲的多個模擬特性中，可以選擇與測得的模擬特性相似或基本上相似的一個或多個模擬特性。例如，可以計算測得的模擬特性曲線和數(shù)據(jù)庫60中存儲的模擬特性曲線之間的相關(guān)系數(shù)，并且如果該相關(guān)系數(shù)大于參考值(例如，約0.9)，則測得的模擬特性和存儲的模擬特性可以相互對應(yīng)(例如，它們可以匹配)。如果確定測得的模擬特性和存儲的模擬特性對應(yīng)，則可以輸出與存儲的模擬特性曲線相關(guān)聯(lián)的一個或多個類型的缺陷，同時將一個或多個相似的模擬特性的曲線存儲在數(shù)據(jù)庫60中，使其與輸出的缺陷類型相關(guān)聯(lián)。在該示例中，還可以連同一個或多個類型的缺陷一起，輸出存儲頻率。表4中示出了與測得的模擬特性相似的一個或多個模擬特性和缺陷的示例。在表4中，符號"-"指出了圖像，為了清楚起見其己被省略。在表4中，根據(jù)相似程度順序示出了測得的模擬特性和相關(guān)的或相似的模擬特性。例如，情況A具有與測得的模擬特性最相似的模擬特性，而情況G和K具有相似性較小的模擬特性。在每個情況中，由于了輸出缺陷類型和頻率，可以確定具有測得的模擬特性的較普通的缺陷是起因。<table>tableseeoriginaldocumentpage22</column></row><table>在引起多個缺陷位的缺陷中，頻率超過給定比率(例如，約50%)的缺陷可被確認為缺陷區(qū)域的缺陷的起因。例如，表5示出了通過比較測得的模擬特性和數(shù)據(jù)庫60中存儲的模擬特性類推為引起缺陷位的缺陷的結(jié)果。參考表5，在測量缺陷區(qū)域中的缺陷位的20個模擬特性時，分類到情況A(其中缺陷類型是Al)中的缺陷位的數(shù)目是14，分類到情況G(其中缺陷類型是Gl)中的缺陷位的數(shù)目是5，并且分類到情況K(其中缺陷類型是K1)中的缺陷位的數(shù)目是l。在該情況中，在"中心集中類型"的缺陷區(qū)域中，由情況A引起的缺陷占了超過約50%。因此，確定"中心集中類型"的缺陷區(qū)域是由情況A引起的。在該示例中，約50%或更大的比率是說明性的而非限制性的，并且可以容易地修改該比率。<table>tableseeoriginaldocumentpage23</column></row><table>至少在該示例性實施例中，由于通過創(chuàng)建缺陷類型和相關(guān)聯(lián)的模擬特性的數(shù)據(jù)庫來執(zhí)行缺陷分析，因此在制造工藝過程中不需要執(zhí)行缺陷檢驗，并且不需要在制造工藝之后執(zhí)行物理分析。此外，可以更加容易地找到與在缺陷區(qū)域中測得的模擬特性相關(guān)聯(lián)的較普通的缺陷。結(jié)果，至少根據(jù)該示例性實施例，相比于現(xiàn)有技術(shù)，可以更加精確和/或快速地分析缺陷。圖9是說明了根據(jù)示例性實施例的半導(dǎo)體集成電路設(shè)備的缺陷分析系統(tǒng)的框圖。出于示例的目的，圖9示出了實現(xiàn)圖3的缺陷分析方法的系統(tǒng)，但是示例性實施例不限于此。參考圖9，缺陷分析系統(tǒng)可以包括數(shù)據(jù)庫60、電氣測試儀72、模擬特性測試儀82和/或分析儀92。數(shù)據(jù)庫60可以存儲相關(guān)的缺陷類型和缺陷位的一個或多個相關(guān)聯(lián)的模擬特性。當多種缺陷類型與缺陷位的模擬特性相關(guān)時，還可以連同缺陷類型一起，將與模擬特性相關(guān)聯(lián)的所有或者基本上所有類型的缺陷存儲在數(shù)據(jù)庫60中。數(shù)據(jù)庫60中存儲的數(shù)據(jù)可以與表2和/或表3相同或基本相同。電氣測試儀72可以測量通過制造流水線制造的芯片中的存儲器單元的電器特性以定位缺陷區(qū)域。例如，電氣測試儀72可以將數(shù)據(jù)寫入存儲器單元中，并且從存儲器單元讀出數(shù)據(jù)。如果讀取的數(shù)據(jù)與寫入的數(shù)據(jù)不匹配，則電氣測試儀72可以將該存儲器單元定義為缺陷位，并且確認由該缺陷位形成的缺陷區(qū)域。在該示例中，電氣測試儀72可以找到缺陷位，并且操作員可以確定是否形成了缺陷區(qū)域。模擬特性測試儀82可以測量缺陷區(qū)域中的缺陷位的模擬特性。用于測量模擬特性的缺陷位可以是缺陷區(qū)域中的多個缺陷位中的至少一個缺陷位?？梢匀我膺x擇該至少一個缺陷位。如果該位是SRAM單元，則模擬特性測試儀82可以測量在表1的偏置條件下流動的電流強度。分析儀92可以比較測得的模擬特性和數(shù)據(jù)庫60中存儲的模擬特性，以確認引起缺陷區(qū)域的缺陷的類型。根據(jù)至少某些示例性實施例，分析儀92可以比較多個測得的模擬特性和數(shù)據(jù)庫60中存儲的模擬特性，以找到引起多個缺陷位的缺陷。例如，分析儀可以計算測得的模擬特性和存儲的模擬特性之間的相關(guān)系數(shù)，并且如果該相關(guān)系數(shù)大于給定的比率(例如，約0.9)，則與存儲的模擬特性相關(guān)聯(lián)的缺陷類型被確認為缺陷區(qū)域的起因。分析儀92可以提供或者輸出引起多個缺陷位的缺陷類型、與電氣測試儀72測得的模擬特性相似的一個或多個模擬特性和/或與一個或多個缺陷類型相關(guān)聯(lián)的頻率。表4中示出了與測得的模擬特性相似的模擬特性中的至少一個模擬特性和缺陷的示例?？梢匀缟衔膮⒖急?討論的，確定缺陷區(qū)域的缺陷的起因。盡管圖中沒有示出，但是在使用圖2的方法建立數(shù)據(jù)庫60時，還可以包括用于找到晶片(圖2中的W1)中的缺陷的缺陷檢驗儀。在建立數(shù)據(jù)庫60的工藝過程中，電氣測試儀72可以找到晶片Wl中的缺陷位，模擬特性測試儀82可以測量找到的缺陷位的模擬特性，并且分析儀92可以驗證晶片W1的缺陷和該模擬特性之間是否存在相關(guān)性。相關(guān)的缺陷和缺陷位的模擬特性可以存儲在數(shù)據(jù)庫60中。根據(jù)示例性實施例的缺陷分析方法和系統(tǒng)，由于數(shù)據(jù)庫的緣故，在制造工藝過程中或者在其之后，不需要執(zhí)行缺陷檢驗和/或物理分析。而且，可以更加容易地確認與測得的模擬特性相對高度相關(guān)的缺陷。結(jié)果，根據(jù)至少某些示例性實施例，可以更加精確和/或快速地分析缺陷。盡管結(jié)合示例性實施例描述了本發(fā)明，但是對于本領(lǐng)域的技術(shù)人員顯而易見的是，在不偏離本發(fā)明的范圍和精神的前提下，可以對其進行多種修改和變化。因此，應(yīng)當理解，在所有方面，上文的示例性實施例并非是限制性的而是說明性的。權(quán)利要求1.一種缺陷分析方法，包括在數(shù)據(jù)庫中存儲至少一個第一缺陷和至少一個關(guān)聯(lián)的模擬特性；定位第一晶片中的第一缺陷區(qū)域；測量所述第一缺陷區(qū)域中的至少一個第一缺陷位的至少一個模擬特性；以及將至少一個測得的模擬特性同至少一個存儲的模擬特性比較，以確定所述至少一個第一缺陷是否是所述至少一個第一缺陷區(qū)域的起因。2.如權(quán)利要求l所述的方法，進一步包括定位第二晶片中的第二缺陷區(qū)域，確認該第二缺陷區(qū)域中的至少一個第二缺陷位，測量所述至少一個第二缺陷位的至少一個模擬特性，使所述至少一個第二缺陷位和至少一個測得的模擬特性同所述至少一個第一缺陷相關(guān)聯(lián)；其中所述存儲將所述至少一個第一缺陷和關(guān)聯(lián)的至少一個測得的模擬特性存儲在數(shù)據(jù)庫中。3.如權(quán)利要求2所述的方法，其中，所述關(guān)聯(lián)進一步包括對電路進行建模，該電路指示所述至少一個第一缺陷，以及基于通過對仿真該建模的電路所獲得的模擬特性和關(guān)于所述至少一個第二缺陷位的至少一個測得的模擬特性進行的比較，使所述至少一個第一缺陷同所述至少一個第二缺陷位相關(guān)聯(lián)。4.如權(quán)利要求2所述的方法，其中，定位所述第二晶片中的所述第二缺陷區(qū)域包括在該第二晶片上執(zhí)行電氣測試以確定所述至少一個第二缺陷位的位置，所述電氣測試是在制造所述第二晶片之后執(zhí)行。5.如權(quán)利要求4所述的方法，進一步包括執(zhí)行物理分析以確定所述至少一個第一缺陷的位置，所述物理分析是在制造所述第二晶片之后執(zhí)行。6.如權(quán)利要求5所述的方法，其中，所述測量對具有與所述至少一個第一缺陷的位置相匹配的位置的所述至少一個第二缺陷位的至少一個模擬特性進行測量。7.如權(quán)利要求4所述的方法，進一步包括在第二晶片的制造過程中在第二晶片上執(zhí)行缺陷檢驗，以確定在第二晶片上形成的至少一個第一缺陷的位置。8.如權(quán)利要求7所述的方法，其中，所述測量對具有與所述至少一個第一缺陷的位置相匹配的位置的所述至少一個第二缺陷位的至少一個模擬特性進行測量。9.如權(quán)利要求l所述的方法，其中，定位所述第一晶片中的所述第一缺陷區(qū)域包括執(zhí)行電氣測試以確定至少一個第一缺陷位的位置，所述電氣測試是在制造所述第一晶片之后執(zhí)行。10.如權(quán)利要求1所述的方法，其中，所述至少一個第一缺陷位是靜態(tài)隨機存取存儲器單元，并且測量所述至少一個第一缺陷位的所述至少一個模擬特性包括測量所述靜態(tài)隨機存取存儲器單元中包括的至少一個晶體管的至少一個模擬特性。11.如權(quán)利要求IO所述的方法，其中，測量所述至少一個晶體管的所述至少一個模擬特性包括將第一電壓施加到第一位線、第二位線和字線，并且測量流入到所述至少一個晶體管中的電流。12.如權(quán)利要求1所述的方法，其中，測量所述至少一個第一缺陷位的所述至少一個模擬特性包括從第一缺陷區(qū)域中的多個第一缺陷位中選擇至少一個第一缺陷位，并且測量關(guān)于選定的至少一個第一缺陷位的至少一個模擬特性。13.如權(quán)利要求1所述的方法，進一步包括，基于所述至少一個第一缺陷的尺寸和第一比率來確認所述第一缺陷區(qū)域的起因。14.如權(quán)利要求13所述的方法，其中，如果所述第一缺陷的尺寸大于第一比率，則所述第一缺陷是所述第一缺陷區(qū)域的起因。15.如權(quán)利要求l所述的方法，進一步包括在所述第二晶片上執(zhí)行電氣測試以定位所述第二晶片中的第二缺陷區(qū)域，所述第二缺陷區(qū)域是由多個缺陷靜態(tài)隨機存取存儲器單元形成的，在所述第二缺陷區(qū)域上執(zhí)行物理分析以確認所述第二晶片中的多個第二缺陷，測量具有關(guān)聯(lián)的位置的缺陷靜態(tài)隨機存取存儲器單元的模擬特性，所述關(guān)聯(lián)的位置與所述第二缺陷區(qū)域中的第二缺陷的位置相匹配，確定每個第二缺陷和每個缺陷靜態(tài)隨機存取存儲器單元之間是否存在相關(guān)性，在所述數(shù)據(jù)庫中存儲每個相關(guān)的第二缺陷和關(guān)聯(lián)的模擬特性，其中由缺陷靜態(tài)隨機存取存儲器單元形成所述第一缺陷區(qū)域，并且通過在所述第一晶片上執(zhí)行電氣測試來定位所述第一缺陷區(qū)域。16.如權(quán)利要求15所述的方法，其中，測量缺陷靜態(tài)隨機存取存儲器單元的模擬特性包括在多個缺陷靜態(tài)隨機存取存儲器單元中選擇至少一個缺陷靜態(tài)隨機存取存儲器單元，并且測量與至少一個選定的缺陷靜態(tài)隨機存取存儲器單元關(guān)聯(lián)的模擬特性。17.如權(quán)利要求15所述的方法，進一步包括，基于識別的第一缺陷的尺寸和第一比率，來確定第一缺陷區(qū)域的起因。18.如權(quán)利要求n所述的方法，其中，確定第一缺陷區(qū)域的起因如果第一缺陷的尺寸大于第一比率，則確定第一缺陷是第一缺陷區(qū)域的起因。19.一種缺陷分析系統(tǒng)，包括數(shù)據(jù)庫，其被配置為存儲至少一個第一缺陷和至少一個關(guān)聯(lián)的模擬特性；電氣測試儀，其被配置為定位第一晶片中的第一缺陷區(qū)域；模擬特性測試儀，其被配置為測量第一缺陷區(qū)域中的至少一個第一缺陷位的至少一個模擬特性；和分析儀，其被配置為通過將至少一個測得的模擬特性同至少一個存儲的模擬特性進行比較以對缺陷進行分析，以確定所述至少一個第一缺陷是否是所述至少一個第一缺陷區(qū)域的起因。20.如權(quán)利要求19所述的系統(tǒng)，進一步包括-缺陷檢驗儀，其被配置為通過在第二晶片上執(zhí)行缺陷檢驗，定位第二晶片中的至少一個第二缺陷。21.如權(quán)利要求20所述的系統(tǒng)，其中所述電氣測試儀被進一步配置為定位所述第二晶片中的第二缺陷區(qū)域，所述模擬特性測試儀被進一步配置為測量該第二缺陷區(qū)域中的至少一個第二缺陷位的至少一個模擬特性，并且所述分析儀被進一步配置為確定所述至少一個第二缺陷和所述至少一個模擬特性是否是相關(guān)的；并且如果確定所述至少一個第二缺陷和至少一個模擬特性是相關(guān)的，則將所述至少一個第二缺陷和相關(guān)的至少一個模擬特性存儲在數(shù)據(jù)庫中。22.如權(quán)利要求19所述的系統(tǒng)，其中，從所述第一缺陷區(qū)域中的多個第一缺陷位中選擇所述至少一個第一缺陷位。23.如權(quán)利要求19所述的系統(tǒng)，其中，所述分析儀被進一步配置為通過比較所述至少一個測得的模擬特性和在所述數(shù)據(jù)庫中存儲的所述至少一個模擬特性，來定位與所述多個第一缺陷位中的每一個關(guān)聯(lián)的第一缺陷；并且基于該定位的所述第一缺陷的尺寸和第一比率確定所述第一缺陷區(qū)域的起因。24.如權(quán)利要求23所述的系統(tǒng)，其中，如果該定位的所述第一缺陷的尺寸大于所述第一比率，則所述分析儀確定該第一缺陷是所述第一缺陷區(qū)域的起因。全文摘要本申請涉及用于半導(dǎo)體集成電路設(shè)備的缺陷分析方法和缺陷分析系統(tǒng)。一種缺陷分析方法，包括在數(shù)據(jù)庫中存儲指示缺陷的數(shù)據(jù)并且在數(shù)據(jù)庫中存儲對應(yīng)的缺陷位的模擬特性。找到第一晶片中的第一缺陷區(qū)域，并且測量第一缺陷區(qū)域中的缺陷位的模擬特性。比較測得的模擬特性和數(shù)據(jù)庫中存儲的模擬特性，以定位引起第一缺陷區(qū)域的缺陷。文檔編號G11C29/50GK101241770SQ20081000319公開日2008年8月13日申請日期2008年1月15日優(yōu)先權(quán)日2007年1月15日發(fā)明者李鐘弦申請人:三星電子株式會社