專利名稱：多電平單元存儲(chǔ)裝置的讀出的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及存儲(chǔ)裝置，更具體地說，涉及帶有多電平單元 的存儲(chǔ)裝置。
背景技術(shù)：
存儲(chǔ)裝置存儲(chǔ)數(shù)字信息，隨著技術(shù)的進(jìn)展，存儲(chǔ)裝置能夠存儲(chǔ)數(shù) 量越來越大的信息。在歷史上，存儲(chǔ)器中的信息密度已經(jīng)通過縮小器 件尺寸和增大集成度而增大。通過在每個(gè)存儲(chǔ)"單元"中貯存一位以上 的信息，也可以使信息密度增大。


圖1表示一種多電平單元存儲(chǔ)裝置；
圖2表示與圖1的存儲(chǔ)裝置的一個(gè)讀出周期對(duì)應(yīng)的波形；
圖3表示具有基準(zhǔn)電流平均作用的電流鏡；
圖4表示耦接在步進(jìn)電壓發(fā)生器和字線之間的x-譯碼器的一部
分；
圖5和6表示電壓基準(zhǔn)電路； 圖7表示耦接到一條字線的電壓基準(zhǔn)電路； 圖8表示與圖7的電路的操作對(duì)應(yīng)的波形； 圖9表示根據(jù)本發(fā)明不同實(shí)施例的流程圖； 圖IO表示根據(jù)本發(fā)明不同實(shí)施例的電子系統(tǒng)。
具體實(shí)施例方式
在以下的詳細(xì)說明中，參照以舉例說明的方式表示在其中可以實(shí)施本發(fā)明的具體的實(shí)施例的附圖。對(duì)這些實(shí)施例進(jìn)行足夠詳細(xì)的描述， 以使本專業(yè)的技術(shù)人員能夠?qū)嵤┍景l(fā)明。應(yīng)知，本發(fā)明的各種實(shí)施例 盡管不同，但不一定就是互相排斥的。例如，在這里聯(lián)系一個(gè)實(shí)施例 描述的一個(gè)特定的特征、結(jié)構(gòu)或特性，在不脫離本發(fā)明的精神和范圍 的情況下，可以在其它的實(shí)施例中實(shí)現(xiàn)。另外，應(yīng)知，在不脫離本發(fā) 明的精神和范圍的情況下，在每個(gè)公開的實(shí)施例中各個(gè)元件的位置或 安排可以修改。因此，以下詳細(xì)的說明不是限制性的，本發(fā)明的范圍
效物限定。附圖的所有各^L圖中，類似的號(hào)碼均標(biāo)示相同的或相似的 功能。
圖1表示多電平單元存儲(chǔ)裝置。存儲(chǔ)裝置100包括存儲(chǔ)陣列110、 基準(zhǔn)電流發(fā)生器120、步進(jìn)電壓發(fā)生器130、讀出放大器140, 150和 160、電流電流鏡晶體管142, 152和162、鎖存器144， 154和164和控 制電路170。
所表示的存儲(chǔ)陣列110包括多電平單元晶體管112, 114和116,具 有耦接到字線118的柵極節(jié)點(diǎn)。晶體管112, 114和116是各自能夠通 過"編程"得具有不同的閾值電壓VT并貯存多位信息的晶體管。例如， 晶體管112, 114和116中的每一個(gè)都可以是"閃存，，單元，具有能夠貯 存電荷的浮置柵極。 一個(gè)已編程的晶體管的閾值電壓部分地取決于貝er 存在該浮置柵極上的電荷量。通過改變所貯存的電荷量，晶體管112, 114和116可以編程為多個(gè)不同電平中的一個(gè)。例如，晶體管112, 114 和116每一個(gè)都可以編程到四個(gè)電平之一 ，以有效地在每個(gè)存儲(chǔ)單元 中存儲(chǔ)兩位信息。盡管本說明書集中在其中每個(gè)多電平單元都編程到 四個(gè)電平之一，但是本發(fā)明的各種實(shí)施例并不受此限制，例如，在本 發(fā)明的某些實(shí)施例中，每個(gè)多電平單元均可編程到八個(gè)電平之一或16 個(gè)電平之一。
為簡(jiǎn)單起見，圖l表示陣列110中的一行單元。在某些實(shí)施例中， 該陣列包括許多行和列的單元。另外，在某些實(shí)施例中，陣列配置成
塊，在存儲(chǔ)裝置100內(nèi)包括許多塊。在不脫離本發(fā)明的范圍的情況下， 存儲(chǔ)裝置100可以是^壬何尺寸，具有任何的分級(jí)配置。
在操作中，本發(fā)明的不同實(shí)施例為陣列110中的多電平單元提供
一個(gè)準(zhǔn)確讀出的方案。該單元的狀態(tài)是通過將該單元的漏極電流與一 個(gè)固定的基準(zhǔn)電流進(jìn)行多次比爭(zhēng)支確定的，其中該單元的柵極電壓每次
比較時(shí)都發(fā)生變化。對(duì)于N狀態(tài)存儲(chǔ)器，用與N-l個(gè)柵極電壓值進(jìn) 行的N - 1次比較來唯一地確定該單元的狀態(tài)。
步進(jìn)電壓發(fā)生器130向N - 1個(gè)柵極電壓值提供電源，式中N等 于4。該N-1個(gè)柵極電壓值是固定的并利用理想的與環(huán)境條件無關(guān)的 片上電壓基準(zhǔn)電路132, 134和136產(chǎn)生。定時(shí)控制電路170產(chǎn)生控制 信號(hào)來控制多路復(fù)用器138。多^各復(fù)用器138選擇N-1個(gè)柵極電壓值 之一，施加在該字線上。在某些實(shí)施例中，柵極電壓序列從高值到低 值(向下步進(jìn))。在其他實(shí)施例中，柵極電壓序列從低到高(向上步進(jìn))。 在再一些其他實(shí)施例中，該柵^L電壓的序列是任意的。例如，對(duì)于一 個(gè)具有四個(gè)可能狀態(tài)的多電平單元，該柵極可以依次用3個(gè)電壓值驅(qū) 動(dòng)，從中心值開始，然后進(jìn)到該低值，然后進(jìn)到該高值。
讀出》丈大器140, 150和160用來將陣列單元中的電流與該基準(zhǔn)電 流比較。例如，讀出放大器140將晶體管112的漏極電流與晶體管142 的漏極電流比較。該讀出放大器的輸出是一個(gè)代表該比較結(jié)果的數(shù)字 信號(hào)。通過該比較結(jié)果與一個(gè)代表該單元狀態(tài)被比較(次數(shù))的數(shù)字計(jì) 數(shù)的邏輯結(jié)合，該比較結(jié)果轉(zhuǎn)纟灸為該單元狀態(tài)的二進(jìn)制表達(dá)，可以用 不同的方法來完成該狀態(tài)的確定。在某些實(shí)施例中，將一個(gè)或幾個(gè)鎖 存器耦接到每一個(gè)放大器，以便鎖存該狀態(tài)值。圖1所示的示例性實(shí) 施例帶有鎖存器144, 154和164，從控制電路170接收"計(jì)數(shù)"值，并 從該相關(guān)的讀出放大器接收停靠信號(hào)。當(dāng)該讀出放大器的輸出改變狀 態(tài)時(shí)，鎖存代表該單元狀態(tài)的計(jì)數(shù)值。如圖1所示，包括多個(gè)讀出放 大器，其中每一個(gè)讀出放大器都連接到一條唯一的位線。這使多個(gè)單 元能夠被同時(shí)讀出，以增大數(shù)據(jù)通過量。同時(shí)讀出的所有單元都接收
一個(gè)通過該字線施加的共用的柵極電壓。
對(duì)于編程和擦除操作，最好將該單元的電平定位在讀出所用的狀 態(tài)邊界之間的中間。這為后續(xù)的讀出動(dòng)作提供高可靠性。這個(gè)狀態(tài)定
位可以通過將稱為校驗(yàn)?zāi)Ｊ降奶厥庾x出;^莫式包括進(jìn)編程和擦除操作來 完成。該模式用以檢驗(yàn)該單元狀態(tài)是否正確定位。該校驗(yàn)?zāi)Ｊ降臇艠O 電壓值有意偏離該讀出模式電壓，以便達(dá)到該要求的狀態(tài)定位。對(duì)于 校驗(yàn)?zāi)Ｊ?，最好使用與在讀出模式過程中使用的相同的柵極電壓定時(shí) 和序列，使得柵極路徑上的瞬態(tài)偏移量對(duì)校驗(yàn)和讀出都是共同的，從 而4皮此4氐消。
基準(zhǔn)電流發(fā)生器120包括基準(zhǔn)單元122，它在某些實(shí)施例中與陣列 單元是等同的。例如，基準(zhǔn)單元122可以等同于單元晶體管112, 114 和116。在制造或測(cè)試過程中調(diào)整基準(zhǔn)單元122的閾值電壓值，以便 達(dá)到所要求的標(biāo)稱基準(zhǔn)電流。該基準(zhǔn)單元的柵極電壓是理想的(與環(huán) 境無關(guān))，在某些實(shí)施例中，為每一個(gè)讀出放大器設(shè)置一個(gè)單獨(dú)的基準(zhǔn) 電流發(fā)生器120。在圖1所代表的實(shí)施例中，用一個(gè)電流^:來將單個(gè) 基準(zhǔn)單元的電流傳播到每個(gè)讀出放大器。例如，基準(zhǔn)單元122中的電
流(Ii )作為12形成鏡像到晶體管126和128，而后者又作為Idref形成
鏡像到晶體管142, 152和162?？梢杂靡恍┚w管比例縮放技術(shù) (transistor scaling techniques)，在電流^ ， 12和Idref之間4是供固定的關(guān)系。
在某些實(shí)施例中，基準(zhǔn)單元122用許多單元代替，對(duì)它們的電流 求平均，以產(chǎn)生一個(gè)平均基準(zhǔn)單元的電流。在某些實(shí)施例中，還對(duì)節(jié) 點(diǎn)129上的鏡像柵極電壓在一個(gè)大電容中進(jìn)行采樣并保持，讓基準(zhǔn)電 流發(fā)生器在大部分時(shí)間^支截止。下面參照?qǐng)D3描述這些實(shí)施例的示例。
在一些其基準(zhǔn)單元122上具有與溫度無關(guān)的柵極電壓的實(shí)施例中， 由于該單元固有的溫度相關(guān)關(guān)系，該基準(zhǔn)單元的電流與溫度有關(guān)。該 基準(zhǔn)電流的溫度相關(guān)關(guān)系，與也接收與溫度無關(guān)的柵極電壓的主陣列 單元的溫度相關(guān)關(guān)系匹配。這個(gè)溫度跟蹤性能保證在校驗(yàn)過程中獲得的狀態(tài)差異在讀出過程中得以保留，即使在校驗(yàn)和讀出動(dòng)作之間該溫 度發(fā)生變化。
圖2表示與圖1的存儲(chǔ)裝置的讀出周期對(duì)應(yīng)的波形。這四個(gè)電平 L0, Ll， L2, L3代表該存儲(chǔ)單元的四個(gè)可能的狀態(tài)。在該讀出動(dòng)作開 始時(shí)，讀出^L大器的輸出S0， Sl， S2^皮i殳置在已知的狀態(tài)下。在圖2 所代表的實(shí)施例中，該存儲(chǔ)單元的柵極電壓(字線電壓)逐步變化通 過單元的不同的電平達(dá)到表示為Rl, R2和R3的基準(zhǔn)電壓值。隨著字 線電壓斜坡上升，該讀出放大器輸出的狀態(tài)在一個(gè)基于閃存單元的VT 的點(diǎn)上變化。該讀出放大器輸出改變狀態(tài)的點(diǎn)稱作"讀出放大器跳步 (trip)點(diǎn)"。該柵極電壓的步進(jìn)與一個(gè)對(duì)不同的數(shù)椐輸出狀態(tài)進(jìn)行計(jì) 數(shù)的計(jì)數(shù)器同步，讀出之后讀出放大器輸出一改變狀態(tài)，就鎖存計(jì)數(shù) 器的信號(hào)值并確定該閃存單元的電平。
在圖2所提供的示例中，存儲(chǔ)單元晶體管112 (圖1)具有一個(gè)編 程于LO狀態(tài)的VT，存儲(chǔ)單元晶體管114具有一個(gè)編程于Ll狀態(tài)的 Vt，而存儲(chǔ)單元晶體管116具有一個(gè)編程于L2狀態(tài)的VT。隨著字線 電壓逐步提升，每一個(gè)讀出放大器相應(yīng)地跳步。例如，作為在202完 成的讀出動(dòng)作的結(jié)果，S2在204跳步，作為在212完成的讀出動(dòng)作的 結(jié)果，Sl在214跳步，而作為在222讀出動(dòng)作的結(jié)果，S0在224跳步。 S2， Sl和SO用以鎖存該計(jì)數(shù)#_，于是鎖存器144存儲(chǔ)"ll"的邏輯電 平，鎖存器154存儲(chǔ)"10"的邏輯電平，而鎖存器164存儲(chǔ)"OO"的邏輯 電平。任何耦接到?jīng)]有跳步的讀出放大器的鎖存器仍舊處于它們的與
最后一個(gè)電平L3對(duì)應(yīng)的初始化^i犬態(tài)"or。
在某些實(shí)施例中，該讀出^L大器在點(diǎn)202, 212和222上對(duì)差分輸 入進(jìn)行采樣。該位線被采樣之后，該字線可開始改變到下一電平。隨 著該讀出放大器與這些存儲(chǔ)單元隔離，該讀出動(dòng)作便可完成，同時(shí)該 字線為下一步驟進(jìn)行變化。在該字線斜坡變化的同時(shí)進(jìn)行的這個(gè)背景 讀出可以改善速度和性能。
圖3表示具有基準(zhǔn)電流平均作用的電流鏡。在某些實(shí)施例中，圖3
所示的電路用于基準(zhǔn)電流發(fā)生器120 (圖1 X圖3的電流鏡包括多個(gè) 電流基準(zhǔn)電路。例如，電流基準(zhǔn)電路320, 322和324并聯(lián)連接，以對(duì) 各個(gè)基準(zhǔn)電流進(jìn)行平均。圖3所示的每個(gè)閃存單元都可以利用編程電 路(未示出)單獨(dú)微調(diào)。晶體管126和128與圖1所示的相同。圖3 中的電路還包括開關(guān)302和電容304。該開關(guān)和電容可以用來對(duì)節(jié)點(diǎn) 129上的為每個(gè)讀出放大器的電流鏡晶體管設(shè)置的電壓值進(jìn)行采樣和 保持。通過對(duì)該電壓進(jìn)行采樣和保存，剩余的多個(gè)電流鏡電路可以截 止以節(jié)省功率。
圖4表示耦接在步進(jìn)電壓發(fā)生器和字線之間的X-譯碼器的一部 分。X-譯碼器400對(duì)提供給該存儲(chǔ)裝置的地址的一部分進(jìn)行譯碼并選 擇一條字線。圖4只示出一條字線，但在某些實(shí)施例中，X-譯碼器400 可以選擇多條字線中的一條。預(yù)譯碼器410在NAND (與非)門412 的輸入端接收地址信號(hào)和驅(qū)動(dòng)信號(hào)。當(dāng)字線440被選中時(shí)，NAND門 412在驅(qū)動(dòng)輸出緩沖器420的節(jié)點(diǎn)413上驅(qū)動(dòng)一個(gè)低電壓。輸出緩沖 器420在電源節(jié)點(diǎn)上接收電壓Vpx。相應(yīng)地，當(dāng)字線440被選中時(shí)， 該電源節(jié)點(diǎn)電壓Vpx^皮驅(qū)動(dòng)在字線440上。
該電壓步進(jìn)波形由步進(jìn)電壓發(fā)生器130作為Vpx施加。再回到圖 1，其中表示字線118正在直接由步進(jìn)電壓發(fā)生器130驅(qū)動(dòng)。圖4提供 一個(gè)示例性實(shí)施例，表示字線如何可以祐^選定以耦接到該步進(jìn)電壓發(fā) 生器。電壓基準(zhǔn)電路132, 134和136可以用許多不同的方法實(shí)現(xiàn)。下 面討論的圖5和6表示一些適合的電壓基準(zhǔn)電路的示例。
圖5表示電壓基準(zhǔn)電路。電壓基準(zhǔn)電路500可用在步進(jìn)電壓發(fā)生 器中為字線電壓提供電源。例如，電壓基準(zhǔn)電路500可以包括在步進(jìn) 電壓發(fā)生器130中(圖1,4)。另外，還有其他實(shí)例的電壓基準(zhǔn)電路500 可以包括在步進(jìn)電壓發(fā)生器130中。在某些實(shí)施例中，電壓基準(zhǔn)電路 500用作電壓基準(zhǔn)電路136來產(chǎn)生基準(zhǔn)電壓電平Rl。
電壓基準(zhǔn)電路500包括閃存單元510、晶體管520, 550和570和電 流源530, 540和560。閃存單元510、晶體管520和電流源530形成第 一級(jí)；晶體管550和電流源540形成第二級(jí)；而電流源560和晶體管 570形成輸出級(jí)。第二級(jí)作為單一增益配置(unity gain configuration) 中的反饋環(huán)路的一部分耦接到第一級(jí)，而該輸出級(jí)被耦接以提供開環(huán)
4!r出響應(yīng)。
閃存單元510是具有可變閾值電壓(VT)的浮置柵極晶體管的一 個(gè)示例。閃存單元510的閾值電壓可以通過改變貯存在閃存單元510 的浮置柵極上的電荷量來改變。這也可以稱作"編程，，閃存單元510。 閃存單元510可用對(duì)浮置柵極晶體管的編程有用的編程電路(未示出) 來編程。
正如在這里^f吏用的，術(shù)語"閾值電壓電流，，是指當(dāng)基本上為VT的電 壓跨接在該晶體管控制端子上而且漏極電壓設(shè)定為標(biāo)稱值時(shí)流過晶體 管的電流。例如，NMOS晶體管的閾值電壓電流等于當(dāng)柵極-源極電壓 基本上為VT時(shí)該晶體管的漏極-源極電流。例如，當(dāng)節(jié)點(diǎn)516和514 之間的柵極-源極電壓基本上是VT時(shí)，閃存單元510的閾值電壓電流 (Ivt)從漏極512流到源極514。
晶體管520在共源-共柵放大器(cascode)配置中耦接在電流源530 和閃存單元510之間。晶體管520的柵極節(jié)點(diǎn)耦接到電壓為VCASC 的節(jié)點(diǎn)522。 VcAsc是一個(gè)選擇來在閃存單元510的漏極節(jié)點(diǎn)512上提 供適當(dāng)?shù)穆O電壓的電壓。例如，在某些實(shí)施例中，VcASC選擇來提供 一個(gè)約0.7伏和1.2伏之間的漏才及電壓。在某些實(shí)施例中，VcAsc"i殳置
一次，而此后便是靜態(tài)的。例如，VcASC可以由保持為靜態(tài)的片上電壓 基準(zhǔn)提供。在其他實(shí)施例中，VcAsc可以由可變電壓基準(zhǔn)電路提供，以
使閃存單元510上的漏極電壓可以改變。
晶體管550晶體管的柵極節(jié)點(diǎn)耦接到晶體管520的漏極節(jié)點(diǎn)，以 接收一個(gè)受閃存單元510影響的電壓。晶體管550的漏極節(jié)點(diǎn)耦接到 電源節(jié)點(diǎn)(它可接"地")，晶體管550的源極節(jié)點(diǎn)被耦接以提供節(jié)點(diǎn)554 上的反饋電壓Vmtref。在某些實(shí)施例中，晶體管550工作在次閾值區(qū)， 其中該晶體管的跨導(dǎo)(gm)與該漏極電流成正比。該操作與在反相飽
和區(qū)上的操作形成對(duì)照，其中g(shù)m與該漏極電流的平方根成正比。換句 話說，在運(yùn)行的次閾值區(qū)中，gm的值對(duì)于給定漏極電流是較高的。源 極跟隨器級(jí)的輸出阻抗等于晶體管550的l/gm,而且可以通過選擇源
極跟隨器晶體管550的尺寸和電流源540提供的漏極電流來調(diào)整。
電流源530提供一個(gè)基本上等于閃存單元510的閾值電壓電流的 Ivt。該反饋環(huán)路的運(yùn)行與電流源530提供的電流結(jié)合，迫使閃存單元 510的柵極-源極電壓基本上為VT,后者可以根據(jù)閃存單元510已經(jīng) 如何編程來改變。輸出電壓VREF由柵極節(jié)點(diǎn)516上的基本上等于VT 的電壓提供。通過將閃存單元510編程到不同的VT, Vref可被修改。 晶體管570是一個(gè)耦接成源極跟隨器的P-溝道晶體管。當(dāng)初始電 壓高于標(biāo)稱電壓時(shí)，P-溝道源極跟隨器可以有利地用來以快得多的速 度拉低該輸出節(jié)點(diǎn)。將柵極電壓固定，該源極跟隨器晶體管的源極-柵極電壓將高于其標(biāo)稱值，而且它能夠很強(qiáng)烈地將該輸出電壓拉低到 標(biāo)稱值。
在某些實(shí)施例中，電流源540和560設(shè)計(jì)成用來提供相同的電流 值。在某些實(shí)施例中，晶體管550和570是匹配器件，它們基本上呈 現(xiàn)相同的工作特性。在圖5所表示的實(shí)施例中，晶體管550和570由 共同的柵極電壓驅(qū)動(dòng)。在這些實(shí)施例中，若晶體管550和570匹配， 而且由電流源540和560提供的兩個(gè)負(fù)載電流匹配，則輸出電壓Vref 將基本上等于節(jié)點(diǎn)554上的內(nèi)部環(huán)路電壓Vintref,而其自身又基本上 等于閃存單元510的閾值電壓VI。通過閉環(huán)配置使晶體管570的柵極 電壓保持固定，晶體管570可很快速地響應(yīng)，并能夠?qū)⑤敵龉?jié)點(diǎn)552 上的任何電壓拉低到vref電壓^L，而又不破壞該反饋環(huán)路的運(yùn)行。
圖6表示電壓基準(zhǔn)電路。電壓基準(zhǔn)電路600可在步進(jìn)電壓發(fā)生器 內(nèi)使用。例如，電壓基準(zhǔn)電路600可以包括在步進(jìn)電壓發(fā)生器130中(圖 1,4)。另外，其他實(shí)例的電壓基準(zhǔn)電路600可包括在步進(jìn)電壓發(fā)生器 130中。在某些實(shí)施例中，電壓基準(zhǔn)電路600用來實(shí)現(xiàn)電壓基準(zhǔn)電路 134和132，以產(chǎn)生基準(zhǔn)電壓R2和R3。
電壓基準(zhǔn)電路600包括閃存單元510、晶體管520和電流源530, 它們均已在上面參照?qǐng)D5作了描述。如上所述，閃存單元510、晶體 管520和電流源530共同形成一個(gè)》文大級(jí)。電壓基準(zhǔn)電路600還包括 耦接在源極跟隨器電路中為晶體管650提供漏極-源極電流的電流源 640上的晶體管650。源極跟隨器電路的晶體管650和電流源640被耦 接到單一增益反饋配置的第一放大級(jí)。在某些實(shí)施例中，源極跟隨器 晶體管650運(yùn)行在次閾值區(qū)中。
電壓基準(zhǔn)電路600的動(dòng)作類似于電壓基準(zhǔn)電路500(圖5)的動(dòng)作， 只是該源極跟隨器電路的晶體管650和660是N-溝道器件，而不是P-溝道器件。N-溝道源極跟隨器可以有利地用來在初始電壓低于標(biāo)稱電 壓時(shí)拉高輸出節(jié)點(diǎn)。由于柵極電壓固定，該源極跟隨器晶體管的初始 柵極-源極電壓將高于其標(biāo)稱值，而且它能夠很強(qiáng)烈地將該輸出電壓 拉高到標(biāo)稱值。
圖7表示耦接到一條字線的電壓基準(zhǔn)電路。電路702, 704和706 表示諸如電壓基準(zhǔn)電路500和600(圖5,6)等電壓基準(zhǔn)電路的輸出電路。 開關(guān)710對(duì)應(yīng)于多路復(fù)用器138,選擇性地將該電壓基準(zhǔn)電路耦接到 節(jié)點(diǎn)450。節(jié)點(diǎn)450是一個(gè)中間節(jié)點(diǎn)，起到圖4所示的X-譯碼器輸 出緩沖器的電源節(jié)點(diǎn)的作用。晶體管720是通路晶體管(pass transistor),它相當(dāng)于輸出緩沖器420的上晶體管。當(dāng)節(jié)點(diǎn)413上的PRA 信號(hào)低時(shí)，該字線^皮選中并耦"l秦到節(jié)點(diǎn)450。
電壓基準(zhǔn)電路輸出級(jí)702包括一個(gè)P-溝道晶體管，用以有效而迅 速地將節(jié)點(diǎn)450上的電壓拉低，而電壓基準(zhǔn)電i 各輸出級(jí)704和706包 括N溝道晶體管，用以有效而迅速地拉高節(jié)點(diǎn)450上的電壓。
可以通過控制開關(guān)710和晶體管720，在該字線上產(chǎn)生步進(jìn)電壓波 形。信號(hào)ATD〈:3〉可以依次閉合，以在節(jié)點(diǎn)450上提供一個(gè)步進(jìn)電壓 波形，并在晶體管720導(dǎo)通時(shí)，將節(jié)點(diǎn)450上的電壓耦接到該字線。 現(xiàn)參照?qǐng)D8和9描述圖7所示電路的動(dòng)作。
圖8表示與圖7電路的動(dòng)作對(duì)應(yīng)的波形。如圖8所示，節(jié)點(diǎn)450
上的Vpx從Rl到R2再到R3步進(jìn)地上升高電壓。在步驟1的過程中， Vpx(和字線)穩(wěn)定為Rl;在步驟2的過程中，它們穩(wěn)定為R2;而在 步驟3的過程中，它們穩(wěn)定為R3。在每一個(gè)步驟中或其附近，多電平 單元的讀出可以如各附圖所描述的那樣出現(xiàn)。
圖8還表示在耦接到該字線之前Vpx被預(yù)充電到R3 。在810 ， ATD3 被維持而對(duì)Vpx進(jìn)行預(yù)充電，而在820，節(jié)點(diǎn)450能夠通過開啟開關(guān) 710而在電氣上浮置。在820，節(jié)點(diǎn)450#:耦《1妄到該字線，以使得節(jié)點(diǎn) 450上的電容(Cvpx)和該字線上的電容(Cwl)之間能夠電荷共用。 作為電荷共用的結(jié)果，隨著被預(yù)充電的Vpx電壓下降，字線電壓被拉 高。
在某些實(shí)施例中，電壓電平、電容值和定時(shí)^皮調(diào)整，以使該字線 能夠從一個(gè)較高電壓接近R1。例如，如圖8所示，在ATD1被維持之 前，820時(shí)刻的電荷共用才喿作使該字線的電壓高于R1。當(dāng)ATD1上升 時(shí)，向Rl提供電源的電壓基準(zhǔn)電路將將該字線從一個(gè)較高電壓拉低 到Rl ，而不是將該字線從一個(gè)車交低的電壓拉高到Rl。
在某些實(shí)施例中，向Rl提供電源的電壓基準(zhǔn)電路具有一個(gè)類似于 輸出級(jí)702 (圖7)的輸出級(jí)。輸出級(jí)702在拉低上是有效的，部分地 因?yàn)樵揚(yáng)-溝道晶體管4皮耦接以將電流流至較低電位。
在步驟2的過程中，ATD2被維持，向該字線上的R2提供電源， 而在步驟3的過程中，ATD3被維持，向該字線上的R3提供電源。在 某些實(shí)施例中，向R2和R3提供電源的電壓基準(zhǔn)電路具有類似于輸出 級(jí)704和706(圖7)的輸出級(jí)。輸出級(jí)704和706在拉高上是有效的， 部分地因?yàn)镹溝道晶體管祐^耦接以從一個(gè)較高電位得到電流。
圖9表示根據(jù)本發(fā)明的各種實(shí)施例的流程圖。在某些實(shí)施例中， 方法900或其各部分由一個(gè)存儲(chǔ)裝置執(zhí)行。在其他實(shí)施例中，方法900 由控制電路、集成電路或電子系統(tǒng)來執(zhí)行。方法900不受執(zhí)行該方法 的特定裝置或軟件類型限制。方法900中不同的動(dòng)作按所述的順序完 成，或者可以按不同的次序完成。另外，在某些實(shí)施例中，在圖9中列出的某些動(dòng)作從方法900中省略。
所表示的方法900從方框910開始，其中具有耦接到存儲(chǔ)器中的 一條字線的輸出節(jié)點(diǎn)的驅(qū)動(dòng)器的電源節(jié)點(diǎn)^皮預(yù)充電。在某些實(shí)施例中， 這相當(dāng)于X-譯碼器的電源節(jié)點(diǎn)^皮預(yù)充電。例如，如圖4所示，x-譯 碼器可以有多個(gè)電源節(jié)點(diǎn)，其中至少一個(gè)用來向耦接到一條字線的輸 出緩沖器提供電源電壓。電源節(jié)點(diǎn)可以預(yù)充電到一個(gè)與讀出動(dòng)作用的 字線電壓對(duì)應(yīng)的電壓值，或者電源節(jié)點(diǎn)可以#1預(yù)充電到不同的電壓。
在920，使該電源節(jié)點(diǎn)能夠在電氣上浮置。在某些實(shí)施例中， 應(yīng)于該電源節(jié)點(diǎn)與910的預(yù)充電動(dòng)作用的任何電路斷開耦接。在930， 驅(qū)動(dòng)器導(dǎo)通，在該電源節(jié)點(diǎn)和該字線之間共用電荷。例如，再來看圖 4，驅(qū)動(dòng)器420可以通過在節(jié)點(diǎn)413上出現(xiàn)輸入信號(hào)而"開啟"，這對(duì)應(yīng) 于選中字線。通過使驅(qū)動(dòng)器"開啟"，該字線被耦接到電氣上浮置的驅(qū) 動(dòng)器的電源節(jié)點(diǎn)。如圖7所示，當(dāng)該驅(qū)動(dòng)器被開啟時(shí)，晶體管720導(dǎo) 通，在Vpx和該字線之間提供共用電荷的通路。此時(shí)，該字線和該電 源節(jié)點(diǎn)共用電荷，而如圖8所示，該字線上的電壓上升。
在940,在電源節(jié)點(diǎn)和選中的字線上提供步進(jìn)電壓波形。該字線由 該譯碼器選中，而該輸出緩沖器上的電源電壓向該字線提供步進(jìn)電壓 波形。
在950，在提供該步進(jìn)電壓波形的同時(shí)，多電平單元中的電流與一 個(gè)基本上恒定的電流比較。在960，代表該多電平單元狀態(tài)的數(shù)據(jù)被 鎖存。再看圖1，字線118接收一個(gè)步進(jìn)電壓波形，而多電平單元112, 114和116中的漏極電流取決于該存儲(chǔ)單元晶體管的編程的VT。這些 漏極電流與電流^鏡晶體管142， 152和162提供的基本上恒定的電流比 較，由讀出放大器140, 150和160進(jìn)行該比較。鎖存器144, 154和164 根據(jù)該讀出放大器的動(dòng)作，鎖存這些存儲(chǔ)單元的狀態(tài)。
圖10表示根據(jù)本發(fā)明的各種實(shí)施例的電子系統(tǒng)。電子系統(tǒng)1000 包括處理器IOIO、非易失存儲(chǔ)器1020、存儲(chǔ)器1025、數(shù)字電路1030、 射頻(RF)電路1040和天線1050。處理器IOIO可以是適于訪問非易
失存儲(chǔ)器1020和存儲(chǔ)器1025的任何類型的處理器。例如，處理器1010 可以是微處理器、數(shù)字信號(hào)處理器、微控制器等。
圖IO所代表的示例性系統(tǒng)包括蜂窩電話、個(gè)人數(shù)字助理、無線局 域網(wǎng)接口或任何其它適當(dāng)?shù)南到y(tǒng)。非易失存儲(chǔ)器1020可設(shè)計(jì)成用來保 持系統(tǒng)1000用的信息。例如，非易失存儲(chǔ)器1020可以保存器件配置 數(shù)據(jù)，諸如帶有電話號(hào)碼的聯(lián)系信息或數(shù)字電路1030或RF電路1040 的設(shè)置。另外，非易失存儲(chǔ)器1020可以保存多々某體文件，諸如照片或 音樂文件。再者，非易失存儲(chǔ)器1020可以保存要由處理器1010執(zhí)行 的程序代碼。非易失存儲(chǔ)器1020可以是這里描述的存儲(chǔ)器實(shí)施例中的 任何一種，包括存儲(chǔ)裝置100 (圖1 )。還有許多非易失存儲(chǔ)器1020的 系統(tǒng)應(yīng)用。例如，非易失存儲(chǔ)器1020可用在臺(tái)式計(jì)算機(jī)、網(wǎng)絡(luò)橋或路 由器或任何其它沒有天線的系統(tǒng)
射頻電路1040與天線1050和數(shù)字電路1030通信。在某些實(shí)施例 中，RF電路1040包括一個(gè)與通4言協(xié)議對(duì)應(yīng)的物理接口 (PRY)。例如， RF電路1040可以包括調(diào)制器、解調(diào)器、混頻器、頻率合成器、低噪 聲;^文大器、功率放大器等等。在某些實(shí)施例中，RF電路1040可以包 括外差式接收機(jī)，而在其他實(shí)施例中，RP電路1040可以包括直接變 換接收機(jī)。在某些實(shí)施例中，RF電路1040可以包括多個(gè)接收器。例 如，在帶有多條天線1050的實(shí)施例中，每條天線都可以在運(yùn)行時(shí)耦接 到一個(gè)相應(yīng)的接收機(jī)，RF電路1040從天線1050接收通信信號(hào)，并向 數(shù)字電路1030提供信號(hào)。另外，數(shù)字電路1030可以向RF電路1040 提供信號(hào)，后者對(duì)這些信號(hào)進(jìn)行處理，然后將其發(fā)送到天線1050。
數(shù)字電路1030耦接成與處理器1010和RF電路1040通信。在某 些實(shí)施例中，數(shù)字電路1030包括執(zhí)行差錯(cuò)檢測(cè)/糾正、交錯(cuò)、編碼/譯 碼等的電路。在某些實(shí)施例中，數(shù)字電路1030還可以實(shí)現(xiàn)通信協(xié)議的 汷某體訪問控制(MAC)層的全部或一部分。在某些實(shí)施例中，MAC 層實(shí)現(xiàn)裝置可以分布在處理器1010和數(shù)字電路1030之間。
射頻電路1040可適于接收不同格式和不同頻率的信號(hào)并將其解
調(diào)。例如，RF電路1040可適于接收時(shí)分(域)多址(TDMA)信號(hào)、碼分 (域)多址(CDMA)信號(hào)、全球移動(dòng)通信系統(tǒng)(GSM)信號(hào)、正交頻 分多址(OFOM)信號(hào)、多輸入多輸出(MIMO)信號(hào)、空分多址(SDMA) 信號(hào)或任何其它類型的通信信號(hào)。本發(fā)明在這方面不受限制。
天線1050可以包括一種或多種天線。例如，天線1050可以包括 單向性天線或非定向天線。正如文中所使用的，術(shù)語"非定向天線" 是指在至少 一個(gè)平面上具有基本上均勻的方向圖的任何天線。例如， 在某些實(shí)施例中，天線1050可以包括單個(gè)非定向天線，諸如偶極子天 線或四分之一波長(zhǎng)天線。例如，在某些實(shí)施例中，天線1050還可以包 括單向性天線，諸如拋物線碟形天線或八木天線。在再一些實(shí)施例中， 天線1050可以包括多個(gè)物理天線。例如，在某些實(shí)施例中，多個(gè)天線 用來支持多輸入多輸出(MIMO)處理或空分多址(SDMA)處理。
存儲(chǔ)器1025相當(dāng)于一個(gè)包括機(jī)器可讀媒體的制品。例如，存儲(chǔ)器 1025可代表隨機(jī)訪問存儲(chǔ)器(RAM)、動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器(DRAM)、 靜態(tài)隨機(jī)訪問存儲(chǔ)器(SRAM)、只讀存儲(chǔ)器(ROM)、閃存存儲(chǔ)器或包含 處理器1010可讀i某體的任何其它類型的制品。存儲(chǔ)器1025可以存儲(chǔ) 執(zhí)行本發(fā)明的實(shí)施例的不同方法的執(zhí)行用指令。
在操作中，處理器1010可從非易失存儲(chǔ)器1020和存儲(chǔ)器1025之 一或從二者中讀出指令和數(shù)據(jù)，并對(duì)之作出響應(yīng)而執(zhí)行動(dòng)作。例如， 處理器IOIO可訪問存儲(chǔ)器1025內(nèi)的指令和非易失存儲(chǔ)器1020內(nèi)的基 準(zhǔn)電壓發(fā)生器和基準(zhǔn)電流發(fā)生器內(nèi)的編程閾值電壓。在某些實(shí)施例中， 非易失存儲(chǔ)器1020和存儲(chǔ)器1025結(jié)合成單一存儲(chǔ)裝置。例如，非易 失存儲(chǔ)器1020和存儲(chǔ)器1025兩者可包括在單一的非易失存儲(chǔ)裝置中。
盡管在圖10中系統(tǒng)1000的不同單元分開表示，但也存在將處理 器IOIO、非易失存儲(chǔ)器1020、存儲(chǔ)器1025、數(shù)字電路1030的電路結(jié) 合成為單一集成電路的實(shí)施例。例如，存儲(chǔ)器1025或非易失存儲(chǔ)器 1020可以是處理器1010的內(nèi)部存儲(chǔ)器，或者可以是處理器IOIO內(nèi)的 微程序控制存儲(chǔ)器。在某些實(shí)施例中，系統(tǒng)1000的不同單元可以單獨(dú)
封裝并安裝在一塊共同的印刷電路板上。在其他實(shí)施例中，不同的單 元是封裝在一起的單獨(dú)的集成電路芯片，諸如在一個(gè)多芯片模塊中， 而在再一些其他實(shí)施例中，不同的單元處于同一集成電路芯片內(nèi)。
處理器1010和非易失存儲(chǔ)器1020之間的互連類型并不構(gòu)成對(duì)本 發(fā)明的限制。例如，總線1015可以是串行接口、測(cè)試接口、并行接口 以及能夠在處理器1010、非易失存儲(chǔ)器1020和存儲(chǔ)器1025之間傳輸 命令和狀態(tài)信息的任何其它類型的接口 。
步進(jìn)電壓發(fā)生器、電壓基準(zhǔn)、閃存單元、反饋電路、X-譯碼器、 控制電路及本發(fā)明的其他實(shí)施例可以用許多方法實(shí)現(xiàn)。在某些實(shí)施例 中，它們用集成電路實(shí)現(xiàn)。在某些實(shí)施例中，本發(fā)明的不同實(shí)施例的 設(shè)計(jì)描述包括在程序庫中，設(shè)計(jì)者可以在定制或半定制設(shè)計(jì)中將它們 納入。例如，這些所公開的實(shí)施例中的任何一個(gè)都可以用可綜合硬件 設(shè)計(jì)語言如VHDL或Verilog來實(shí)現(xiàn)，并分發(fā)給設(shè)計(jì)者，以納入標(biāo)準(zhǔn)單 元設(shè)計(jì)、門陣列等設(shè)計(jì)中。類似地，本發(fā)明的任何實(shí)施例還可以表達(dá) 為一個(gè)其目標(biāo)為特定制造過程的硬宏(hard macro)。例如，存儲(chǔ)陣列 110 (圖1)可以表達(dá)為分配給集成電路各層的多邊形(polygons)。
盡管本發(fā)明已經(jīng)結(jié)合一些實(shí)施例進(jìn)行了描述，但應(yīng)明白，在不脫 離本發(fā)明的精神和范圍的條件下，本領(lǐng)域技術(shù)人員顯然知道可以進(jìn)行 修改和變更。這樣的修改和變更被認(rèn)為處于在本發(fā)明和后附的權(quán)利要 求書的范圍之內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)電路，包括多個(gè)具有可編程閾值電壓的存儲(chǔ)單元晶體管，多個(gè)存儲(chǔ)單元晶體管中的每一個(gè)都具有一個(gè)柵極節(jié)點(diǎn)和一個(gè)漏極節(jié)點(diǎn)；與所述多個(gè)存儲(chǔ)單元晶體管的柵極節(jié)點(diǎn)耦接的字線；用以在所述字線上施加一個(gè)電壓序列的電路；多個(gè)讀出放大器，其中每個(gè)讀出放大器都耦接到所述多個(gè)存儲(chǔ)單元晶體管的一個(gè)相應(yīng)的漏極節(jié)點(diǎn)；以及電流鏡電路，耦接到多個(gè)讀出放大器中的每一個(gè)，以便提供一個(gè)基本上恒定的電流，用以與在所述存儲(chǔ)單元晶體管的漏極節(jié)點(diǎn)中流動(dòng)的電流比較。
2. 權(quán)利要求l的存儲(chǔ)電路，其中，所述電流鏡電路包括多個(gè)并聯(lián) 連接的電流基準(zhǔn)電路。
3. 權(quán)利要求2的存儲(chǔ)電路，其中多個(gè)電流基準(zhǔn)電路中的每一個(gè)都 包括一個(gè)具有可編程閾值電壓的晶體管。
4. 權(quán)利要求l的存儲(chǔ)電路，還包括耦接在所述電流鏡電路和所述 多個(gè)讀出放大器之間的采樣-保持電路。
5. 權(quán)利要求l的存儲(chǔ)電路，還包括多個(gè)耦接成在多個(gè)讀出放大器 的輸出節(jié)點(diǎn)改變狀態(tài)時(shí)存儲(chǔ)數(shù)才居的鎖存器。
6. 權(quán)利要求5的存儲(chǔ)電路，還包括控制電路，用以控制對(duì)字線施 加電壓序列，并向所述多個(gè)鎖存器提供數(shù)據(jù)。
7. 權(quán)利要求6的存儲(chǔ)電路，還包括具有耦接成可接收電源節(jié)點(diǎn)上 的電壓序列的輸出電路的x-譯碼器。
8. 權(quán)利要求7的存儲(chǔ)電路，其中，所述電源節(jié)點(diǎn)耦接成在提供所 述電壓序列之前在電氣上浮置。
9. 權(quán)利要求7的存儲(chǔ)電路，其中，所述控制電路耦接成使所述電源節(jié)點(diǎn)預(yù)充電，然后在提供所述電壓序列之前在電氣上浮置。
10. —種存儲(chǔ)裝置，包括步進(jìn)電壓發(fā)生器，包括用以將中間節(jié)點(diǎn)拉低到一個(gè)低電壓第一電 壓基準(zhǔn)、用以將中間節(jié)點(diǎn)拉高到 一個(gè)中間電平的第二電壓基準(zhǔn)以及用 以將中間節(jié)點(diǎn)拉高到一個(gè)高電平的第三電壓基準(zhǔn)；字線；用以將所述中間節(jié)點(diǎn)耦接到所述字線的通路晶體管；以及 控制電路，用以預(yù)充電所述中間節(jié)點(diǎn)，然后使中間節(jié)點(diǎn)可以在將第一、第二和第三電壓耦接到所述中間節(jié)點(diǎn)和所述字線之前與所述字線共用電荷。
11. 權(quán)利要求10的存儲(chǔ)裝置，還包括耦接到字線的多個(gè)閃存單元。
12. 權(quán)利要求ll的存儲(chǔ)裝置，還包括耦接到所述多個(gè)閃存單元的多個(gè)讀出放大器。
13. 權(quán)利要求12的存儲(chǔ)裝置，還包括耦接到讀出放大器的一些鎖存器，以便每當(dāng)多個(gè)讀出放大器之一改變狀態(tài)時(shí)鎖存多個(gè)位。
14. 權(quán)利要求10的存儲(chǔ)裝置，還包括一個(gè)電流源，用以向所述讀出放大器提供一個(gè)基本上恒定的電流，以在第一、第二和第三電壓基 準(zhǔn)被耦接到所述中間節(jié)點(diǎn)和所述字線時(shí)與所述閃存單元中的電流進(jìn)行比較。
15. 權(quán)利要求14的存儲(chǔ)裝置，其中，所述電流源包括多個(gè)并聯(lián)的電流基準(zhǔn)電路。
16. —種方法，包括對(duì)具有耦接到存儲(chǔ)器中的一字線的輸出節(jié)點(diǎn)的驅(qū)動(dòng)器的電源節(jié)點(diǎn)進(jìn)行預(yù)充電；使所述電源節(jié)點(diǎn)能夠在電氣上浮置；開啟所述驅(qū)動(dòng)器，以在所述電源節(jié)點(diǎn)和所述字線之間共用電荷； 以及在所述電源節(jié)點(diǎn)和所述字線上提供一個(gè)步進(jìn)電壓波形。
17. 權(quán)利要求16的方法，其中，提供一個(gè)步進(jìn)電壓波形的步驟包括將所述電源節(jié)點(diǎn)和所述字線4立低到第 一 電壓； 將所述電源節(jié)點(diǎn)和所述字線4i高到第二電壓；以及 將所述電源節(jié)點(diǎn)和所述字線4i高到第三電壓。
18. 權(quán)利要求16的方法，還包括在提供所述步進(jìn)電壓波形的同時(shí) 將存儲(chǔ)單元中的電流與一個(gè)基本上恒定的電流進(jìn)行比較。
19. 權(quán)利要求18的方法，還包括響應(yīng)電流之比較而鎖存兩位數(shù)據(jù)。
20. —種電子系統(tǒng)，包括 天線；耦接到所述天線的射頻電路； 耦接到所述射頻電路的處理器；以及存儲(chǔ)裝置，其中包括步進(jìn)電壓發(fā)生器，包括用以將中間節(jié)點(diǎn)拉 低到低電壓的第 一 電壓基準(zhǔn)、用以將所述中間節(jié)點(diǎn)拉高到中間電平的 第二電壓基準(zhǔn)以及用以將所述中間節(jié)點(diǎn)拉高到高電平的第三電壓基 準(zhǔn)；字線；通路晶體管，將所迷中間節(jié)點(diǎn)耦接到所述字線；以及控制 電路，對(duì)所述中間節(jié)點(diǎn)進(jìn)行預(yù)充電，然后在將所述第一、第二和第三 電壓基準(zhǔn)耦接到所述中間節(jié)點(diǎn)和所述字線之前，使所述中間節(jié)點(diǎn)與所 述字線能夠共用電荷。
21. 權(quán)利要求20的電子系統(tǒng)，其中，所述存儲(chǔ)裝置還包括耦接到 所述字線的多個(gè)閃存單元。
22. 權(quán)利要求21的電子系統(tǒng)，其中，所述存儲(chǔ)裝置還包括耦接到所述多個(gè)閃存單元的多個(gè)讀出^:大器。
23. 權(quán)利要求22的電子系統(tǒng)，其中，所述存儲(chǔ)裝置還包括耦接到 所述讀出放大器的鎖存器，用以每當(dāng)多個(gè)讀出放大器之一改變狀態(tài)時(shí) 鎖存多個(gè)位。
全文摘要
一種多電平單元存儲(chǔ)裝置，通過在字線上提供一個(gè)步進(jìn)電壓波形并將單元電流與一個(gè)基本上恒定的基準(zhǔn)電流比較來進(jìn)行讀出。在施加該步進(jìn)電壓波形之前，該字線可與另一個(gè)電路節(jié)點(diǎn)共用電荷。
文檔編號(hào)G11C16/08GK101346774SQ200680049344
公開日2009年1月14日 申請(qǐng)日期2006年12月14日 優(yōu)先權(quán)日2005年12月28日
發(fā)明者A·拉曼, B·李, D·阮, K·D·泰德羅, M·戈?duì)柕侣? R·哈克, S·P·莫納薩 申請(qǐng)人:英特爾公司