專利名稱：：系統(tǒng)中具有不同操作的相同芯片的制作方法
技術領域：
：本發(fā)明涉及根據(jù)在系統(tǒng)中所處的位置以不同方式操作的芯片。
背景技術：
：已經(jīng)提出了存儲系統(tǒng)中存儲芯片的各種不同布置。例如，在傳統(tǒng)的同步動態(tài)隨機存取存儲器(DRAM)系統(tǒng)中，存儲芯片通過雙向數(shù)據(jù)總線傳遞數(shù)據(jù)，并通過命令和地址總線接收命令及地址。存儲芯片具有連接到總線的短線。在其它存儲系統(tǒng)中，存儲芯片接收信號，并將它們轉(zhuǎn)發(fā)到兩個或更多個存儲芯片系列中的下一個存儲芯片。在這些系統(tǒng)的一些中，該的始發(fā)芯片。這稱作環(huán)。存儲模塊包括其上設置了多個存儲芯片的襯底。存儲芯片可僅設置在襯底的一側，或者設置在襯底的兩側。在一些系統(tǒng)中，緩沖器也設置在襯底上。對于至少一些信號，緩沖器在模塊上的存儲控制器與存儲芯片之間接口。在這樣一種緩沖系統(tǒng)中，存儲控制器對于緩沖器可使用與緩沖器對于存儲芯片所使用的不同的信令(例如，頻率和電壓值，以及點對點相對多點布置)。通過以下鄉(xiāng)合出的對本發(fā)明實施例的詳細描述和附圖，將會更全面地理解本發(fā)明，但是不應將本發(fā)明限制于所述的具體實施例，而是它們僅用于說明和理解。圖1-3各為根據(jù)本發(fā)明一些實施例包括第一和第二存儲芯片的系統(tǒng)的框圖表示。圖4是根據(jù)本發(fā)明一些實施例包括第一和第二存儲模塊的系統(tǒng)的框圖表示。圖5是根據(jù)本發(fā)明一些實施例包括存儲模塊的系統(tǒng)的框圖表示。圖6-7各為根據(jù)本發(fā)明一些實施例包括存儲芯片的系統(tǒng)的框圖表圖8為根據(jù)本發(fā)明一些實施例的存儲芯片的布置的框圖表示。圖9是根據(jù)本發(fā)明一些實施例在模塊上包括緩沖器的系統(tǒng)的框圖表示。圖10-11各為根據(jù)本發(fā)明一些實施例包括存儲控制器的系統(tǒng)的框圖表示。具體實施例方式參照圖1,存儲系統(tǒng)包括通過導線16耦合到第一存儲芯片20的存儲控制器10。存儲芯片20通過導線26和導線28耦合到第二存儲芯片30。存儲芯片30通過導線36耦合到存儲控制器10，形成環(huán)形布置。一些實施例沒有包括圖1所示的一些細節(jié)。在圖1中，芯片20在系統(tǒng)中處于第一位置，且控制電路24處于第一位置狀態(tài)。芯片30在系統(tǒng)中處于第二位置，且控制電路34處于第二位置狀態(tài)。當然，控制電路24和34可同時處于與其它情況有關的其它狀態(tài)。在圖2中，芯片20處于第二位置，且控制電路24處于第二位置狀態(tài)。芯片30處于第一位置，且控制電路34處于第一位置狀態(tài)。存儲芯片20和30以相同方式制造，但是當在系統(tǒng)中處于不同位置時以不同方式操作，以允許圖l或圖2的任一種配置，而無需改變存儲系統(tǒng)的整體操作。在圖1和圖2的實施例中，芯片之間的所示導線僅以一個方向傳參照圖1，當控制電路24處于第一位置狀態(tài)時，它使選擇電路50將通過端口22-1*接收的信號傳遞到導線56，而不傳遞到導線58。導線58上的"X"表示信號沒有從端口22-1通過其中?？刂齐娐?4還使發(fā)射器64被啟用，但沒有啟用耦合到端口22-3的接收器(圖3中的68)。來自核心76的讀數(shù)據(jù)被提供到選擇電路54,從其中該讀數(shù)據(jù)通過端口22-2發(fā)射到導線26和端口32-1。當其處于第二位置狀態(tài)時，控制電路34使選擇電路80將通過端口32-1接收的信號傳遞到導線88,而不傳遞到導線86。導線86上的"X"表示信號沒有從端口32-1通過其中?？刂齐娐?4還使接收器98被啟用，但沒有啟用耦合到端口32-3的發(fā)射器(圖3中的94)。來自核心106的讀數(shù)據(jù)被提供到選擇電路84,從其中該讀數(shù)據(jù)通過端口32-2發(fā)射到導線36和存儲控制器IO的端口12-2。圖3與圖1相似，但它示出在一些實施例中沒有使用的某些附加細節(jié)。圖3示出接收器68和發(fā)射器94,其中的"X"標記表明它們未啟用。圖3還示出引起對核心76和106執(zhí)行操作的命令解碼器74和104。圖3還標識出命令、地址和寫數(shù)據(jù)從存儲控制器10通過端口22-1經(jīng)由接收器62發(fā)送到選擇電路50。某些命令、如讀命令沒有與寫數(shù)據(jù)關聯(lián)。在一些實施例中，可能存在沒有關聯(lián)地址的某些命令。同樣，在一些實施例中，可能存在沒有直接關聯(lián)命令的寫數(shù)據(jù)或地址。選擇電路50選擇命令、地址和寫數(shù)據(jù)通過導線56傳遞到命令解碼器74，以及通過發(fā)射器64和端口22-3傳遞到芯片30。相應地，還將命令、地址和寫數(shù)據(jù)通過端口32-3和接收器98發(fā)射到命令解碼器104。導線78和108將讀^:據(jù)從核心76和106傳送到選擇電路54和84。來自芯片20的讀數(shù)據(jù)通過發(fā)射器72從選擇電路54傳遞到端口22-2、導線26、端口32-1,再到接收器92和選擇電路80。選擇電路80通過導線88將讀數(shù)據(jù)傳遞到選擇電路84。在圖3的情況中，選擇電路84用作來自導線88的讀H據(jù)與來自導線108的讀數(shù)據(jù)之間的多路復用器。發(fā)射器102將信號從選擇電路82發(fā)射到端口32-2和導線36。對于圖3的實施例(但不是對于某些其它實施例)，下表總結了信號的類型和方向。<table>tableseeoriginaldocumentpage8</column></row><table>在不同的實施例中，可存在將命令傳遞到命令解碼器74和104的不同方式。例如，在一些實施例中，所有命令都轉(zhuǎn)到所有芯片，且命令解碼器74和104包括地址比較器或其它電路，以確定哪些命令打算送往其中。地址比較器或其它電路可就在命令解碼器之前。在這些實施例中，如果命令打算僅送往芯片20，則它也會通過發(fā)射器64發(fā)射到芯片30。在其它實施例中，如果命令被送往芯片20，則它可被剝離，以便它不會還轉(zhuǎn)到芯片30，但是如果它被送往芯片30,則它會經(jīng)過芯片20。還可采用其它技術和變化。在不同的實施例中，導線可具有不同數(shù)量的線路或通道(寬度)。(根據(jù)某種術語，在差分串行信令中，通道包括兩條線路，而對于單端串行信令，通道包括一條線路。)僅作為實例，導線16和導線28可能各是六通道寬，而導線26和導線36可能各是八通道寬。在這個實例中，芯片20和30的第一端口(22-1,32-1)為八通道寬。在這個實例中，在圖1的情況下，端口22-1的兩個端口沒有連接到導線16,但是端口32-1的所有端口均連4妾到導線26。在圖2的情況下，端口32-1的兩個端口沒有連接到導線16，但是端口22-1的所有端口均連接到導線26。選擇電路50和80以及可能的其它電路適當?shù)剡M行響應。存在端口及導線線路的數(shù)量的其它可能性?？梢源嬖诓皇侨鐖D1-3所示的由選擇電路50和80控制的附加導線和端口。可以存在不是所示端口的一部分的附加端口(例如不是芯片20中的端口22-1、22-2、22-3的一部分)。圖3說明耦合到控制電路24和34的導線118和120。導線118和120各可以是單個導線或者多于一個導線。導線118和120傳送位置狀態(tài)控制信號以對控制電路24和34的位置狀態(tài)進行控制。在一些實施例中，沒有包括導線118和120,且控制電路24和34的位置狀態(tài)通過其它部件、例如通過導線16和28來控制。導線28任一側上的發(fā)射器和接收器64、68以及94、98的雙向性質(zhì)可加入焊盤電容。但是，通過使導線28保持較短，這個附加電容的影響可減小，使得信令頻率沒有受到過度影響。圖4說明包括襯底152的模塊150，襯底152支撐存儲芯片20-1、20-2、...20-N，圖1和圖3中的芯片20是一個實例。模塊170包括襯底172，襯底172支撐存儲芯片30-1、30-2、...30-N,圖1和圖3中的芯片30是一個實例。導線16-1、16-2、...16-N、導線26-1、26-2、...26-N、導線28-l、28-2、...28-N以及導線36-1、36-2、…36-N傳送圖1-3的導線16、26、28和36上的類型的信號，或者信號可以是不同的。可存在未示出的其它導線。襯底152和172在它們的其它側上也可具有芯片。導線182和導線184提供位置狀態(tài)控制信號Cl和C2。信號Cl通過導線118-1、118-2、...118-N提供到芯片20-1、20-2、...20-N中的控制電路。圖3中的導線118是導線118-1...118-N其中之一的一個實例。信號C2通過導線120-1、120-2、...120-N提供到芯片30-1、30-2、...30-N中的控制電路。圖3中的導線120是導線120-1...120-N其中之一的一個實例。在圖4中，在一些實施例中，信號C1的電壓與信號C2的電壓相反。例如，在操作中，如果C1為邏輯高電壓信號，則信號C2將是邏輯低電壓信號。存在可生成信號Cl和C2的各種方式。一種簡單方法是讓母板上的電路提供信號Cl的電壓和信號C2的電壓。在一些實施例中，處于第一位置的所有存儲芯片組可接收信號Cl，而處于第二位置的所有存儲芯片組可接收信號C2。在一些實施例中，信號C2可通過反轉(zhuǎn)信號C1來產(chǎn)生(參見圖5)。在一些實施例中，母板的電路只是耦合到電源以便產(chǎn)生信號Cl的電阻器以及產(chǎn)生信號C2的反相器?？刹捎酶鼜碗s的電路。另一種方法是讓C1和/或C2由存儲控制器來發(fā)送。又一種方法是讓信號在模塊上生成。模塊上的非易失性存儲器可用來提供與模塊上芯片組的位置有關的信息一盡管這可能限制模塊可處于哪一位置的靈活性。還可采用其它方法?？刂齐娐?例如24和34)的位置狀態(tài)可在引導時(當計算機系統(tǒng)啟動時)、在模塊的熱交換之后和/或在其它時間設置。在一些實施例中，控制電路鎖存信號Cl或C2的值，使得導線182和184不必保持有效，或使得導線182和184還可在位置狀態(tài)設置之后用于其它目的。圖5與圖4相似，但是它說明模塊180，其中襯底182具有第一側182-1和第二側182-2。芯片20-1...20-2位于182-1—側，芯片30-1...30-2位于182-2—側。在圖5的實例中，信號Cl通過導線182接收，信號C2通過反相器中90產(chǎn)生。但是，圖5的系統(tǒng)可具有直接來自母板、存儲控制器、模塊或其它地方的信號Cl和C2兩者。圖6說明多于兩個存儲芯片可處于環(huán)中。具有端口42-1、端口42-2和端口42-3的存儲芯片40耦合到芯片30。芯片40可與芯片20和30相同。芯片20、30和40可處于芯片的不同組(例如列)中或者處于同一組中。導線28以星形方式耦合在端口22-3、端口32-3和端口42-3之間。雖然圖6示出串聯(lián)的三個存儲芯片，但在其它實施例中，存在三個以上串聯(lián)的存儲芯片，其中第三端口以星形布置耦合。導線46耦合端口32-2和42-1。導線36將端口42-2耦合到端口12-2。在一些實施例中，芯片40的控制電路和芯片30的控制電路34均處于第二位置狀態(tài)，而芯片20的控制電路24處于第一位置狀態(tài)。因此，并非每一個芯片為了芯片操作都需要考慮在系統(tǒng)中處于不同的位置。在圖6的情況中，芯片20處于第一位置，而芯片30和40處于第二位置。芯片40可設置在與芯片20和30相同的模塊上或者不同的模塊中。芯片20、30和40可設置在同一襯底上、三個不同的襯底上或者兩者的組合。在環(huán)中可存在附加芯片。為了簡潔起見，芯片20、30和40中的電路未示出，但是它可與圖3中的相同或者不同。圖7說明與圖1的系統(tǒng)相似的系統(tǒng)，但是在圖7中，各存儲芯片的讀數(shù)據(jù)更直接地提供到存儲控制器。參照圖7，導線216耦合在存儲控制器210的端口212-1與存儲芯片220的端口222-1之間。存儲控制器210可與存儲控制器IO相同或者不同。導線228耦合在芯片220的端口222-3與存儲芯片230的端口232-3之間。導線226耦合在芯片220的端口222-2與控制器210的端口212-2之間。導線236耦合在芯片220的端口232-2與端口212-3之間。在一些實施例中，導線226和236的線路數(shù)量各為圖1的導線26和36的一半。僅作為實例，導線26和36可具有8個通道，而導線226和236分別可具有4個通道，但是可包括各種其它數(shù)量。同樣，端口212-2和端口212-3之和的端口數(shù)量可等于圖1的端口12-2的端口數(shù)量。信號的類型(例如命令、地址和寫數(shù)據(jù))在圖7的導線216和228上可與在圖1的導線16和28上相同。同樣，導線226和236上的信號類型(例如讀數(shù)據(jù))可與在導線26和36上的相同。另外，芯片220和230在導線228上是發(fā)送還是接收信號，可取決于它們在系統(tǒng)中的位置。導線216和228的通道數(shù)量可與導線16和28的通道數(shù)量相同或者不同(例如一半)。圖8iJi明通過導線274-1和274-2接收信號的存儲芯片270-1和270-2。芯片270-1通過導線278和276耦合到存儲芯片280-1，芯片270-2通過導線288和286耦合到存儲芯片280-2。芯片280-1和280-2通過導線290和292提供信號。在一些實施例中，導線274-1和274-2上的信號類型與在圖1的導線16上的相同；導線278和288上的信號類型與在圖1的導線28上的相同；且導線276、286、290和292上的信號類型可與在圖1的導線26和36上的相同。芯片270-1、270-2、280-1和280-2在導線278和288上是發(fā)送還是接收信號，可取決于它們在系統(tǒng)中的位置。導線276、286、290和292中的線路數(shù)量可與導線36中的相同，或者它們可能是某個其它數(shù)量、例如導線36的線路數(shù)量的一半。導線274-1、274-2、278和288的線路數(shù)量可與導線16和28的線路數(shù)量相同或者不同(例如一半)。圖9說明一種系統(tǒng)，它與圖1-4或圖1-3和圖5相似地進行操作，但是襯底表面310包括連同芯片20-l…20-N—起的緩沖器312，襯底表面320包括連同芯片30-l…3O-N—起的緩沖器322。點對點或多點導線可用于緩沖器與存儲芯片之間。存儲控制器300可與存儲控制器IO相同或相似。可存在未示出的附加導線。圖9中的導線304和16-1...16-N上的信號可具有與圖1-3中的導線16以及圖4和圖5中的16-1...16-N上的信號相同的類型。圖9中的導線36-1...36-N和導線308上的信號可具有與圖1-3中的導線36以及圖4和圖5中的導線36-l…36-N上的信號相同的類型。圖9中的導線26-1...26-N和導線28-l…28-N上的信號可具有與圖1-3中的導線26和28以及圖4和圖5中的導線26-1...26-N及導線28-1...28-N上的信號相同的類型。在一些實施例中，存儲控制器300與緩沖器312和322之間電壓和頻率以及可能的信令技術可與緩沖器312和322與芯片20-l…20-N和30-l…30-N之間的不同。在一些實施例中，對于每一組(例如列)芯片存在不同的緩沖器。在其它實施例中，緩沖器可在多于一組芯片之間共享。例如，在圖9中，緩沖器312可服務于兩個緩沖器312和322的功能。圖IO說明一種系統(tǒng)，其中存儲控制器IO(或者本公開中的另一個控制器)處于芯片350中，芯片350還包括計算機系統(tǒng)處理器。芯片310可包括多個處理器和多個核心。芯片350耦合到輸入/輸出控制器356,輸入/輸出控制器356又耦合到用于無線通信的無線發(fā)射器和接收器358。并非對于所有實施例都需要無線發(fā)射器的接收器358。圖11說明一種系統(tǒng)，其中存儲控制器10(或者本公開中的另一個控制器)處于存儲控制器集線器362中，存儲控制器集線器362耦合到處理器芯片364，并耦合到輸入/輸出控制器366，輸入/輸出控制器366又耦合到用于無線通信的無線發(fā)射器和接收器358。如前面所述，并非對于所有實施例都需要無線發(fā)射器和接收器358。附加信息和實施例本發(fā)明不限于任何特定的信令技術或協(xié)議。例如，信令可以是單端或者差分的。信令可僅包含兩個電壓電平，或者包含多于兩個電壓電平。時鐘(或選通脈沖)可與信號分開發(fā)送或者嵌入信號中?？刹捎酶鞣N編碼技術?？刹捎么谢騻鹘y(tǒng)的并行信令。信號可為分包、復用形式，或者具有專用線路。例如，命令、地址、寫數(shù)據(jù)信號可被分包或時間復用?；蛘?，可存在用于命令的專用線路、用于地址的專用線路和用于寫數(shù)據(jù)的專用線路，或者它們的某種組合。本發(fā)明不限于特定類型的發(fā)射器和接收器。各種鐘控技術可用于發(fā)射器和接收器以及其它電路中。附圖中的接收器符號可包括初始接收電路和相關的鎖存及鐘控電路。根據(jù)某種術語，在一些實施例中，導線16、26、28和36的組可稱作包括通道的鏈路，但是也可采用其它類型的信令。在示出一個或多個模塊的附圖中，可存在與所示模塊并聯(lián)和/或串聯(lián)的一個或多個附加模塊。存儲控制器可具有耦合到模塊的一個以上信道。組中的一個或多個芯片可主要用于糾錯?？刂齐娐?4和34可執(zhí)行本公開中沒有描述的附加功能，或者可存在未示出的附加控制電路。在一些實施例中，除了位置狀態(tài)之外，信號Cl和C2還可用來傳送信息。芯片中可存在附圖中未示出的各種電路。當附圖示出通過導線連接的兩個塊時，可存在未示出的中間電路。塊的形狀和相對大小不是要與實際形狀和相對大小相關。實施例是本發(fā)明的實現(xiàn)或?qū)嵗?。說明中提到"實施例"、"一個實施例"、"一些實施例"或者"其它實施例"是指結合這些實施例所述的特定特征、結構或特性包含在本發(fā)明的至少一些實施例但不一定是全部實施例中。出現(xiàn)"實施例"、"一個實施例"或"一些實施例"的各種情況不一定都表示同一實施例。在提到元件"A"耦合到元件"B"時，元件A可直接耦合到元件B,或者例如通過元件C間4妄耦合。當說明書或權利要求書說明一個組件、特征、結構、過程或特性A"引起"一個組件、特征、結構、過程或特性B時，它表示"A"至少是"B"的部分原因，但是可能還存在協(xié)助引起"B"的至少一個其它組件、特征、結構、過程或特性。如果說明書提到一個組件、特征、結構、過程或特性"可以"、"可能"或者"能夠"被包括，則不要求一定包括該特定組件、特征、結構、過程或特性。如果說明書或權利要求書提到"一個"元件，則并不表示只有一個這種元件。如果說明書或權利要求書提到"一個附加"元件，則并不排除存在一個以上這種附加元件。本發(fā)明不限于本文所述的具體細節(jié)。實際上，在本發(fā)明的范圍之內(nèi)，可對以上說明書和附圖進行其它許多變化。因此，是以下包含對本發(fā)明的任何修改的權利要求書定義了本發(fā)明的范圍。權利要求1.一種芯片，包括存儲核心、控制電路以及第一端口、第二端口和第三端口；其中第一端口僅接收信號，第二端口僅提供信號，且所述控制電路控制第三端口是僅接收信號還是僅提供信號。2.如權利要求1所述的芯片，其中當所述芯片在系統(tǒng)中處于第一位置時，所述控制電路處于第一位置狀態(tài)，并且當所述芯片在所述系統(tǒng)中處于第二位置時，所述控制電路處于第二位置狀態(tài)。3.如權利要求1所述的芯片，其中所述控制電蹈-接收位置狀態(tài)控制信號，并在所述控制信號處于第一電壓范圍時將其自身置于第一位置狀態(tài)，而在所述控制信號處于第二電壓范圍時將其自身置于第二位置狀態(tài)。4.如權利要求3所述的芯片，其中在所述控制電路處于第一位置狀態(tài)時，可操作的第一端口的數(shù)量與在所述控制電路處于第二位置狀態(tài)時不同。5.如權利要求3所述的芯片，還包括耦合到第三端口的發(fā)射器和接收器，其中如果所述控制電路處于第一位置狀態(tài)，則它激活所述發(fā)射器而不激活所述接收器，并且如果所述控制電路處于第二位置狀態(tài)，則它激活所述接收器而不激活所述發(fā)射器。6.如權利要求5所述的芯片，還包括耦合到所述核心的命令解碼器電路以及分別耦合到第一和第二端口的第一和第二選擇電路，其中如果所述控制電路處于第一位置狀態(tài)，則它指示第一選擇電路將從第一端口接收的信號傳遞到所述發(fā)射器和所述命令解碼器，而不傳遞到第二選擇電路，并且如果所述控制電路處于第二位置狀態(tài)，則它指示第一選擇電路將從第一端口接收的信號傳遞到第二選擇電路，而不傳遞到所述發(fā)射器和所述命令解碼器。7.如權利要求1所述的芯片，還包括耦合到所述核心的命令解碼器，其中如果命令被送往所述芯片，并且是讀命令，則所述命令解碼器引起對所述核心執(zhí)行讀操作，且所得到的讀數(shù)據(jù)從所述核心提供到第二選擇電路，第二選擇電路又將所述讀數(shù)據(jù)提供到第二端口。8.如權利要求l所述的芯片，其中第二端口僅提供讀數(shù)據(jù)。9.一種系統(tǒng)，包4舌第一和第二芯片，各包括存儲核心、控制電路以及第一端口、第二端口和第三端口；以及其中對于第一和第二芯片，第一端口僅接收信號，第二端口僅提供信號，并且所述控制電路控制第三端口是僅接收信號還是僅提供信號，且其中第一芯片的第三端口耦合到第二芯片的第三端口。10.如權利要求9所述的系統(tǒng)，還包括耦合到第一芯片第一端口的存儲控制器，其中第一芯片的所述控制電路指示第一芯片中的發(fā)射器通過第一芯片的第三端口將信號發(fā)射到第二芯片的第三端口和接收器，并且第一芯片的第二端口耦合到第二芯片的第一端口。11.如權利要求10所述的系統(tǒng)，其中在操作中，通過第一芯片的第一端口接收的所述信號是來自所述存儲控制器的地址、命令和寫數(shù)據(jù)信號，并且其中由第一芯片的第二端口提供到第二芯片的第一端口的所述信號是讀數(shù)據(jù)信號。12.如權利要求9所述的系統(tǒng)，其中在操作中，第一芯片的第一端口和第二芯片的第三端口僅接收命令、地址和寫數(shù)據(jù)信號，而第一芯片的第二端口和第二芯片的第二端口僅提供讀數(shù)據(jù)。13.如權利要求9所述的系統(tǒng)，其中第一芯片是耦合到存儲控制器的第一組芯片的一部分，而第二芯片是耦合在第一組芯片與所述存儲控制器之間的第二組芯片的一部分。14.如權利要求9所述的系統(tǒng)，還包括耦合到第一芯片的存儲控制器和耦合在第二芯片與所述存儲控制器之間的第三芯片。15.如權利要求9所述的系統(tǒng)，還包括分別支撐第一和第二芯片的第一和第二模塊村底，其中第一模塊襯底還支撐與第一芯片相同的附加芯片，且第二模塊襯底還支撐與第二芯片相同的附加芯片。16.如權利要求15所述的系統(tǒng)，其中第一和第二模塊襯底各包括與所述模塊襯底上的所述芯片接口的緩沖器。17.如權利要求9所述的系統(tǒng)，還包括第一側支撐第一芯片和與第一芯片同一列的其它芯片而第二側支撐第二芯片和與第二芯片同一列的其它芯片的模塊襯底。18.如權利要求9所述的系統(tǒng)，還包括耦合到第一芯片的存儲控制器，其中所述存儲控制器還耦合到無線發(fā)射器和接收器。19.一種方法，包括將第一組和第二組芯片置于計算機系統(tǒng)中，其中第一組和第二組的芯片各具有控制電路；使第一組芯片的所述控制電路處于第一位置狀態(tài)，并使第二組芯片的所述控制電路處于第二位置狀態(tài)；以及其中每個所述芯片的第一端口僅接收信號，每個所述芯片的第二端口僅提供信號，且第一組芯片中的所述控制電路使第一組芯片通過第一組芯片的第三端口僅提供信號，而第二組芯片中的所述控制電路使第二組芯片通過第二組芯片的第三端口僅接收信號。20.如權利要求19所述的方法，其中通過第一芯片的第一端口接收的所述信號是來自存儲控制器的地址、命令和寫數(shù)據(jù)信號，并且其中由第一芯片的第二端口提供到第二芯片的第一端口的所述信號是讀數(shù)據(jù)信號。21.如權利要求19所述的方法，其中第一芯片的第一端口和第二芯片的第三端口僅接收命令、地址和寫數(shù)據(jù)信號，而第一芯片的第二端口和第二芯片的第二端口僅提供讀數(shù)據(jù)信號。22.如權利要求19所述的方法，還包括將存儲控制器耦合到第一組芯片，并將第三組芯片耦合在第二組芯片與所述存儲控制器之間。23.如權利要求19所述的方法，還包括將第一組芯片置于第一模塊襯底上，并將第二組芯片置于第二模塊襯底上。全文摘要在一些實施例中，芯片包括存儲核心、控制電路以及第一端口、第二端口和第三端口。第一端口僅接收信號，第二端口僅提供信號，且控制電路控制第三端口是僅接收信號還是僅提供信號。描述了其它實施例并要求權利。文檔編號G11C7/10GK101176160SQ200680016709公開日2008年5月7日申請日期2006年5月2日優(yōu)先權日2005年5月17日發(fā)明者R·奧斯博恩申請人:英特爾公司