專利名稱：獲取設(shè)備運行時間的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及設(shè)備內(nèi)部時間基準，尤指獲取設(shè)備運行時間的裝置。
背景技術(shù)：
由于業(yè)界各種CPU結(jié)構(gòu)和性能不同，提供的內(nèi)部定時器不同，單純依賴CPU提供的定時器，經(jīng)常出現(xiàn)定時器數(shù)量不夠、計數(shù)寬度不夠、計數(shù)精度不夠等缺陷，不能滿足設(shè)備要求。另外，隨著電子技術(shù)的發(fā)展，對電子、通信等產(chǎn)品的可靠性要求也越來越高，經(jīng)常需要將設(shè)備已運行時間、重要事件發(fā)生的時間等記錄下來，而當設(shè)備復(fù)位、故障、升級等重要事件發(fā)生時，CPU內(nèi)部的定時器無法正常使用或不能滿足要求，所以不能將這些事件發(fā)生的時間記錄下來。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種獲取設(shè)備運行時間的裝置，可以隨時獲取設(shè)備或模塊的運行時間。
為解決上述問題，本發(fā)明提供了一種獲取設(shè)備運行時間的裝置，該設(shè)備包括有CPU，且該裝置獨立于CPU，包括計數(shù)器，用于設(shè)備上電后在上電賦值控制信號的控制下被賦初值，開始計數(shù)輸出，其寬度由輸入時鐘和計數(shù)時間長度確定；鎖存器，在鎖存控制信號的控制下鎖存計數(shù)器的當前計數(shù)輸出，以供CPU讀取。
所述上電賦值控制信號為上電復(fù)位信號。
所述鎖存控制信號為CPU讀信號。
計數(shù)器由若干個16位子計數(shù)器合并，低一級的子計數(shù)器向高一位的子計數(shù)器產(chǎn)生進位信號。
設(shè)備運行時間等于CPU讀取的計數(shù)輸出值除以輸入時鐘頻率。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明獲取設(shè)備運行時間的裝置，獨立于CPU，只要設(shè)備不掉電，則該裝置一直運行計時。可以獲得設(shè)備的運行時間，同時提供了一個靈活可靠的計數(shù)器，軟件可以用做定時器使用，也可以通過讀取計數(shù)值，獲取設(shè)備復(fù)位、故障、升級等重要事件發(fā)生的時間，方便設(shè)備的維護。


圖1是本發(fā)明獲取設(shè)備運行時間的裝置框圖。
圖2是本發(fā)明獲取設(shè)備運行時間的裝置實施例框圖。
具體實施例方式
請參照圖1所示，本發(fā)明獲取設(shè)備運行時間的裝置，該設(shè)備設(shè)置有CPU，該裝置獨立于CPU，包括計數(shù)器，用于設(shè)備上電后在上電賦值控制信號的控制下被賦初值，開始計數(shù)輸出，其寬度由輸入時鐘和計數(shù)時間長度確定，例如，需要計數(shù)時間長度是10年，在輸入時鐘100MHz的情況下，計數(shù)器寬度需要55位，輸入時鐘頻率越高，計數(shù)精度越高。；鎖存器，在鎖存控制信號的控制下鎖存計數(shù)器的當前計數(shù)輸出，以供CPU讀取。所以只要設(shè)備不掉電，計數(shù)器就一直計數(shù)。
所述設(shè)備運行時間等于CPU讀取的計數(shù)輸出值除以輸入時鐘頻率，CPU讀到的是64位的計數(shù)值，CPU再計算得到設(shè)備上電的時間。設(shè)備上電的時間＝計數(shù)值/計數(shù)器時鐘頻率。
請參照圖2所示，所述上電賦值控制信號為上電復(fù)位信號。該上電復(fù)位信號可以由ADM706產(chǎn)生，ADM706是ADM公司生產(chǎn)的看門狗復(fù)位器件，在電子產(chǎn)品領(lǐng)域非常通用。計數(shù)器復(fù)位時賦初值，初值一般為零，也可以為其它值。
所述鎖存控制信號可以為CPU讀信號，也就是說每次當CPU來讀計數(shù)值時，通過鎖存器將當前計數(shù)值保存下來供CPU讀取，同時又不影響計數(shù)器的計數(shù)。
計數(shù)器由若干個16位子計數(shù)器合并，低一級的子計數(shù)器向高一位的子計數(shù)器產(chǎn)生進位信號，當?shù)?6位的計數(shù)器計數(shù)到0xfffe時，低位計數(shù)器產(chǎn)生進位信號，高位計數(shù)器在低位計數(shù)器進位信號每次有效時加一計數(shù)；依次類推。本發(fā)明中計數(shù)器與一般計數(shù)器的不同是位數(shù)比較多，這樣組合邏輯較大導(dǎo)致計數(shù)器速度上不去，所以一般可以將本發(fā)明中計數(shù)器分成多個位數(shù)較少的子計數(shù)器再組合起來。例如用4個16位的子計數(shù)器并起來，低一級的子計數(shù)器向上一級子計數(shù)器產(chǎn)成進位信號。
本發(fā)明獲取設(shè)備運行時間的裝置可以通過邏輯器件(如FPGA、CPLD等)實現(xiàn)，也可以通過分離元件實現(xiàn)；可用來獲得設(shè)備運行時間，也可用于一般的定時、計數(shù)等。
采用本發(fā)明獲取設(shè)備運行時間的裝置可以獲得設(shè)備的運行時間，同時提供了一個靈活可靠的計數(shù)器，軟件可以用做定時器使用，也可以通過讀取計數(shù)值，獲取設(shè)備復(fù)位、故障、升級等重要事件發(fā)生的時間，方便設(shè)備的維護。
權(quán)利要求
1.一種獲取設(shè)備運行時間的裝置，該設(shè)備包括有CPU，其特征在于，該裝置獨立于CPU，包括計數(shù)器，用于設(shè)備上電后在上電賦值控制信號的控制下被賦初值，開始計數(shù)輸出，其寬度由輸入時鐘和計數(shù)時間長度確定；鎖存器，在鎖存控制信號的控制下鎖存計數(shù)器的當前計數(shù)輸出，以供CPU讀取。
2.如權(quán)利要求1所述的獲取設(shè)備運行時間的裝置，其特征在于，所述上電賦值控制信號為上電復(fù)位信號。
3.如權(quán)利要求1所述的獲取設(shè)備運行時間的裝置，其特征在于，所述鎖存控制信號為CPU讀信號。
4.如權(quán)利要求1所述的獲取設(shè)備運行時間的裝置，其特征在于，計數(shù)器由若干個16位子計數(shù)器合并，低一級的子計數(shù)器向高一位的子計數(shù)器產(chǎn)生進位信號。
5.如權(quán)利要求1-4任一項所述的獲取設(shè)備運行時間的裝置，其特征在于，設(shè)備運行時間等于CPU讀取的計數(shù)輸出值除以輸入時鐘頻率。
全文摘要
本發(fā)明公開了一種獲取設(shè)備運行時間的裝置，該設(shè)備包括有CPU；計數(shù)器，用于設(shè)備上電后在上電賦值控制信號的控制下被賦初值，開始計數(shù)輸出，其寬度由輸入時鐘和計數(shù)時間長度確定；鎖存器，在鎖存控制信號的控制下鎖存計數(shù)器的當前計數(shù)輸出，以供CPU讀取。本發(fā)明獲取設(shè)備運行時間的裝置，獨立于CPU，只要設(shè)備不掉電，則該裝置一直運行計時?？梢垣@得設(shè)備的運行時間，同時提供了一個靈活可靠的計數(shù)器，軟件可以用做定時器使用，也可以通過讀取計數(shù)值，獲取設(shè)備復(fù)位、故障、升級等重要事件發(fā)生的時間，方便設(shè)備的維護。
文檔編號G07C3/00GK1779722SQ20041009044
公開日2006年5月31日 申請日期2004年11月18日 優(yōu)先權(quán)日2004年11月18日
發(fā)明者秦旭, 趙俊峰, 李友誼, 秦志海, 雷春, 柳精偉 申請人:華為技術(shù)有限公司