一種數(shù)據(jù)存儲(chǔ)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電子電路領(lǐng)域，具體涉及一種數(shù)據(jù)存儲(chǔ)電路。
【背景技術(shù)】
[0002]在農(nóng)業(yè)和工業(yè)定位系統(tǒng)的設(shè)計(jì)中，采用的是多任務(wù)實(shí)時(shí)控制架構(gòu)，這種架構(gòu)隨時(shí)需要任務(wù)執(zhí)行中的數(shù)據(jù)讀寫和存儲(chǔ)，而且數(shù)據(jù)讀寫和存儲(chǔ)量比較大。
[0003]在實(shí)際現(xiàn)場(chǎng)環(huán)境中，由于任務(wù)改變的速度極快，數(shù)據(jù)讀寫的速度也很快，如果實(shí)時(shí)控制中匹配不好，會(huì)引起較大的信號(hào)干擾，降低系統(tǒng)性能，嚴(yán)重時(shí)會(huì)造成系統(tǒng)崩潰。在這種情況下，必須在系統(tǒng)中加入硬件數(shù)據(jù)存儲(chǔ)電路，保持線路匹配狀況，從而保持電路特性。因此，亟需提供一種海量數(shù)據(jù)高效存儲(chǔ)電路。
【實(shí)用新型內(nèi)容】
[0004]為解決上述技術(shù)問題，本實(shí)用新型提供了一種數(shù)據(jù)存儲(chǔ)電路，實(shí)現(xiàn)定位系統(tǒng)中數(shù)據(jù)的實(shí)時(shí)讀寫和存儲(chǔ)任務(wù)，具有數(shù)據(jù)讀寫和存儲(chǔ)效率高，成本價(jià)格低等優(yōu)點(diǎn)。
[0005]本實(shí)用新型通過以下技術(shù)方案得以實(shí)現(xiàn)。
[0006]本實(shí)用新型提供的一種數(shù)據(jù)存儲(chǔ)電路，包括USB接口單元、USB總線單元、高性能COMS靜態(tài)RAM單元、存儲(chǔ)單元、中央處理單元和譯碼器單元；所述USB接口單元通過USB總線單元與高性能COMS靜態(tài)RAM單元連接，所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端與存儲(chǔ)單元的信號(hào)輸入端連接，所述存儲(chǔ)單元的信號(hào)輸出端與中央處理單元通訊連接；所述USB總線單元的信號(hào)輸出端直接與中央處理單元的信號(hào)輸入端連接，所述USB總線單元的信號(hào)輸出端通過譯碼器單元與中央處理單元的信號(hào)輸入端連接；所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端還與中央處理單元的信號(hào)輸入端連接。
[0007]所述中央處理單元的主芯片為STC12C5A60S2單片機(jī)。
[0008]所述存儲(chǔ)單元采用74ACT573N鎖存器。
[0009]所述譯碼器單元采用SN74HC138N譯碼器。
[0010]所述高性能COMS靜態(tài)RAM單元的芯片為CY62256。
[0011]所述USB總線單元的通用接口芯片為CH375。
[0012]所述接口芯片CH375的V3引腳外接電容C5后接地。
[0013]所述接口芯片CH375的TXD引腳接地。
[0014]所述接口芯片CH375的RSTl引腳與VCC之間跨電容C6。
[0015]所述的USB接口單元還并聯(lián)一個(gè)儲(chǔ)能電容C10。
[0016]本實(shí)用新型的有益效果在于:USB總線單元的接口芯片CH375的V3引腳外接電容，TXD引腳接地實(shí)現(xiàn)了并口工作方式，接口芯片CH375的RSTI引腳與VCC之間跨接了電容，這樣能夠使電源上電時(shí)，系統(tǒng)電路完成可靠復(fù)位并且有效減少外部產(chǎn)生的干擾，所述的USB接口單元并聯(lián)一個(gè)儲(chǔ)能電容緩解上電瞬時(shí)壓降，可以有效避免CMOS電路中CH375出現(xiàn)大電流閂鎖效應(yīng)而損壞芯片；本實(shí)用新型實(shí)現(xiàn)定位系統(tǒng)中數(shù)據(jù)的實(shí)時(shí)讀寫和存儲(chǔ)任務(wù)，具有數(shù)據(jù)讀寫和存儲(chǔ)效率高，成本價(jià)格低等優(yōu)點(diǎn)。
【附圖說明】
[0017]圖1是本實(shí)用新型的原理框圖；
[0018]圖2是本實(shí)用新型的電路圖。
【具體實(shí)施方式】
[0019]下面進(jìn)一步描述本實(shí)用新型的技術(shù)方案，但要求保護(hù)的范圍并不局限于所述。
[0020]如圖1和圖2所示的一種數(shù)據(jù)存儲(chǔ)電路，包括USB接口單元、USB總線單元、高性能COMS靜態(tài)RAM單元、存儲(chǔ)單元、中央處理單元和譯碼器單元；所述USB接口單元通過USB總線單元與高性能COMS靜態(tài)RAM單元連接，所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端與存儲(chǔ)單元的信號(hào)輸入端連接，所述存儲(chǔ)單元的信號(hào)輸出端與中央處理單元通訊連接；所述USB總線單元的信號(hào)輸出端直接與中央處理單元的信號(hào)輸入端連接，所述USB總線單元的信號(hào)輸出端通過譯碼器單元與中央處理單元的信號(hào)輸入端連接；所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端還與中央處理單元的信號(hào)輸入端連接。
[0021]所述中央處理單元的主芯片為STC12C5A60S2單片機(jī)。
[0022]所述存儲(chǔ)單元采用74ACT573N鎖存器。
[0023]所述譯碼器單元采用SN74HC138N譯碼器。
[0024]所述高性能COMS靜態(tài)RAM單元的芯片為CY62256。
[0025]所述USB總線單元的通用接口芯片為CH375，所述接口芯片CH375的V3引腳外接電容C5后接地；所述接口芯片CH375的TXD引腳接地；所述接口芯片CH375的RSTl引腳與VCC之間跨電容C6。
[0026]所述的USB接口單元還并聯(lián)一個(gè)儲(chǔ)能電容C10。
[0027]本實(shí)用新型的存儲(chǔ)電路采用5V電壓工作，所述的USB總線單元的通用接口芯片CH375的V3引腳外接0.0luF的電容C5，所述的CH375的TXD引腳接地實(shí)現(xiàn)并口工作方式，所述的CH375的RSTI引腳與VCC之間跨接了一個(gè)0.47uF的電容，這樣能夠使電源上電時(shí)，系統(tǒng)電路完成可靠復(fù)位并且有效減少外部產(chǎn)生的干擾，所述的USB插座接口 P2并聯(lián)一個(gè)儲(chǔ)能電容ClO緩解上電瞬時(shí)壓降，可以有效避免CMOS電路中CH375出現(xiàn)大電流閂鎖效應(yīng)而損壞芯片。本實(shí)用新型實(shí)現(xiàn)了定位系統(tǒng)中數(shù)據(jù)的實(shí)時(shí)讀寫和存儲(chǔ)任務(wù)，具有數(shù)據(jù)讀寫和存儲(chǔ)效率高，成本價(jià)格低等優(yōu)點(diǎn)。
【主權(quán)項(xiàng)】
1.一種數(shù)據(jù)存儲(chǔ)電路，包括USB接口單元、USB總線單元、高性能COMS靜態(tài)RAM單元、存儲(chǔ)單元、中央處理單元和譯碼器單元，其特征在于:所述USB接口單元通過USB總線單元與高性能COMS靜態(tài)RAM單元連接，所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端與存儲(chǔ)單元的信號(hào)輸入端連接，所述存儲(chǔ)單元的信號(hào)輸出端與中央處理單元通訊連接；所述USB總線單元的信號(hào)輸出端直接與中央處理單元的信號(hào)輸入端連接，所述USB總線單元的信號(hào)輸出端通過譯碼器單元與中央處理單元的信號(hào)輸入端連接；所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端還與中央處理單元的信號(hào)輸入端連接。
2.如權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述中央處理單元的主芯片為STC12C5A60S2 單片機(jī)。
3.如權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述存儲(chǔ)單元采用74ACT573N鎖存器。
4.如權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述譯碼器單元采用SN74HC138N譯碼器。
5.如權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述高性能COMS靜態(tài)RAM單元的芯片為CY62256。
6.如權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述USB總線單元的通用接口芯片為CH375。
7.如權(quán)利要求6所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述接口芯片CH375的V3引腳外接電容C5后接地。
8.如權(quán)利要求6所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述接口芯片CH375的TXD引腳接地。
9.如權(quán)利要求6所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述接口芯片CH375的RSTl引腳與VCC之間跨電容C6。
10.如權(quán)利要求1所述的數(shù)據(jù)存儲(chǔ)電路，其特征在于:所述的USB接口單元還并聯(lián)一個(gè)儲(chǔ)能電容C10。
【專利摘要】本實(shí)用新型提供了一種數(shù)據(jù)存儲(chǔ)電路，所述USB接口單元通過USB總線單元與高性能COMS靜態(tài)RAM單元連接，所述高性能COMS靜態(tài)RAM單元的信號(hào)輸出端與存儲(chǔ)單元的信號(hào)輸入端連接，所述存儲(chǔ)單元的信號(hào)輸出端與中央處理單元通訊連接。本實(shí)用新型能夠使電源上電時(shí)，系統(tǒng)電路完成可靠復(fù)位并且有效減少外部產(chǎn)生的干擾，所述的USB接口單元并聯(lián)一個(gè)儲(chǔ)能電容緩解上電瞬時(shí)壓降，可以有效避免CMOS電路中CH375出現(xiàn)大電流閂鎖效應(yīng)而損壞芯片；本實(shí)用新型實(shí)現(xiàn)定位系統(tǒng)中數(shù)據(jù)的實(shí)時(shí)讀寫和存儲(chǔ)任務(wù)，具有數(shù)據(jù)讀寫和存儲(chǔ)效率高，成本價(jià)格低等優(yōu)點(diǎn)。
【IPC分類】G06F13-16
【公開號(hào)】CN204576494
【申請(qǐng)?zhí)枴緾N201520287248
【發(fā)明人】吳廷強(qiáng), 羅德蓮
【申請(qǐng)人】遵義師范學(xué)院
【公開日】2015年8月19日
【申請(qǐng)日】2015年5月6日