一種支持雙時鐘源輸入的冗余式時鐘電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及時鐘電路領(lǐng)域，具體地說是一種支持雙時鐘源輸入的冗余式時鐘電路。
【背景技術(shù)】
[0002]目前通常的板卡設(shè)計上只會選擇單一的時鐘源，如果時鐘源出現(xiàn)故障，會導致電路板上所有器件無法正常工作，考慮到時鐘源的關(guān)鍵作用，目前的單時鐘源設(shè)計存在很大的安全漏洞。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有的技術(shù)問題，本實用新型提供一種支持雙時鐘源輸入的冗余式時鐘電路，可以實現(xiàn)雙路時鐘源的同時輸入，并當一路時鐘源出現(xiàn)故障后，可以第一時間自動切換到第二路時鐘輸入，保證整個板上電路的穩(wěn)定工作。
[0004]本實用新型所采取的技術(shù)方案是:
[0005]一種支持雙時鐘源輸入的冗余式時鐘電路，包括并聯(lián)連接的兩個部分，每個部分主要由時鐘發(fā)生器、時鐘Buffer發(fā)生器和時鐘切換芯片3個部分組成；其中，時鐘切換芯片設(shè)置有兩塊并分別與時鐘Buffer發(fā)生器相連接，時鐘Buffer發(fā)生器再與時鐘發(fā)生器相連接。時鐘發(fā)生器主要做為電路板上的時鐘源，在通常的電路設(shè)計中，都會有I個基礎(chǔ)時鐘即時鐘發(fā)生器，電路板上的各個電子器件都需要有一個統(tǒng)一的基礎(chǔ)時鐘輸入，來可以實現(xiàn)所有電子器件的統(tǒng)一工作。
[0006]時鐘發(fā)生器才有CK420，CK420可以給最大4個處理器芯片提供時鐘源輸入，同時還可以分別提供14M、33M和100M等多個不同頻段的時鐘源。
[0007]由于目前的生產(chǎn)工藝限制發(fā)生器本身能提供的時鐘一般在10幾個，而通常在電路板上會有上千個電子器件，因此在本實用新型上選擇時鐘Buffer發(fā)生器來對CK420進行時鐘源的擴展。時鐘Buffer發(fā)生器選擇DB1900，DB1900接收100M的時鐘輸入，可以擴展19個100M的時鐘輸出，可以為電路板上的PCIe、網(wǎng)絡(luò)適配器和BMC管理芯片等主要器件提供時鐘輸入。
[0008]時鐘切換芯片采用IDT公司的8T94N286i，可支持雙路時鐘CK420的輸入并同時實現(xiàn)時鐘的無縫切換。
[0009]本實用新型的有益效果:
[0010]將目前電路系統(tǒng)的可靠性提升了 100%，特別適合對冗余度有特殊需求的負責電路板設(shè)計，具有良好的推廣前景。
【附圖說明】
[0011]圖1為本實用新型的電路原理整體圖。
[0012]圖2是圖1的第一部分放大示意圖。
[0013]圖3是圖1的第二部分放大示意圖。
【具體實施方式】
[0014]下面結(jié)合附圖對本實用新型作以下詳細說明。
[0015]本實用新型提供一種支持雙時鐘源輸入的冗余式時鐘電路，整個設(shè)計如圖1所示，整個設(shè)計主要由時鐘發(fā)生器、時鐘Buffer發(fā)生器和時鐘切換芯片3個部分組成，時鐘發(fā)生器主要做為電路板上的時鐘源。
[0016]在本實用新型中時鐘發(fā)生器才有CK420，CK420可以給最大4個處理器芯片提供時鐘源輸入，同時還可以分別提供14M、33M和100M等多個不同頻段的時鐘源。由于目前的生產(chǎn)工藝限制發(fā)生器本身能提供的時鐘一般在10幾個，而通常在電路板上會有上千個電子器件，因此在本實用新型上選擇時鐘Buffer發(fā)生器來對CK420進行時鐘源的擴展。時鐘Buffer發(fā)生器選擇DB1900，DB1900接收100M的時鐘輸入，可以擴展19個100M的時鐘輸出，可以為電路板上的PCIe、網(wǎng)絡(luò)適配器和BMC管理芯片等主要器件提供時鐘輸入。時鐘切換芯片采用IDT公司的8T94N286i，可支持雙路時鐘CK420的輸入并同時實現(xiàn)時鐘的無縫切換。
[0017]除說明書所述的技術(shù)特征外，均為本專業(yè)人員的已知技術(shù)。
【主權(quán)項】
1.一種支持雙時鐘源輸入的冗余式時鐘電路，其特征在于，包括并聯(lián)連接的兩個部分，每個部分主要由時鐘發(fā)生器、時鐘Buffer發(fā)生器和時鐘切換芯片3個部分組成；其中，時鐘切換芯片設(shè)置有兩塊并分別與時鐘Buffer發(fā)生器相連接，時鐘Buffer發(fā)生器再與時鐘發(fā)生器相連接。
2.根據(jù)權(quán)利要求1所述的支持雙時鐘源輸入的冗余式時鐘電路，其特征在于所述時鐘發(fā)生器采用CK420。
3.根據(jù)權(quán)利要求1或2所述的支持雙時鐘源輸入的冗余式時鐘電路，其特征在于時鐘Buffer發(fā)生器選擇DB1900。
4.根據(jù)權(quán)利要求3所述的支持雙時鐘源輸入的冗余式時鐘電路，其特征在于時鐘切換芯片采用8T94N286i。
【專利摘要】本實用新型提供一種支持雙時鐘源輸入的冗余式時鐘電路，屬于時鐘電路領(lǐng)域，其結(jié)構(gòu)包括并聯(lián)連接的兩個部分，每個部分主要由時鐘發(fā)生器、時鐘Buffer發(fā)生器和時鐘切換芯片3個部分組成；其中，時鐘切換芯片設(shè)置有兩塊并分別與時鐘Buffer發(fā)生器相連接，時鐘Buffer發(fā)生器再與時鐘發(fā)生器相連接。將目前電路系統(tǒng)的可靠性提升了100%，特別適合對冗余度有特殊需求的負責電路板設(shè)計。
【IPC分類】G06F11-16
【公開號】CN204557457
【申請?zhí)枴緾N201520250181
【發(fā)明人】王磊
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司
【公開日】2015年8月12日
【申請日】2015年4月23日