具有阱單元行和阱連接單元行的半導(dǎo)體芯片的制作方法
【技術(shù)領(lǐng)域】
[0001] 本實用新型設(shè)及集成電路的數(shù)字電路后端設(shè)計，特別設(shè)及具有阱單元行和阱連接 (weU-tap)單元行的半導(dǎo)體巧片。
【背景技術(shù)】
[0002] 隨著1C工藝的不斷發(fā)展，集成電路的線條尺寸不斷縮小，封裝密度和集成度越來 越高，產(chǎn)生円鎖效應(yīng)（Latch up)的可能性會越來越大。在CMOS巧片中，在電源POW(VDD) 和地線GND (VS巧之間由于寄生的PNP和NPN雙極性BJT相互影響而產(chǎn)生的一低阻抗通路， 它的存在會使VDD和GND之間產(chǎn)生大電流，足W對晶片造成不可恢復(fù)的損傷，該就產(chǎn)生了 L過tch up〇
[0003] Well-tap單元作為一些工藝中的物理性填補單元，用來限制電源或地連接關(guān)系到 阱底層之間的阻力。well-tap單元被設(shè)置在預(yù)置的地方后，布局命令就不能再移動它們。
[0004] 現(xiàn)在傳統(tǒng)的做法是對巧片中多行阱單元行中的每一行（row)都加well-tap單元 W滿足latch up的要求，在每一行的well-tap單元的功能覆蓋距離為latch-up檢查的最 小距離要求，同時能夠給n阱和P襯底充分供電。比如30um為latch-up檢查的最小距離 要求，那么每兩個well-tap單元的最小距離就為60um。上述"行"是指后端工具所劃分的 阱單元行。
[0005] 現(xiàn)有技術(shù)中，半導(dǎo)體巧片的每一行都需要布置well tap單元，因此，不論行數(shù)是奇 數(shù)或者偶數(shù)，都滿足第一行和最后一行的阱單元行的電源或地能夠供電的需求，圖1示意 性的顯示了現(xiàn)有技術(shù)的半導(dǎo)體巧片的well tap單元的行數(shù)為3時的well taps布置圖，其 中：第1行和第3行的well tap的布置位置相同，均在所在行的中屯、各布置1個，第2行的 2個well-tap單元對稱設(shè)置在行中屯、的兩側(cè)，上述可見，當(dāng)阱單元行的行數(shù)為奇數(shù)3時，現(xiàn) 有技術(shù)半導(dǎo)體巧片中的well-tap單元的總數(shù)量為4。
[0006] 圖2示意性的顯示了現(xiàn)有技術(shù)的半導(dǎo)體巧片的well tap單元的行數(shù)為4時的well taps布置圖，其中：第1、3行的well tap的布置位置相同，均在所在行的中屯、布置1個，第 2、4行的2個well-tap單元對稱設(shè)置在行中屯、的兩側(cè)，第1、2行和第3、4行在阱結(jié)構(gòu)中隔 行交錯布置。
[0007] 由圖2可見，當(dāng)well tap單元行的行數(shù)為偶數(shù)4時，現(xiàn)有技術(shù)半導(dǎo)體巧片中的 well-tap單元的總數(shù)量為6。
[000引后端工具通常會將巧片劃分成一行一行的，每行距離相同，布局過程其實就是將 相同距離的功能單元按一定的規(guī)則擺放到該一行一行中。該種做法就是well-tap單元加 得比較多，一定程度影響了巧片的時序優(yōu)化，沒有達到最優(yōu)化的處理。 【實用新型內(nèi)容】
[0009] 針對現(xiàn)有技術(shù)存在的各種缺陷，本實用新型解決的問題是；在滿足數(shù)字電路后端 設(shè)計中滿足latch up和供電的前提下盡量少well-tap單元數(shù)目達到節(jié)約設(shè)計資源的問 題，達到最優(yōu)化處理。
[0010] 根據(jù)本實用新型的一個方面，提供了一種具有阱單元行和阱連接單元行的半導(dǎo)體 巧片，包括：多個阱單元行；隔行布置在所述多個阱單元行中的多個阱連接單元行；其中， 所述多個阱連接單元行中的每一行的相鄰阱連接單元之間的距離布置成：使得每個阱連接 單元行中的阱連接單元W防円鎖效應(yīng)的最小安全距離為半徑形成的覆蓋區(qū)的疊加足W覆 蓋全部的所述多個阱單元行。
[0011] 在一些實施方式中，其中所述多個阱單元行的行數(shù)為奇數(shù)，所述阱連接單元在所 述多個阱單元行中采取逢奇布置，所述逢奇布置為；從所述多個阱單元行的第一行開始，在 各個奇數(shù)行中進行布置。采用逢奇布置的方式，減少了 well-tap單元數(shù)量，節(jié)省了巧片加 工的成本，優(yōu)化了巧片電路的時序。
[0012] 在一些實施方式中，其中所述每個阱連接單元具有相同的防円鎖效應(yīng)的最小 安全距離，根據(jù)所述防円鎖效應(yīng)的最小安全距離及阱單元行之間的行間距離確定所述 多個阱連接單元行中的每一行中的相鄰阱連接單元之間的距離，所述距離滿足公式： L=2權(quán)-H;，其中；
[0013] L為每一行中的相鄰阱連接單元之間的距離；
[0014] S為防円鎖效應(yīng)的最小安全距離；
[0015] H為阱單元行的行間距離。
[0016] 由此，通過精屯、設(shè)計得到的相鄰阱連接單元之間的距離限定為長度以確保了在版 圖設(shè)計時可W更加精確合理的制定巧片的制造工藝，提供了巧片產(chǎn)品質(zhì)量的可靠性和穩(wěn)定 性。
[0017] 在一些實施方式中，所述多個阱連接單元行中的每一行的相鄰兩個阱連接單元具 有不同的防円鎖效應(yīng)的最小安全距離，根據(jù)所述兩個不同的防円鎖效應(yīng)的最小安全距離及 阱單元行之間的行間距離確定所述多個阱連接單元行中的每一行中的相鄰阱連接單元之 間的距離，所述距離滿足公式；L=/Si2 -妒其中:
[001引 L為每一行中的相鄰阱連接單元之間的距離；
[0019] Si、S2分別為相鄰兩個阱連接單元的各自的防円鎖效應(yīng)的最小安全距離；
[0020] H為阱單元行的行間距離。
[0021] 本實用新型的半導(dǎo)體巧片的well-tap單元采用隔行布置，不僅可W預(yù)防latch 啡，而且可W滿足巧片的充分供電，再者可W使所加的well-tap單元數(shù)量盡可能的少，進 而優(yōu)化了巧片的時序。
【附圖說明】
[0022] 圖1為現(xiàn)有技術(shù)的半導(dǎo)體巧片的行數(shù)為3時的well taps布置示意圖；
[0023] 圖2為現(xiàn)有技術(shù)的半導(dǎo)體巧片的行數(shù)為4時well taps布置示意圖；
[0024] 圖3為根據(jù)本實用新型一實施方式的半導(dǎo)體巧片的行數(shù)為奇數(shù)3時well taps布 置不意圖；
[0025] 圖4為根據(jù)本實用新型一實施方式的半導(dǎo)體巧片中行數(shù)為4或5時welltaps布 置不意圖；
[0026] 圖5為圖3實施方式的一種變形實施方式的示意圖。
【具體實施方式】
[0