一種基于薄膜工藝的射頻識別標簽制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體集成電路技術(shù)領(lǐng)域，特別涉及一種基于薄膜工藝的射頻識別標簽制備方法。
【背景技術(shù)】
[0002]射頻識別(RFID:Rad1 Frequency Identificat1n)是實現(xiàn)物聯(lián)網(wǎng)的關(guān)鍵技術(shù)，廣泛應用于生產(chǎn)、零售、物流、交通、金融等各個行業(yè)。典型的RFID系統(tǒng)架構(gòu)主要由應用系統(tǒng)、閱讀器和RFID標簽三部分構(gòu)成。應用系統(tǒng)負責數(shù)據(jù)處理、傳輸和控制。閱讀器主要負責與電子標簽的雙向通信，同時接受來自應用系統(tǒng)的控制指令。RFID標簽具有唯一的電子編碼并存儲著被識別物體的相關(guān)信息，是射頻識別系統(tǒng)真正的數(shù)據(jù)載體。13.56MHz無源RFID標簽是目前使用最多的，其主要由單晶硅集成電路(IC)芯片和外部天線焊接組成。IC芯片內(nèi)部主要由調(diào)制解調(diào)電路、整流穩(wěn)壓電路、時鐘及數(shù)字邏輯電路，EEPROK電可擦可編程只讀存儲器)存儲電路等模塊組成。這種傳統(tǒng)的RFID標簽存在IC芯片與外接天線整合成本高、工序復雜的缺點，也無法做成柔性形式的標簽。
[0003]隨著薄膜工藝技術(shù)的成熟與發(fā)展，薄膜晶體管器件已經(jīng)成為了國內(nèi)外科研人員的研究熱點。人們逐漸開始嘗試用TFT工藝替代傳統(tǒng)的單晶硅工藝制備RFID標簽來解決傳統(tǒng)RFID標簽的IC芯片與天線整合的問題，最終目標是實現(xiàn)柔性RFID標簽。但是對于射頻識別標簽而言，其中一般都包括天線、模擬前端電路、時鐘及數(shù)字邏輯電路和EEPROM存儲電路這四部分，而對于薄膜工藝而言，其中用來制備模擬前端電路和時鐘及數(shù)字邏輯電路的常規(guī)薄膜晶體管的結(jié)構(gòu)和用來制備存儲器件的存儲薄膜晶體管的結(jié)構(gòu)有著比較大的差異，所以將這兩者用同一套工藝集成在同一個襯底上是有一定的難度，即在同一個基板上集成包含天線、模擬前端電路、時鐘及數(shù)字邏輯電路和EEPROM存儲電路這四部分的射頻識別標簽是有很大的難度的。因此，亟需設(shè)計一種能夠同時集成常規(guī)薄膜晶體管和存儲薄膜晶體管的電路的制備方法，從而實現(xiàn)在基板上利用薄膜工藝集成包含天線、模擬前端電路、時鐘及數(shù)字邏輯電路和EEPROM存儲電路這四部分的射頻識別標簽。

【發(fā)明內(nèi)容】

[0004]為了克服現(xiàn)有技術(shù)存在的缺點與不足，本發(fā)明提供一種基于薄膜工藝的射頻識別標簽制備方法。
[0005]本發(fā)明采用如下技術(shù)方案:
[0006]—種基于薄膜工藝的射頻識別標簽制備方法，所述射頻識別標簽由天線、模擬前端電路、時鐘及數(shù)字邏輯電路和EEPROM存儲電路，所述EEPROM存儲電路包括存儲器件及外圍讀寫電路構(gòu)成，包括如下步驟:
[0007]SI在襯底上形成間隔第一柵極金屬圖案及第二柵極金屬圖案；
[0008]S2在第一柵極金屬圖案上形成厚度為A的SiNx層；
[0009]S3在厚度為A的SiNx層及第二柵極金屬圖案上形成厚度為B的存儲TFT浮柵，所述存儲TFT浮柵為SiNx層；
[0010]S4在第一柵極金屬圖案上方的存儲TFT浮柵上形成厚度為C的S12絕緣層；
[0011 ] S5在S12絕緣層及存儲TFT浮柵上形成厚度為D的隧穿絕緣層，所述隧穿絕緣層也是S1Jl ;
[0012]S6在隧穿絕緣層上形成有源層圖案；
[0013]S7分別在第一、第二柵極金屬圖案上方的有源層上中間位置形成S1Jlj蝕阻擋層；
[0014]S8在S12刻蝕阻擋層上形成源/漏電極圖案及天線圖案，得到射頻識別標簽。
[0015]第一柵極金屬圖案及在其上面依次形成的SiNx層、存儲TFT浮柵、S12絕緣層、存儲TFT隧穿絕緣層、有源層圖案、S12刻蝕阻擋層、源/漏電極圖案構(gòu)成常規(guī)薄膜晶體管，實現(xiàn)模擬前端電路及時鐘、數(shù)字邏輯電路及EEPROM的讀寫電路的功能，所述第二柵極金屬圖案及其在上面形成的存儲TFT浮柵、存儲TFT隧穿絕緣層、有源層圖案、S12刻蝕阻擋層、源/漏電極圖案構(gòu)成存儲薄膜晶體管，實現(xiàn)EEPROM存儲器件的功能，而天線圖案是用源漏極金屬實現(xiàn)。
[0016]常規(guī)薄膜晶體管的SiNx層的厚度為A+B，常規(guī)薄膜晶體管的絕緣層3102的厚度為C+D，而存儲薄膜晶體管的SiNx層的厚度為B，存儲薄膜晶體管的3102的厚度為D ;
[0017]其中10nm A 400nm，20nm B 80nm，20nm C 80nm，5nm D 15nm。
[0018]柵極絕緣層由SiNx層/S1Jl疊層結(jié)構(gòu)構(gòu)成。
[0019]—種基于薄膜工藝的射頻識別標簽制備方法，所述射頻識別標簽包括天線、模擬前端電路、時鐘及數(shù)字邏輯電路這三部分，包括如下步驟:
[0020]SI在襯底上形成柵極金屬圖案；
[0021 ] S2在柵極金屬圖案上形成柵極絕緣層；
[0022]S3在柵極絕緣層上形成有源層圖案；
[0023]S4在有源層圖案上形成S12刻蝕阻擋層；
[0024]S5在S12刻蝕阻擋層上形成源/漏電極圖案及天線圖案，得到常規(guī)薄膜晶體管，構(gòu)成射頻識別標簽。
[0025]所述模擬前端電路、時鐘及數(shù)字邏輯電路都是通過常規(guī)薄膜晶體管實現(xiàn)，而天線圖案是用源漏極金屬實現(xiàn)。
[0026]所述襯底為玻璃襯底或者柔性襯底。
[0027]一種基于薄膜工藝的射頻識別標簽制備方法，所述射頻識別標簽只包括EEPROM存儲電路，所述EEPROM存儲電路包括存儲器件及外圍讀寫電路，其特征在于，包括如下步驟:
[0028]SI在襯底上形成間隔一定距離的第一柵極金屬圖案及第二柵極金屬圖案；
[0029]S2在第一柵極金屬圖案上形成厚度為A的SiNx層；
[0030]S3在厚度為A的SiNx層及第二柵極金屬圖案上形成厚度為B的存儲TFT浮柵，所述存儲TFT浮柵為SiNx層；
[0031]S4在第一柵極金屬圖案上方的存儲TFT浮柵上形成厚度為C的S12絕緣層；
[0032]S5在S12絕緣層及存儲TFT浮柵上形成厚度為D的隧穿絕緣層，所述隧穿絕緣層也是S1Jl ;
[0033]S6在隧穿絕緣層上形成有源層圖案；
[0034]S7分別在第一、第二柵極金屬圖案上方的有源層上中間位置形成S1Jlj蝕阻擋層；
[0035]S8在S12刻蝕阻擋層上形成源/漏電極圖案，得到射頻識別標簽的EEPROM存儲電路。
[0036]第一柵極金屬圖案及在其上面依次形成的SiNx層、存儲TFT浮柵、S1^緣層、存儲TFT隧穿絕緣層、有源層圖案、S12刻蝕阻擋層、源/漏電極圖案構(gòu)成常規(guī)薄膜晶體管，實現(xiàn)EEPROM的讀寫電路，所述第二柵極金屬圖案及其在上面形成的存儲TFT浮柵、存儲TFT隧穿絕緣層、有源層圖案、S12刻蝕阻擋層、源/漏電極圖案構(gòu)成存儲薄膜晶體管，實現(xiàn)EEPROM存儲器件。
[0037]所述常規(guī)薄膜晶體管的SiNx層的厚度為A+B，常規(guī)薄膜晶體管的絕緣層S12的厚度為C+D，而存儲薄膜晶體管的SiNx層的厚度為B，存儲薄膜晶體管的3102的厚度為D ;
[0038]其中10nm A 400nm，20nm B 80nm，20nm C 80nm，5nm D 15nm。
[0039]本發(fā)明的有益效果:
[0040](I)傳統(tǒng)的RFID標簽存在IC芯片與外接天線整合成本高、工序復雜的缺點，也無法做成柔性形式的標簽。而本發(fā)明可以實現(xiàn)在玻璃或者柔性襯底上基于薄膜技術(shù)一體化集成制備無源RFID標簽(包括天線和集成電路)，解決傳統(tǒng)RFID標簽的IC芯片與天線整合的問題，降低其成本；
[0041](2)本發(fā)明是采用薄膜工藝制程制備，相比于硅工藝的CMOS，在原材料、生產(chǎn)設(shè)備、能源消耗等方面都能降低成本，從而實現(xiàn)RFID標簽的低成本化，有利于推動RFID在各個領(lǐng)域的商業(yè)應用；
[0042](3)本發(fā)明的薄膜工藝可以采用低溫制備工藝，可以實現(xiàn)在柔性襯底上一體化集成RFID標簽，增加RFID的應用范圍。
【附圖說明】
[0043]圖1是常規(guī)薄膜晶體管的結(jié)構(gòu)示意圖；
[0044]圖2是存儲薄膜晶體管的結(jié)構(gòu)示意圖；
[0045]圖3是本發(fā)明實施例1中步驟I的結(jié)構(gòu)示意圖；
[0046]圖4是本發(fā)明實施例1中步驟2的結(jié)構(gòu)示意圖；
[0047]圖5是本發(fā)明實施例1中步驟3的結(jié)構(gòu)示意圖；
[0048]圖6是本發(fā)明實施例1中步驟4的結(jié)構(gòu)示意圖；
[0049]圖7是本發(fā)明實施例1中步驟5的結(jié)構(gòu)示意圖；
[0050]圖8是本發(fā)明實施例1中步驟6的結(jié)構(gòu)示意圖；
[0051]圖9是本發(fā)明實施例1中步驟7的結(jié)構(gòu)示意圖；
[0052]圖10是本發(fā)明實施例1中步驟8的結(jié)構(gòu)示意圖。
【具體實施方式】
[0053]下面結(jié)合實施例及附圖，對本發(fā)明作進一步地詳細說明，但本發(fā)明的實施方式不限于此。
[0054]實施例1
[0055]—個基于薄膜工藝的射頻識別標簽制備方法，該射頻識別標簽由天線、模擬前端電路、時鐘及數(shù)字邏輯電路和EEPROM存儲電路，所述EEPROM存儲電路包括存儲器件及外圍讀寫電路。其中模擬前端電路、時鐘及數(shù)字邏輯電路、以及EEPROM外圍讀寫電路是由常規(guī)薄膜晶體管組成，而EEPROM存儲器件是由存儲薄膜晶體管組成。常規(guī)薄膜晶體管，采用了刻蝕阻擋型結(jié)構(gòu)，該結(jié)構(gòu)如圖1所示，襯底I為玻璃基板或柔性襯底，柵電極2采用常規(guī)的Mo，物理濺射沉積，濕法刻蝕圖案化，其厚度為200nm ;柵絕緣層采用SiNx/Si02.層結(jié)構(gòu)(包括3，4，5和6)，采用等離子體增強化學氣相沉積，干法刻蝕圖案化，其中SiNx的厚度為250nm，3102的厚度為50nm ;有源層7采用半導體材料，射頻磁控濺射沉積，濕法刻蝕圖案化，其厚度為30nm ;刻蝕阻擋層8采用S12材料，采用等離子體增強化學氣相沉積，干法刻蝕圖案化，其厚度為200nm ;源/漏電極9采用MoAIMo疊層金屬，物理濺射沉積，濕法刻蝕圖案化，厚度分別為50nm/100nm/50nm。而存儲薄膜晶體管，采用浮柵的結(jié)構(gòu)，該結(jié)構(gòu)如圖2所示，襯底I為玻璃基板，柵電極2采用常規(guī)的Mo，物理濺射沉積，濕法刻蝕圖案化，其厚度為200nm ;存儲TFT浮柵層4采用SiNx材料，采用等離子體增強化學氣相沉積，干法刻蝕圖案化，其中SiNx的厚度為50nm，TFT隧穿絕緣層6采用3102采用原子層沉積，干法刻蝕圖案化，其厚度為1nm ;有源層7采用半導體材料，射頻磁控濺射沉積，濕法刻蝕圖案化，其厚度為30nm ;刻蝕阻擋層8采用S12材料，采用等離子體增強化學氣相沉積，干法刻蝕圖案化，其厚度為200nm ;源/漏電極9以及天線圖案采用MoAIMo疊層金屬，物理濺射沉積，濕法刻蝕圖案化，厚度分別為50nm/100nm/50nm。這兩種薄膜晶體管的結(jié)構(gòu)區(qū)別在于絕緣層厚度，本發(fā)明利用以下工藝步驟形成不同的絕緣層厚度:
[0056]如圖3所示，步驟I，在襯底上I形成厚度為200nm的柵極金屬圖案2，所述柵極金屬圖案形成柵電極2 ；
[0057]如圖4所示，步驟2，在第一柵極金屬圖案上形成厚度為200nm的SiNx層3 ；
[0058]如圖5所示，步驟3，在厚度為A的SiNx層及第二柵極金屬圖案上形成厚度為50