用于實(shí)現(xiàn)便箋式存儲(chǔ)器的裝置和方法
【專利說明】用于實(shí)現(xiàn)便雙式存儲(chǔ)器的裝置和方法
[000。背景發(fā)明領(lǐng)域
[0002] 本發(fā)明總體上設(shè)及計(jì)算機(jī)處理器的領(lǐng)域。更確切地，本發(fā)明設(shè)及一種用于實(shí)現(xiàn)便 奚式存儲(chǔ)器的裝置和方法。
[0003] 相關(guān)技術(shù)描述
[0004] 便奚式存儲(chǔ)器（scratchpadmemory)是由應(yīng)用程序手動(dòng)控制的本地高速存儲(chǔ)器。 通過精確地控制去往和來自暫存器的數(shù)據(jù)移動(dòng)，應(yīng)用程序可最大化性能、利用率和能效。例 如，IBM的Cell和NVIDIA的最近的CPU提供該種機(jī)制。
[0005] 然而，由于高硬件成本和架構(gòu)狀態(tài)的大幅增加，有時(shí)通常通過調(diào)整高速緩存行替 換策略（例如，諸如最少近期使用（LRU)策略）在基于高速緩存的存儲(chǔ)器層次體系的頂部 模擬便奚式存儲(chǔ)器。例如，處理器將提供用戶級(jí)指令W便直接調(diào)整高速緩存行的替換優(yōu)先 級(jí)，從而使得應(yīng)用可有效地"釘住（pin)"高速緩存內(nèi)的存儲(chǔ)器區(qū)域。
[0006] 然而，允許用戶級(jí)代碼直接修改高速緩存替換優(yōu)先級(jí)暴露出公平性和安全性問 題。例如，惡意代碼可侵略性地將其高速緩存行標(biāo)記為偽釘住的，從而導(dǎo)致共享高速緩存空 間的不公平利用。此外，由于高速緩存替換優(yōu)先級(jí)不是由操作系統(tǒng)維護(hù)的，優(yōu)先級(jí)調(diào)整可能 逃過（survive)上下文切換邊界并且不適當(dāng)?shù)貫椴贿m當(dāng)軟件上下文賦予權(quán)限（即，被切換 出的進(jìn)程可仍暫居具有偽釘住行的高速緩存空間的大部分/全部）。
[0007] 附圖簡要描述
[0008] 可從W下詳細(xì)描述結(jié)合W下附圖獲得本發(fā)明的更好的理解，在附圖中：
[0009] 圖1A是框圖，示出根據(jù)本發(fā)明的各實(shí)施例的示例性有序流水線W及示例性寄存 器重命名的無序發(fā)布/執(zhí)行流水線兩者的框圖；
[0010] 圖1B是示出根據(jù)本發(fā)明的各實(shí)施例的要包括在處理器中的有序架構(gòu)核的示例性 實(shí)施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖；
[0011] 圖2是根據(jù)本發(fā)明的各實(shí)施例的具有集成存儲(chǔ)器控制器和圖形器件的單核處理 器和多核處理器的框圖；
[0012] 圖3示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的框圖；
[0013] 圖4示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的第二系統(tǒng)的框圖；
[0014] 圖5示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的第S系統(tǒng)的框圖；
[00巧]圖6示出根據(jù)本發(fā)明的實(shí)施例的片上系統(tǒng)（SoC)的框圖；
[0016] 圖7示出框圖，該框圖根據(jù)本發(fā)明的各實(shí)施例的對比使用軟件指令變換器將源指 令集中的二進(jìn)制指令變換成目標(biāo)指令集中的二進(jìn)制指令；
[0017] 圖8示出在高速緩存架構(gòu)內(nèi)實(shí)現(xiàn)的現(xiàn)有技術(shù)的便奚式存儲(chǔ)器；
[0018] 圖9示出在本發(fā)明的一個(gè)實(shí)施例中采用的系統(tǒng)架構(gòu)；
[0019] 圖10示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的包括替換優(yōu)先級(jí)字段的頁表項(xiàng)；
[0020] 圖11示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法。
[0021] 詳細(xì)描述
[0022] 在W下描述中，為了解釋的目的，列出了許多特定細(xì)節(jié)W便提供W下描述的本發(fā) 明的各實(shí)施例的透徹理解。然而，本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到本發(fā)明的各實(shí)施例可在沒 有該些特定細(xì)節(jié)中的一些的情況下實(shí)踐。在其他情況下，W框圖的形式示出公知的結(jié)構(gòu)和 設(shè)備，W便避免混淆本發(fā)明的各實(shí)施例的基礎(chǔ)原理。
[0023] 示例忡化理器架構(gòu)巧撒據(jù)類巧
[0024] 圖1A是示出根據(jù)本發(fā)明的各實(shí)施例的示例性有序流水線和示例性的寄存器重命 名的無序發(fā)布/執(zhí)行流水線的框圖。圖1B是示出根據(jù)本發(fā)明的各實(shí)施例的要包括在處理 器中的有序架構(gòu)核的示例性實(shí)施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的 框圖。圖1A-B中的實(shí)線框示出了有序流水線和有序核，而可選增加的虛線框示出了寄存器 重命名的、無序發(fā)布/執(zhí)行流水線和核。給定有序方面是無序方面的子集的情況下，將描述 無序方面。
[00巧]在圖1A中，處理器流水線100包括取出級(jí)102、長度解碼級(jí)104、解碼級(jí)106、分配 級(jí)108、重命名級(jí)110、調(diào)度（也稱為分派或發(fā)布）級(jí)112、寄存器讀取/存儲(chǔ)器讀取級(jí)114、 執(zhí)行級(jí)116、寫回/存儲(chǔ)器寫入級(jí)118、異常處理級(jí)122和提交級(jí)124。
[0026] 圖1B示出了包括禪合到執(zhí)行引擎單元150的前端單元130的處理器核190,且 執(zhí)行引擎單元和前端單元兩者都禪合到存儲(chǔ)器單元170。核190可W是精簡指令集計(jì)算 化ISC)核、復(fù)雜指令集計(jì)算（CISC)核、超長指令字（VLIW)核或混合或替代核類型。作為又 一選項(xiàng)，核190可W是專用核，諸如例如網(wǎng)絡(luò)或通信核、壓縮引擎、協(xié)處理器核、通用計(jì)算圖 形處理器單元（GPGPU)核、或圖形核等等。
[0027] 前端單元130包括禪合到指令高速緩存單元134的分支預(yù)測單元132,該指令高速 緩存單元134禪合到指令轉(zhuǎn)換后備緩沖器（TLB) 136,該指令轉(zhuǎn)換后備緩沖器136禪合到指 令取出單元138,指令取出單元138禪合到解碼單元140。解碼單元140 (或解碼器）可解 碼指令，并生成從原始指令解碼出的、或W其他方式反映原始指令的、或從原始指令導(dǎo)出的 一個(gè)或多個(gè)微操作、微代碼進(jìn)入點(diǎn)、微指令、其他指令、或其他控制信號(hào)作為輸出。解碼單元 140可使用各種不同的機(jī)制來實(shí)現(xiàn)。合適的機(jī)制的示例包括但不限于查找表、硬件實(shí)現(xiàn)、可 編程邏輯陣列（PLA)、微代碼只讀存儲(chǔ)器（ROM)等。一個(gè)實(shí)施例中，核190包括（例如，在解 碼單元140中或W其它方式在前端單元130內(nèi)的）用于存儲(chǔ)某些宏指令的微代碼的微代碼 ROM或其他介質(zhì)。解碼單元140禪合到執(zhí)行引擎單元150中的重命名/分配單元152。
[0028] 執(zhí)行引擎單元150包括重命名/分配器單元152,該重命名/分配器單元152禪 合至引退單元154和一個(gè)或多個(gè)調(diào)度器單元156的集合。調(diào)度器單元156表示任何數(shù)目的 不同調(diào)度器，包括預(yù)留站、中央指令窗等。該些調(diào)度器單元156禪合到物理寄存器組單元 158。每個(gè)物理寄存器組單元158表示一個(gè)或多個(gè)物理寄存器組，其中不同的物理寄存器 組存儲(chǔ)一種或多種不同的數(shù)據(jù)類型，諸如標(biāo)量整數(shù)、標(biāo)量浮點(diǎn)、緊縮整數(shù)、緊縮浮點(diǎn)、向量整 數(shù)、向量浮點(diǎn)、狀態(tài)（例如，作為要執(zhí)行的下一指令的地址的指令指針）等。在一個(gè)實(shí)施例 中，物理寄存器組單元158包括向量寄存器單元、寫掩碼寄存器單元和標(biāo)量寄存器單元。該 些寄存器單元可W提供架構(gòu)向量寄存器、向量掩碼寄存器、和通用寄存器。物理寄存器組單 元158與引退單元154重疊W示出可W用來實(shí)現(xiàn)寄存器重命名和無序執(zhí)行的各種方式（例 如，使用重新排序緩沖器和引退寄存器組；使用將來的文件、歷史緩沖器和引退寄存器組； 使用寄存器映射和寄存器池等等）。引退單元154和物理寄存器組單元158禪合到執(zhí)行群 集160。執(zhí)行群集160包括一個(gè)或多個(gè)執(zhí)行單元162的集合和一個(gè)或多個(gè)存儲(chǔ)器訪問單元 164的集合。執(zhí)行單元162可W對各種類型的數(shù)據(jù)（例如，標(biāo)量浮點(diǎn)、緊縮整數(shù)、緊縮浮點(diǎn)、向 量整型、向量浮點(diǎn)）執(zhí)行各種操作（例如，移位、加法、減法、乘法）。盡管一些實(shí)施例可W包 括專用于特定功能或功能集合的多個(gè)執(zhí)行單元，但其他實(shí)施例可包括全部執(zhí)行所有功能的 僅一個(gè)執(zhí)行單元或多個(gè)執(zhí)行單元。調(diào)度器單元156、物理寄存器組單元158和執(zhí)行群集160 被示為可能有多個(gè)，因?yàn)槟承?shí)施例為某些類型的數(shù)據(jù)/操作創(chuàng)建分開的流水線（例如，標(biāo) 量整型流水線、標(biāo)量浮點(diǎn)/緊縮整型/緊縮浮點(diǎn)/向量整型/向量浮點(diǎn)流水線，和/或各自 具有其自己的調(diào)度器單元、物理寄存器組單元和/或執(zhí)行群集的存儲(chǔ)器訪問流水線一一W 及在分開的存儲(chǔ)器訪問流水線的情況下，實(shí)現(xiàn)其中僅該流水線的執(zhí)行群集具有存儲(chǔ)器訪問 單元164的某些實(shí)施例）。還應(yīng)當(dāng)理解，在使用分開的流水線的情況下，該些流水線中的一 個(gè)或多個(gè)可W為無序發(fā)布/執(zhí)行，并且其余流水線可W為有序發(fā)布/執(zhí)行。
[0029] 存儲(chǔ)器訪問單元164的集合禪合到存儲(chǔ)器單元170,該存儲(chǔ)器單元170包括禪合到 數(shù)據(jù)高速緩存單元174的數(shù)據(jù)TLB單元172,其中數(shù)據(jù)高速緩存單元174禪合到二級(jí)（L2) 高速緩存單元176。在一個(gè)示例性實(shí)施例中，存儲(chǔ)器訪問單元164可W包括加載單元、存儲(chǔ) 地址單元和存儲(chǔ)數(shù)據(jù)單元，該些單元中的每一個(gè)單元禪合到存儲(chǔ)器單元170中的數(shù)據(jù)TLB 單元172。指令高速緩存單元134還禪合到存儲(chǔ)器單元170中的二級(jí)（L2)高速緩存單元 176。L2高速緩存單元176禪合到一個(gè)或多個(gè)其他級(jí)的高速緩存，并最終禪合到主存儲(chǔ)器。
[0030] 作為示例，示例性寄存器重命名的、無序發(fā)布/執(zhí)行核架構(gòu)可W如下實(shí)現(xiàn)流水線 100 ;1)指令取出138執(zhí)行取出和長度解碼級(jí)102和104曲解碼單元140執(zhí)行解碼級(jí)106 ; 3)重命名/分配器單元152執(zhí)行分配級(jí)108和重命名級(jí)110 ;4)調(diào)度器單元156執(zhí)行調(diào)度 級(jí)112 ;5)物理寄存器組單元158和存儲(chǔ)器單元170執(zhí)行寄存器讀取/存儲(chǔ)器讀取級(jí)114 ; 執(zhí)行群集160執(zhí)行執(zhí)行級(jí)116 ;6)存儲(chǔ)器單元170和物理寄存器組單元158執(zhí)行寫回/存 儲(chǔ)器寫入級(jí)118;7)各單元可牽設(shè)到異常處理級(jí)122;W及8)引退單元154和物理寄存器 組單元158執(zhí)行提交級(jí)124。
[0031] 核190可支持一個(gè)或多個(gè)指令集（例如，x86指令集（具有與較新版本一起添加 的一些擴(kuò)展）；加利福巧亞州桑巧維爾市的MIPS技術(shù)公司的MIPS指令集；加利福巧州桑巧 維爾市的ARM控股的ARM指令集（具有諸如肥ON等可選附加擴(kuò)展）），其中包括本文中描述 的各指令。在一個(gè)實(shí)施例中，核190包括用于支持緊縮數(shù)據(jù)指令集擴(kuò)展（例如，AVXUAVX2 和/或先前描述的一些形式的一般向量友好指令格式