一種面向多抽象層次電路的可靠性評(píng)估方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及電路可靠性評(píng)估的技術(shù)領(lǐng)域，特別是基于解析模型的電路結(jié)構(gòu)可靠性 評(píng)估方法。 技術(shù)背景
[0002] 當(dāng)前，隨著新材料、新工藝和新器件結(jié)構(gòu)的引入，硅半導(dǎo)體產(chǎn)業(yè)仍然維持著摩爾定 律的高速發(fā)展趨勢(shì)。然而，隨著集成電路技術(shù)的快速發(fā)展，半導(dǎo)體器件特征尺寸的縮小、電 源電壓的降低、頻率的升高、電路密度的增大及復(fù)雜程度的增加導(dǎo)致電路芯片對(duì)電壓擾動(dòng)、 電磁干擾以及輻射等各種噪聲干擾變得更加敏感，使得電路的可靠性容限急劇下降，并導(dǎo) 致通常的最壞情況設(shè)計(jì)方法也因器件級(jí)電參數(shù)隨時(shí)間的不確定性而變得不再可靠。如在 32nm及以下工藝制程技術(shù)條件下，器件對(duì)噪聲、參數(shù)變化有著更強(qiáng)的敏感性。因此，有必要 在電路設(shè)計(jì)的早期階段，就能夠快速準(zhǔn)確地評(píng)估各類潛在故障對(duì)電路可靠性的影響，以便 為設(shè)計(jì)人員提供定量分析數(shù)據(jù)，使在設(shè)計(jì)階段就能夠消除更多的設(shè)計(jì)缺陷，從而提高芯片 的成品率與可靠性，縮短芯片的開(kāi)發(fā)周期，以提高市場(chǎng)競(jìng)爭(zhēng)力。
[0003] 為能有效分析不確定性因素對(duì)電路功能與性能造成的影響，近年來(lái)電路可靠性的 概率分析方法得到了學(xué)術(shù)界與工業(yè)界的廣泛關(guān)注。根據(jù)實(shí)施策略差異大致可分為三類：第 一類是基于測(cè)量的方法，是在運(yùn)行實(shí)際工作負(fù)載的過(guò)程中，測(cè)量實(shí)際電路自然出現(xiàn)差錯(cuò)時(shí) 的行為，其可以獲得真實(shí)的數(shù)據(jù)。但是由于實(shí)際運(yùn)行過(guò)程中發(fā)生差錯(cuò)的概率很低，使得該方 法往往需要很長(zhǎng)時(shí)間才能獲得足夠的數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析。第二類是基于故障注入的方法， 是按照預(yù)先選定的故障模型，采用某種策略將故障人為地引入到運(yùn)行特定工作負(fù)載的目標(biāo) 電路中，并觀察和分析引入故障后電路的行為，從而獲得定性或定量結(jié)果的實(shí)驗(yàn)過(guò)程。往往 該方法基于的抽象層次越低，雖有更高的模擬精度，但時(shí)空開(kāi)銷也會(huì)變得難以承受；在高層 注入故障，雖有較小的時(shí)空開(kāi)銷，但存在較大的精度損失。第三類是基于解析模型的方法， 通常是在電路的某個(gè)抽象層次上通過(guò)數(shù)學(xué)模型計(jì)算受多種因素影響下的電路的可靠性，然 而模型自身和輸入?yún)?shù)的不準(zhǔn)確有可能導(dǎo)致分析結(jié)果出現(xiàn)嚴(yán)重偏差。
[0004] 經(jīng)過(guò)檢索現(xiàn)有技術(shù)文獻(xiàn)發(fā)現(xiàn)，為兼顧評(píng)估的準(zhǔn)確性和規(guī)模的可處理性，目前基于 解析模型的電路可靠性評(píng)估主要集中在電路的門級(jí)。根據(jù)計(jì)算策略差異，可簡(jiǎn)單分為二 類：一類為類矩陣方法，通常做法是根據(jù)門電路的輸入輸出關(guān)系及其間互連關(guān)系，從原始輸 入端起，對(duì)電路的可能狀態(tài)實(shí)施遍歷并計(jì)算其發(fā)生概率，直至原始輸出端。該類方法往往存 在評(píng)估精度與計(jì)算復(fù)雜度難以同時(shí)兼顧的矛盾。另一類為通路估算方法，通常分析的是指 定故障信號(hào)在傳播通路上的可觀性，其往往可快速對(duì)電路的可靠性進(jìn)行評(píng)估但有一定程度 的精度損失。此外，上述方法主要集中于電路的某個(gè)抽象層次展開(kāi)分析，導(dǎo)致評(píng)估結(jié)果在不 同抽象層次傳遞時(shí)容易因標(biāo)準(zhǔn)差異而導(dǎo)致結(jié)果不可靠。

【發(fā)明內(nèi)容】

[0005] 為了克服現(xiàn)有技術(shù)難以同時(shí)兼顧評(píng)估精度與計(jì)算復(fù)雜度，以及未能適用于不同抽 象層次電路可靠性評(píng)估的缺陷，本發(fā)明提供了一種基于二進(jìn)制與十進(jìn)制相結(jié)合的混合編碼 機(jī)制的迭代概率轉(zhuǎn)移矩陣方法，以實(shí)現(xiàn)對(duì)不同抽象層次電路的高精度快速可靠性評(píng)估。
[0006] 為實(shí)現(xiàn)上述目的，針對(duì)設(shè)計(jì)中電路的網(wǎng)表文件，本發(fā)明首先讀取并解析網(wǎng)表，使電 路有顯式的串并聯(lián)結(jié)構(gòu)，再提取電路的原始輸入信息，然后構(gòu)建原始輸入信號(hào)基于混合編 碼的PTM與ITM。對(duì)于電路中任一基本構(gòu)件的輸出可靠度與輸出概率分布，首先利用真值表 法構(gòu)建該構(gòu)件基于混合編碼的PTM與ITM，再基于虛擬法與弱等效原理構(gòu)建其基于混合編 碼的可靠度加載矩陣，然后通過(guò)張量積或矩陣乘運(yùn)算計(jì)算其輸出。針對(duì)有多個(gè)原始輸出端 的電路，其可靠度為各原始輸出可靠度的乘積；否則，電路可靠度即為原始輸出可靠度。提 取以上輸出結(jié)果以供電路設(shè)計(jì)人員使用。
[0007] -種面向多抽象層次電路的可靠性評(píng)估方法，包括以下步驟：
[0008] 步驟1 :網(wǎng)表解析及相關(guān)量的初始化。
[0009] 1)讀取電路網(wǎng)表。
[0010] 2)檢測(cè)電路基本構(gòu)件間的互連結(jié)構(gòu)，并將隱式串并聯(lián)關(guān)系顯示化；然后對(duì)電路實(shí) 施分層，并提取其原始輸入端數(shù)（用n表示）與原始輸出端數(shù)（用m表示）。
[0011] 3)提取電路的第i個(gè)原始輸入端信號(hào)，并構(gòu)建其基于混合編碼的概率轉(zhuǎn)移矩陣 (probabilistic transfer matrix, PTM)(用？]\^表不）、理想轉(zhuǎn)移矩陣（ideal transfer matrix, ITM)(用IMSi表示）與輸入概率分布（用pds i表示）。
[0012] 其中，i指原始輸入端序號(hào)。
psi(l與ps ^分別指第i個(gè)原始輸入端信號(hào)為0與1的故障概率，pd i指第i個(gè)原始輸入端信 號(hào)為〇的概率分布，psi(l、1)^1與pd i均為可調(diào)參數(shù)，可通過(guò)其它技術(shù)獲取或根據(jù)經(jīng)驗(yàn)設(shè)置。 第i個(gè)原始輸入端的輸入信號(hào)為〇時(shí)用碼段"01"編碼，輸入信號(hào)為1時(shí)用碼段"10"編碼， 其它不相關(guān)碼段用"〇〇"編碼。
[0013] 步驟2 :電路基本構(gòu)件可靠度的迭代傳播。
[0014] 1)按分層順序提取電路的第j個(gè)基本構(gòu)件，并通過(guò)真值表法構(gòu)建其基于混合編碼 的PTM(用PM」表示）與ITM(用表示）。其中，該構(gòu)件的二進(jìn)制碼元表示為四 J Jn i1 十進(jìn)制碼元表示為P#(指第j個(gè)電路基本構(gòu)件在第h類輸入狀態(tài)下的故障概率，它為可調(diào) 參數(shù)，可通過(guò)其它技術(shù)獲取或根據(jù)經(jīng)驗(yàn)設(shè)置）。
[0015] 2)構(gòu)建當(dāng)前電路基本構(gòu)件第k個(gè)輸入端基于混合編碼的可靠度加載矩陣（用 MRajk表示）與理想加載矩陣（用IRa A表示）以及概率分布（用pdga表示），并利用張量 積獲取該構(gòu)件基于混合編碼的可靠度加載矩陣（用MRa^表示）與理想加載矩陣（用IRa j 表示）以及輸入概率分布（用pc^_表示）。然后，構(gòu)建該構(gòu)件第k個(gè)輸入端基于十進(jìn)制編 碼的輸入概率分布（用pdgdkj表不），并利用張量積獲取構(gòu)件相對(duì)應(yīng)的輸入概率分布（用 pdgdj表示）。檢測(cè)MRa」與IRa」中含有碼段為" 11"的元素，并標(biāo)記為"非法"，且將其從結(jié) 果中剔除，并保持結(jié)果的順序不變；檢測(cè)pc^_中十進(jìn)制碼元的代數(shù)和，將其不為1的進(jìn)行歸 一化處理。
[0016] 3)分另lj 用公式 R〇j= pdg jX ((MRajXPMj). X (IRajXIMj))與 pdg〇j =
[? ? 01 ? ? 01 ? ? 01，0，? ? 10 ? ? 10 ? ? 10, 1]. X [pdgdjXIMj]計(jì)算該電路基本構(gòu)件的 輸出可靠度（用R〇j表不）與輸出概率分布（用pdgo」表不）。
[0017] 其中，j指電路基本構(gòu)件的序號(hào)，h指電路基本構(gòu)件的輸入狀態(tài)序 號(hào)，k指電路基本構(gòu)件的輸入端序號(hào)。

，pdgdjk =
[pdjk, l-pdjk]，Rk指該構(gòu)件第k個(gè)輸入端的輸入可靠度，pd jk指該構(gòu)件第k個(gè)輸入端的輸入 概率分布。MRajk、IRajk與pdg jk在與第i個(gè)原始輸入端信號(hào)相關(guān)時(shí)，其輸入信號(hào)為0下的 第i個(gè)二進(jìn)制碼段用"01"編碼，輸入信號(hào)為1下的第i個(gè)二進(jìn)制碼段用"10"編碼，否則用 碼段"〇〇"編碼。元素間的運(yùn)算在相同編碼方式的碼元間進(jìn)行，單維編碼元素用〇補(bǔ)充完整 且二進(jìn)制碼元間的乘法運(yùn)算執(zhí)行"按位與"運(yùn)算。
[0018] 步驟3 :輸出電路可靠度以作為設(shè)計(jì)依據(jù)。
[0019] 1)讀取m值，在m= 1時(shí)，直接輸出整個(gè)電路的可靠度評(píng)估結(jié)果。否則，輸出整個(gè) 電路各原始輸出端可靠度評(píng)估結(jié)果的乘積。
[0020] 2)提取輸出結(jié)果以供電路設(shè)計(jì)人員使用。
[0021] 本發(fā)明通過(guò)二進(jìn)制與十進(jìn)制相結(jié)合方式對(duì)與電路基本構(gòu)件和電路原始輸入信號(hào) 相關(guān)的概率轉(zhuǎn)移矩陣實(shí)施混合編碼，有助于實(shí)現(xiàn)電路信號(hào)關(guān)系的表示與量化的分離，從而 避免了概率轉(zhuǎn)移矩陣規(guī)模的迅速膨脹問(wèn)題；又基于虛擬法與弱等效原理實(shí)現(xiàn)了前后級(jí)電路 基本構(gòu)件的可靠度迭代傳播。該措施在保護(hù)計(jì)算精度的同時(shí)又可有效降低計(jì)算的時(shí)空開(kāi) 銷。
[0022] 本發(fā)明的優(yōu)點(diǎn)在于：基于概率轉(zhuǎn)移矩陣模型為不同抽象層次電路提供了高精度快 速可靠性評(píng)估的通用方法，可評(píng)估從原始輸入端到任意電路基本構(gòu)件輸出引線位置間模塊 的可靠度，能有效避免評(píng)估結(jié)果在不