基于amba總線的模塊級(jí)uvm驗(yàn)證平臺(tái)的自動(dòng)生成裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路設(shè)計(jì)功能驗(yàn)證和驗(yàn)證方法學(xué)領(lǐng)域，特別是涉及一種基于AMBA(高級(jí)微控制器總線架構(gòu))總線的模塊級(jí)UVM (通用驗(yàn)證方法學(xué))驗(yàn)證平臺(tái)的自動(dòng)生成裝置。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路工藝的進(jìn)步，SOC (系統(tǒng)級(jí)芯片)設(shè)計(jì)的復(fù)雜度不斷提升，IP(知識(shí)產(chǎn)權(quán))核復(fù)用已成為SOC設(shè)計(jì)中非常重要的一部分，人們對(duì)IP核功能驗(yàn)證的效率和質(zhì)量也提出了更高的要求，從而推動(dòng)了驗(yàn)證方法學(xué)的不斷發(fā)展。
[0003]從2002年Verisity公司公布的一個(gè)驗(yàn)證方法學(xué)eRM(e可重用方法學(xué))開始，2003年Synopsys (新思科技)公司公布了可重用驗(yàn)證方法學(xué)庫(kù)(RVM), 2006年Mentor (明導(dǎo))公司公布了高級(jí)驗(yàn)證方法學(xué)(AVM)，同年Synopsys公司推出了驗(yàn)證方法學(xué)手冊(cè)(VMM)，2007年Cadence (鏗騰電子科技)公司推出了通用可重用驗(yàn)證方法學(xué)(URM)，2008年Cadence公司和Mentor公司共同推出了開放驗(yàn)證方法學(xué)(OVM),直到2010年Accellera標(biāo)準(zhǔn)組織以O(shè)VM為基礎(chǔ)推出的UVM，業(yè)界的驗(yàn)證方法學(xué)才真正統(tǒng)一。UVM代表著驗(yàn)證技術(shù)的最新進(jìn)展，使用它可創(chuàng)建可重用、具互操作性的驗(yàn)證IP和測(cè)試流程，目前已成為驗(yàn)證業(yè)界的標(biāo)準(zhǔn)。
[0004]但是UVM驗(yàn)證方法學(xué)本身引入了大量的新概念和新流程，特別是對(duì)于初學(xué)者來(lái)說(shuō)，短時(shí)間內(nèi)理解并建立一套符合UVM標(biāo)準(zhǔn)的驗(yàn)證平臺(tái)還是相當(dāng)有難度的。特別是UVM雖然已成為驗(yàn)證標(biāo)準(zhǔn)，但是不同EAD (電子設(shè)計(jì)自動(dòng)化)廠家提供的工具用法和流程還是大相徑庭。
[0005]另外，目前市場(chǎng)上使用AMBA總線接口的IP核已經(jīng)占到70%，該類模塊的驗(yàn)證在SOC集成和IP復(fù)用過(guò)程中尤為關(guān)鍵。

【發(fā)明內(nèi)容】

[0006]本發(fā)明要解決的技術(shù)問題是提供一種基于AMBA總線的模塊級(jí)UVM驗(yàn)證平臺(tái)的自動(dòng)生成裝置，能夠縮短搭建模塊級(jí)UVM驗(yàn)證平臺(tái)的周期，提高模塊驗(yàn)證的質(zhì)量和效率。
[0007]為解決上述技術(shù)問題，本發(fā)明的基于AMBA總線的模塊級(jí)UVM驗(yàn)證平臺(tái)的自動(dòng)生成裝置，包括:
[0008]一選項(xiàng)解析器，用于解析輸入?yún)?shù)；
[0009]一 UVM寄存器模型生成器，與所述選項(xiàng)解析器相連接，用于生成符合UVM標(biāo)準(zhǔn)的UVM寄存器模型；
[0010]一接口驗(yàn)證組件生成器，與所述選項(xiàng)解析器相連接，用于自動(dòng)產(chǎn)生符合UVM標(biāo)準(zhǔn)的AMBA總線接口驗(yàn)證組件包，產(chǎn)生通用的驗(yàn)證組件模板；
[0011 ] 一模塊驗(yàn)證組件生成器，與所述UVM寄存器模型生成器和接口驗(yàn)證組件生成器相連接，用于自動(dòng)產(chǎn)生符合UVM規(guī)則的模塊驗(yàn)證組件；
[0012]一 UVM測(cè)試用例生成器，與所述模塊驗(yàn)證組件生成器相連接，用于自動(dòng)生成符合UVM標(biāo)準(zhǔn)的復(fù)位測(cè)試用例，寄存器測(cè)試用例和供用戶定制的測(cè)試用例模板；
[0013]一 UVM驗(yàn)證平臺(tái)生成器，與所述UVM測(cè)試用例生成器相連接，用于產(chǎn)生符合UVM標(biāo)準(zhǔn)的UVM驗(yàn)證平臺(tái)；
[0014]一 UVM測(cè)試腳本生成器，與所述UVM測(cè)試平臺(tái)生成器相連接，用于自動(dòng)產(chǎn)生針對(duì)不同驗(yàn)證工具的所有驗(yàn)證腳本。
[0015]本發(fā)明可以根據(jù)輸入的AMBA總線類型和寄存器列表，自動(dòng)生成一套UVM驗(yàn)證平臺(tái)，包括驗(yàn)證環(huán)境，自動(dòng)化腳本和測(cè)試用例。
[0016]本發(fā)明降低了復(fù)雜的UVM驗(yàn)證方法學(xué)對(duì)用戶的要求，縮短了搭建模塊級(jí)UVM驗(yàn)證平臺(tái)所需要的周期，大大提高了模塊驗(yàn)證的質(zhì)量和效率；改善了 IP驗(yàn)證效率和可靠性。
【附圖說(shuō)明】
[0017]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0018]附圖是所述基于AMBA總線的模塊級(jí)UVM驗(yàn)證平臺(tái)的自動(dòng)生成裝置結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0019]參見附圖，在下面的實(shí)施例中，所述基于AMBA總線的模塊級(jí)UVM驗(yàn)證平臺(tái)的自動(dòng)生成裝置(以下簡(jiǎn)稱“裝置”)，包括:
[0020]一選項(xiàng)解析器，負(fù)責(zé)解析裝置的輸入?yún)?shù)，包括模塊名稱，AMBA總線類型，接口總線名稱，寄存器列表。參數(shù)解析的結(jié)果將被傳遞給裝置的其他部分。所述AMBA總線類型的選擇可以在裝置的入口指定。所述寄存器列表可以在裝置的入口指定。
[0021]一 UVM寄存器模型生成器，負(fù)責(zé)生成符合UVM標(biāo)準(zhǔn)的UVM寄存器模型。典型的工作流程是，首先檢查EDA工具的系統(tǒng)設(shè)置，如果Cadence公司EDA工具有效并且寄存器列表格式為EXCEL或IPXACT，首先進(jìn)行相應(yīng)格式轉(zhuǎn)化然后調(diào)用Cadence流程；類似，如果Synopsys公司EDA工具有效并且寄存器列表格式為EXCEL (電子表格)、IPXACT (IEEE標(biāo)準(zhǔn)，用于表述電子器件的設(shè)計(jì)信息)或RALF (synopsys公司寄存器抽象層格式)，首先進(jìn)行相應(yīng)格式轉(zhuǎn)化然后調(diào)用Synopsys流程。另外，為了使生成的UVM寄存器模型更加通用，所述UVM寄存器模型生成器對(duì)不同仿真工具對(duì)應(yīng)的寄存器模型層次結(jié)構(gòu)做統(tǒng)一調(diào)整，使得最后產(chǎn)生的UVM驗(yàn)證平臺(tái)統(tǒng)一且不局限于任何仿真工具。例如，對(duì)Synopsys流程生成的寄存器模型需要做層次結(jié)構(gòu)的調(diào)整。所述寄存器列表格式支持但不限于IPXACT，EXCEL, RALF等。
[0022]一接口驗(yàn)證組件生成器，包含兩部分功能。
[0023]一部分是根據(jù)選項(xiàng)解析器輸出的AMBA總線類型，產(chǎn)生完整的AMBA總線接口驗(yàn)證組件包，包括UVM環(huán)境的源代碼，所述AMBA總線接口驗(yàn)證組件的集成測(cè)試范例，腳本范例以及說(shuō)明文本。所述AMBA總線接口驗(yàn)證組件包不需要任何修改可以直接被UVM驗(yàn)證平臺(tái)生成器復(fù)用。
[0024]另外一部分是根據(jù)選項(xiàng)解析器輸出的接口總線名稱，產(chǎn)生通用的接口驗(yàn)證組件模板，包括符合UVM標(biāo)準(zhǔn)結(jié)構(gòu)的源代碼，集成測(cè)試范例，腳本范例以及說(shuō)明文本。因?yàn)樗信c具體信號(hào)無(wú)關(guān)的UVM特有的源代碼，包括組件之間的互連都已經(jīng)完成，用戶只需要根據(jù)通用的接口驗(yàn)證組件模板的提示，在適當(dāng)?shù)牡胤讲迦虢涌谛盘?hào)名稱，具體信號(hào)的驅(qū)動(dòng)邏輯，檢查邏輯和覆蓋率收集代碼，就可以得到一套完整的UVM接口驗(yàn)證組件，并且為該UVM接口驗(yàn)證組件的使用和配置預(yù)留了足夠的事務(wù)級(jí)接口。
[0025]對(duì)于指定的AMBA總線類型，接口驗(yàn)證組件生成器可以自動(dòng)產(chǎn)生完備的符合UVM規(guī)則的配置文件，主代理(master agent)和從代理(slave agent)。
[0026]一模塊驗(yàn)證組件生成器，負(fù)責(zé)產(chǎn)生符合UVM標(biāo)準(zhǔn)的模塊驗(yàn)證組件。首先該生成器根據(jù)選項(xiàng)解析器輸出的模塊名稱和AMBA總線類型，將UVM寄存器模型生成器生成的寄存器模型和接口驗(yàn)證組件生成器生成的AMBA總線接口驗(yàn)證組件包集成，建立寄存器訪問通路的事務(wù)級(jí)連接和寄存器監(jiān)控通路的事務(wù)級(jí)連接。然后根據(jù)寄存器和AMBA總線的事務(wù)級(jí)接口輸出符合UVM標(biāo)準(zhǔn)的計(jì)分板模板，監(jiān)測(cè)器模板，虛擬序列，頂層UVM環(huán)境以及配置文件。最后將前兩步的輸出整合成一個(gè)完整的UVM包，即模塊驗(yàn)證組件。對(duì)于指定的AMBA總線類型，模塊驗(yàn)證組件生成器可以自動(dòng)產(chǎn)生符合UVM規(guī)則的完整的寄存器讀寫和檢查通路。
[0027]— UVM測(cè)試用例生成器，負(fù)責(zé)符合UVM規(guī)則的寄存器上電復(fù)位測(cè)試用例，寄存器讀寫遍歷測(cè)試用例和供用戶定制(擴(kuò)展)的測(cè)試用例模板的生成。其中寄存器上電復(fù)位測(cè)試用例會(huì)被封裝成完整的UVM序列，可被用戶直接復(fù)用。
[0028]寄存器上電復(fù)位測(cè)試用例用于上電復(fù)位后寄存器復(fù)位值的檢查；寄存器讀寫遍歷測(cè)試用例，用于遍歷所有寄存器位的讀寫，以檢查讀寫通路和寄存器的屬性。鑒于所有寄存器信息都可以從UVM寄存器模型生成器產(chǎn)生的寄存器模型中獲得，而且完整的寄存器訪問和監(jiān)控通路的事務(wù)級(jí)連接在模塊驗(yàn)證組件生成器產(chǎn)生的模塊驗(yàn)證組件中已經(jīng)具備，所以生成的寄存器測(cè)試用例是完備高效的，可以直接被用戶用于測(cè)試。
[0029]供用戶定制的測(cè)試用例模板中完成測(cè)試用例和虛擬序列的配置連接，基礎(chǔ)序列和虛擬序列的配置和連接，以及模板序列和虛擬序列的配置和連接，包括大量的注釋引導(dǎo)語(yǔ)可以幫助用戶快速完成特定測(cè)試用例。
[0030]一 UVM驗(yàn)證平臺(tái)生成器，負(fù)責(zé)產(chǎn)生符合UVM標(biāo)準(zhǔn)的UVM驗(yàn)證平臺(tái)。該生成器主要包含兩部分功能:第一部分導(dǎo)入前面生成的UVM寄存器模型，AMBA總線接口驗(yàn)證組件包，通用的接口驗(yàn)證組件模板，模塊驗(yàn)證組件以及虛擬序列，并在不同的UVM階段完成各層次的創(chuàng)建和連接。第二部分導(dǎo)入接口文件和測(cè)試用例包，完成DUT (測(cè)試目標(biāo))的例化模板，時(shí)鐘產(chǎn)生邏輯和復(fù)位邏輯，還包括AMBA總線接口驗(yàn)證組件包、通用的接口驗(yàn)證組件模板、模塊驗(yàn)證組件和寄存器模型的例化、連接和配置，以及UVM測(cè)試的啟動(dòng)。
[0031]UVM驗(yàn)證平臺(tái)生成器可以自動(dòng)集成并連接AMBA總線接口驗(yàn)證組件包