多核數(shù)據(jù)陣列功率選通恢復(fù)機(jī)制的制作方法
【專利說明】多核數(shù)據(jù)陣列功率選通恢復(fù)機(jī)制
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)與如下的待決美國專利申請(qǐng)相關(guān)，并且其中的每一個(gè)都具有共同的受讓人 和共同的發(fā)明人。
[0003]
【主權(quán)項(xiàng)】
1. 一種用于向集成電路提供配置數(shù)據(jù)的裝置，所述裝置包括： 布置在管芯上的半導(dǎo)體烙絲陣列，向其中編程用于布置在所述管芯上的、并且禪合到 所述半導(dǎo)體烙絲陣列的多個(gè)核也的壓縮的配置數(shù)據(jù)； 禪合到所述多個(gè)核也上的存儲(chǔ)器，所述存儲(chǔ)器包括多個(gè)子存儲(chǔ)器，多個(gè)子存儲(chǔ)器的每 個(gè)對(duì)應(yīng)于所述多個(gè)核也中的每一個(gè)，其中，所述多個(gè)核也中的一個(gè)被配置為在供電/重置 之后訪問所述半導(dǎo)體烙絲陣列，W讀取和解壓所述壓縮的配置數(shù)據(jù)，并且被配置為在所述 多個(gè)子存儲(chǔ)器中存儲(chǔ)用于所述多個(gè)核也的所述每一個(gè)內(nèi)的一個(gè)或者多個(gè)高速緩存存儲(chǔ)器 的多個(gè)解壓的配置數(shù)據(jù)集合；W及 多個(gè)核也，其每個(gè)包括： 睡眠邏輯，其被配置為接續(xù)地訪問所述多個(gè)子存儲(chǔ)器中的所述每一個(gè)中的相應(yīng)的一 個(gè)，W檢索和采用所述解壓的配置數(shù)據(jù)集合，從而在功率選通事件之后初始化所述一個(gè)或 者多個(gè)高速緩存存儲(chǔ)器。
2. 根據(jù)權(quán)利要求1所述的裝置，其中，在所述多個(gè)核也的所述一個(gè)中的高速緩存烙絲 元件通過在供電/重置期間執(zhí)行微代碼來對(duì)所述壓縮的配置數(shù)據(jù)進(jìn)行解壓。
3. 根據(jù)權(quán)利要求1所述的裝置，其中，所述解壓的配置數(shù)據(jù)集合的每個(gè)包括第一多個(gè) 半導(dǎo)體烙絲，其指示在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器中的一個(gè)內(nèi)的一個(gè)或者多個(gè)子單 元位置，所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器在正常操作期間不被采用。
4. 根據(jù)權(quán)利要求3所述的裝置，其中，所述解壓的配置數(shù)據(jù)集合的每個(gè)進(jìn)一步包括第 二多個(gè)半導(dǎo)體烙絲，其指示在替代所述一個(gè)或者多個(gè)子單元位置的相應(yīng)位置中的正常操作 期間將被采用的所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的一個(gè)中的一個(gè)或者多個(gè)替代子單元 位置，所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器在正常操作期間替代所述一個(gè)或者多個(gè)子單元位 置的相應(yīng)位置將被采用。
5. 根據(jù)權(quán)利要求4所述的裝置，其中，在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的所述一 個(gè)內(nèi)，所述子單元位置和所述替代子單元位置分別包括列和兀余列。
6. 根據(jù)權(quán)利要求4所述的裝置，其中，在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的所述一 個(gè)內(nèi)，所述子單元位置和所述替代子單元位置分別包括行和兀余行。
7. 根據(jù)權(quán)利要求1所述的裝置，其中，所述裝置包括多核微處理器。
8. -種用于配置集成電路的方法，所述方法包括： 將半導(dǎo)體烙絲陣列放置在管芯上，向其中編程用于布置在管芯上的、并且禪合到半導(dǎo) 體烙絲陣列上的多個(gè)核也的壓縮的配置數(shù)據(jù)； 將多個(gè)存儲(chǔ)器放置在管芯上，所述存儲(chǔ)器包括多個(gè)子存儲(chǔ)器，多個(gè)子存儲(chǔ)器的每個(gè)對(duì) 應(yīng)于多個(gè)核也中的每一個(gè)的多個(gè)子存儲(chǔ)器，并且其中多個(gè)核也的一個(gè)被配置為在供電/重 置之后訪問半導(dǎo)體烙絲陣列，W對(duì)壓縮的配置數(shù)據(jù)進(jìn)行讀取和解壓，并且在多個(gè)子存儲(chǔ)器 中存儲(chǔ)用于在多個(gè)核也的每一個(gè)內(nèi)的一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的多個(gè)解壓的配置數(shù) 據(jù)集合；W及 采用多個(gè)核也中的每一個(gè)內(nèi)的睡眠邏輯，W接續(xù)地訪問與多個(gè)子存儲(chǔ)器的每一個(gè)的相 應(yīng)一個(gè)，從而檢索和采用解壓的配置數(shù)據(jù)設(shè)置，W在功率選通事件之后初始化一個(gè)或者多 個(gè)高速緩存存儲(chǔ)器。
9. 根據(jù)權(quán)利要求8所述的方法，其中，在所述多個(gè)核也的一個(gè)中的高速緩存烙絲元件 通過在供電/重置期間執(zhí)行微代碼來對(duì)所述壓縮的配置數(shù)據(jù)進(jìn)行解壓。
10. 根據(jù)權(quán)利要求8所述的方法，其中，所述解壓的配置數(shù)據(jù)集合的每一個(gè)包括第一多 個(gè)半導(dǎo)體烙絲，其指示在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器中的一個(gè)內(nèi)的一個(gè)或者多個(gè)子 單元位置，所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器在正常操作期間不被采用。
11. 根據(jù)權(quán)利要求10所述的方法，其中，所述解壓的配置數(shù)據(jù)集合的每一個(gè)進(jìn)一步包 括第二多個(gè)半導(dǎo)體烙絲，其指示所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的一個(gè)中的一個(gè)或者多 個(gè)替代子單元位置，所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器在正常操作期間替代所述一個(gè)或者 多個(gè)子單元位置的相應(yīng)位置將被采用。
12. 根據(jù)權(quán)利要求11所述的方法，其中，在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的所述 一個(gè)內(nèi)，所述子單元位置和所述替代子單元位置分別包括列和兀余列。
13. 根據(jù)權(quán)利要求11所述的方法，其中，在所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的所述 一個(gè)內(nèi)，所述子單元位置和所述替代子單元位置分別包括行和兀余行。
【專利摘要】多核數(shù)據(jù)陣列功率選通恢復(fù)機(jī)制。提供了一種包括熔絲陣列和存儲(chǔ)器的裝置。熔絲陣列利用用于多個(gè)核心的壓縮的配置數(shù)據(jù)來編程。存儲(chǔ)器被耦合到所述多個(gè)核心，并且包括多個(gè)子存儲(chǔ)器，多個(gè)子存儲(chǔ)器的每個(gè)對(duì)應(yīng)于所述多個(gè)核心中的每一個(gè)，其中，所述多個(gè)核心中的一個(gè)在供電/重置之后訪問所述半導(dǎo)體熔絲陣列，并且讀取和解壓所述壓縮的配置數(shù)據(jù)，并且被配置為在多個(gè)子存儲(chǔ)器中存儲(chǔ)用于所述多個(gè)核心的每一個(gè)內(nèi)的一個(gè)或者多個(gè)高速緩存存儲(chǔ)器的多個(gè)解壓的配置數(shù)據(jù)集合。多個(gè)核心的每個(gè)具有睡眠邏輯。睡眠邏輯被配置為接續(xù)地訪問所述多個(gè)子存儲(chǔ)器中的每一個(gè)中的相應(yīng)的一個(gè)，以檢索和采用解壓的配置數(shù)據(jù)集合，從而在功率選通事件之后初始化所述一個(gè)或者多個(gè)高速緩存存儲(chǔ)器。
【IPC分類】G06F11-10, G06F12-08, G11C17-02
【公開號(hào)】CN104572335
【申請(qǐng)?zhí)枴緾N201410670832
【發(fā)明人】G.G.亨利, 弟尼斯.K.詹, 史蒂芬.嘉斯金斯
【申請(qǐng)人】上海兆芯集成電路有限公司
【公開日】2015年4月29日
【申請(qǐng)日】2014年11月20日